CN102509721A - 一种制作磷化铟单片微波集成电路的方法 - Google Patents

一种制作磷化铟单片微波集成电路的方法 Download PDF

Info

Publication number
CN102509721A
CN102509721A CN2011103750167A CN201110375016A CN102509721A CN 102509721 A CN102509721 A CN 102509721A CN 2011103750167 A CN2011103750167 A CN 2011103750167A CN 201110375016 A CN201110375016 A CN 201110375016A CN 102509721 A CN102509721 A CN 102509721A
Authority
CN
China
Prior art keywords
inp substrate
layer
indium phosphide
inp
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103750167A
Other languages
English (en)
Other versions
CN102509721B (zh
Inventor
汪宁
王显泰
苏永波
郭建楠
金智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201110375016.7A priority Critical patent/CN102509721B/zh
Publication of CN102509721A publication Critical patent/CN102509721A/zh
Application granted granted Critical
Publication of CN102509721B publication Critical patent/CN102509721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

本发明公开了一种制作磷化铟单片微波集成电路的方法,包括:在InP衬底正面的外延层上制作MMIC电路;涂敷光刻胶层保护该MMIC电路,形成InP基片;将该InP基片、蓝宝石双面抛光片和磨花玻璃基板采用石蜡黏合,形成5层叠层结构;对该5层叠层结构中InP基片的背面进行研磨减薄和抛光;在该InP基片背面的抛光面上制作Ni掩膜层;采用HF酸腐蚀去除部分Ni掩膜层;用HBr气体从该InP基片背面进行刻蚀,刻穿InP衬底及衬底正面的外延层,直至外延层上的MMIC电路;在该Ni掩膜层上溅射Ti/Au起镀层;在该Ti/Au起镀层上电镀Au;超声剥离该Ti/Au起镀层之外的Au,得到背面金属结构;融化高温石蜡,分离该5层叠层结构中的蓝宝石双面抛光片。

Description

一种制作磷化铟单片微波集成电路的方法
技术领域
本发明涉及磷化铟(InP)材料技术领域,尤其是一种制作磷化铟单片微波集成电路(InP MMIC)的方法。
背景技术
随着高新技术不断应用于军事领域,射频微波信号频率越来越高,频段越来越宽,数字芯片的处理能力越来越强,现代战争逐渐进入了信息化时代和数字化时代。凭借其优良的频率特性,III-V族化合物半导体器件和相关的超高速数字/数模混合电路正在成为军事通讯、雷达、制导、空间防御、高速智能化武器及电子对抗等现代化国防装备的核心部件之一。特别是在太赫兹研究领域,InP材料的使用方兴未艾。
在众多的III-V族化合物半导体器件中,InP材料具有独特的优势,这主要得益于其优良的材料特性,例如InGaAs和InP之间很小的晶格失配,以及很高的电子饱和速率等,所以不论高电子迁移率晶体管(HEMT)结构或者异质结双极型晶体管(HBT)结构,都有非常优异的高频、大功率性能。但是InP材料的物理性能却很差,极其脆弱,非常易碎,很小的碰撞或振动都会导致晶圆碎裂而前功尽弃,因此在InP材料上制作MMIC电路就面临很多工艺上的难题。
对于超高频率、大功率的InP MMIC而言,其散热问题一直难以很好的解决,比较成熟的解决方法是在InP晶圆衬底背面制作大面积的散热金属,将正面MMIC电路和背面散热金属通过金属联通,实现热量的有效释放。基于此解决方案,InP晶圆衬底厚度减薄,以及背面刻蚀深通孔和晶圆正面电路贯通就成了攻关的关键工艺技术。针对InP材料的脆弱物理性能,本发明提供了一种制作InP MMIC的方法。
发明内容
(一)要解决的技术问题
为达到上述目的,本发明的主要目的在于提供一种制作InP MMIC的方法,以解决在MMIC电路制造工艺中经常出现的因为InP的脆弱物理性质导致碎裂得的问题,达到了可靠性高,可重复性高,晶片制作过程中整体结构保存完整,同时制作过程损伤低,无污染的目的。
(二)技术方案
为达到上述目的,本发明提供了一种制作InP MMIC的方法,该方法包括:
步骤1:在InP衬底正面的外延层上制作MMIC电路;
步骤2:在InP衬底正面的外延层及该MMIC电路之上涂敷光刻胶层保护该MMIC电路,形成InP基片;
步骤3:将该InP基片、蓝宝石双面抛光片和磨花玻璃基板采用石蜡黏合,形成5层叠层结构;其中,该蓝宝石双面抛光片与该InP基片正面之间采用高温石蜡黏合,该蓝宝石双面抛光片与该磨花玻璃基板之间采用低温石蜡黏合;
步骤4:对该5层叠层结构中InP基片的背面进行研磨减薄;
步骤5:使用化学机械抛光对减薄后的该InP基片背面进行抛光;
步骤6:融化低温石蜡,分离该5层叠层结构中的磨花玻璃基板;
步骤7:采用溅射工艺,在该InP基片背面的抛光面上制作Ni掩膜层;
步骤8:在该Ni掩膜层上涂敷光刻胶,并对该光刻胶进行光刻得到刻蚀图形;
步骤9:以该刻蚀图形为掩模,采用HF酸腐蚀去除部分Ni掩膜层;
步骤10:去除未腐蚀Ni掩膜层上的光刻胶,并采用ICP工艺,以未腐蚀Ni掩膜层为掩模,用HBr气体从该InP基片背面进行刻蚀,刻穿InP衬底及衬底正面的外延层,直至外延层上的MMIC电路;
步骤11:在该Ni掩膜层上溅射Ti/Au起镀层;
步骤12:在该Ti/Au起镀层上光刻电镀用图形;
步骤13:在该Ti/Au起镀层上电镀Au;
步骤14:超声剥离该Ti/Au起镀层之外的Au,得到背面金属结构;
步骤15:融化高温石蜡,分离该5层叠层结构中的蓝宝石双面抛光片。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:
1、本发明提供的这种制作InP MMIC的方法,采用了叠层结构来减缓加工中对InP衬底的应力,有效的降低了碎片的几率。在减薄中使用极细的氧化铝浆液而没有采用其他化学品,避免了以前采用的浆液对InP材料的腐蚀缺陷。抛光中创新的采用了钛白粉(纳米二氧化钛)对InP衬底进行抛光,相对于以往采用硅胶的抛光方法,不仅控制精度高,而且抛光效果好,没有表面划痕,达到高镜面效果。
2、本发明提供的这种制作InP MMIC的方法,在刻蚀通孔的ICP工艺中,创新的采用HBr进行刻蚀,可以达成深宽比很好,侧壁光滑陡直的通孔,制作好通孔中的金属后,通过电镀的厚Au结构很好的达成了背面的散热效果,有效的降低了InP MMIC的热阻,提高的电路可靠性。
3、本发明提供的这种制作InP MMIC的方法,在整个制作过程中,有效的避免了InP材料加工中的破损,使得加工成品率大大提高,重复性和可靠性达到新的水平。
附图说明
图1是依照本发明实施例的制作InP MMIC的方法流程图;
图2是依照本发明实施例制作的5层叠层结构的示意图;
图3是依照本发明实施例分离磨花玻璃基板后该5层叠层结构中最上层该InP基片的示意图;
图4是依照本发明实施例在InP基片背面的抛光面上制作Ni掩膜层的示意图;
图5是依照本发明实施例在Ni掩膜层上涂敷光刻胶并对光刻胶进行光刻得到刻蚀图形的示意图;
图6是依照本发明实施例以刻蚀图形为掩模采用HF酸腐蚀去除部分Ni掩膜层的示意图;
图7是依照本发明实施例采用ICP工艺以未腐蚀Ni掩膜层为掩模用HBr气体从InP基片背面进行刻蚀的示意图;
图8是依照本发明实施例在Ni掩膜层上溅射Ti/Au起镀层的示意图;
图9是依照本发明实施例超声剥离Ti/Au起镀层之外的Au得到背面金属结构的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
如图1所示,图1是依照本发明实施例的制作InP MMIC的方法流程图,包括以下步骤:
步骤1:在InP衬底正面的外延层上制作MMIC电路,包括:正面管芯单元结构、布线、空气桥结构、电容、电阻匹配网络等。
步骤2:在InP衬底正面的外延层及该MMIC电路之上涂敷光刻胶层保护该MMIC电路,形成InP基片。
步骤3:采用熔点不同的、柔韧度不同的石蜡将该InP基片、蓝宝石双面抛光片和磨花玻璃基板黏合,形成5层叠层结构;其中,蓝宝石双面抛光片与该InP基片正面之间采用高温石蜡黏合,蓝宝石双面抛光片与磨花玻璃基板之间采用低温石蜡黏合,具体如图2所示。
步骤4:使用颗粒度直径为1μm氧化铝浆液(Al2O3又称刚玉)配合特种玻璃磨盘对该5层叠层结构中InP基片的背面进行研磨减薄,浆液各组分的重量比为:氧化铝5%~12%,DI水88%~95%;减薄完毕时该InP基片的最终厚度<120μm,表面粗糙度
Figure BDA0000111262690000041
步骤5:使用CMP对该InP基片的背面进行抛光,CMP主要成分的重量比为纳米钛白粉(纳米二氧化钛)(5%~12%),次氯酸盐(0.03%~0.8%),硅酸钠、三聚磷酸钠、六偏磷酸钠(1.5%~5%),PH调节剂(氨水)(0.1%~0.6%),冷却剂(0.02%~0.1%),DI水(85%~98%),PH直8~12,配合使用聚氨基甲酸乙酯树脂作为主要成分的抛光垫,抛光完毕后该InP基片的厚度<70μm,表面粗糙度
Figure BDA0000111262690000042
步骤6:融化低温石蜡,分离该5层叠层结构中的磨花玻璃基板;图3示出了分离磨花玻璃基板后该5层叠层结构中最上层该InP基片的示意图;
步骤7:采用溅射工艺,在该InP基片背面的抛光面上制作Ni掩膜层,具体如图4所示,Ni掩膜层的厚度为2μm;
步骤8:在该Ni掩膜层上涂敷光刻胶,并对该光刻胶进行光刻得到刻蚀图形,具体如图5所示;
步骤9:以该刻蚀图形为掩模,采用HF酸腐蚀去除部分Ni掩膜层,具体如图6所示;
步骤10:去除未腐蚀Ni掩膜层上的光刻胶,并采用ICP工艺,以未腐蚀Ni掩膜层为掩模用HBr气体从该InP基片背面进行刻蚀,刻穿InP衬底及衬底正面的外延层,直至外延层上的MMIC电路,刻蚀深度70~72μm,具体如图7所示;
步骤11:在该Ni掩膜层上溅射Ti/Au起镀层(如图8所示),其中Ti层的厚度为100~
Figure BDA0000111262690000051
Au层的厚度为500~
Figure BDA0000111262690000052
步骤12:在该Ti/Au起镀层上光刻电镀用图形;
步骤13:在该Ti/Au起镀层上电镀Au,Au的厚度为3~5μm;
步骤14:超声剥离该Ti/Au起镀层之外的Au,得到背面金属结构,具体如图9所示;
步骤15:融化高温石蜡,分离该5层叠层结构中的蓝宝石双面抛光片;
步骤16:清洗,划片,封装,工艺完毕。
从上述实施例可以看出,本发明使用了叠层结构来减缓加工中对InP衬底的应力,有效的降低了碎片的几率。在减薄中使用极细的氧化铝浆液而没有采用其他化学品,避免了以前采用的浆液对InP材料的腐蚀缺陷。抛光中创新的采用了钛白粉(纳米二氧化钛)对InP衬底进行抛光,相对于以往采用硅胶的抛光方法,不仅控制精度高,而且抛光效果好,没有表面划痕,达到高镜面效果。在刻蚀通孔的ICP工艺中,创新的采用HBr进行刻蚀,可以达成深宽比很好,侧壁光滑陡直的通孔,制作好通孔中的金属后,通过电镀的厚Au结构很好的达成了背面的散热效果,有效的降低了InP MMIC的热阻,提高的电路可靠性。
在整个制作过程中,有效的避免了InP材料加工中的破损,使得加工成品率大大提高,重复性和可靠性达到新的水平。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (9)

1.一种制作磷化铟单片微波集成电路的方法,该方法包括:
步骤1:在InP衬底正面的外延层上制作MMIC电路;
步骤2:在InP衬底正面的外延层及该MMIC电路之上涂敷光刻胶层保护该MMIC电路,形成InP基片;
步骤3:将该InP基片、蓝宝石双面抛光片和磨花玻璃基板采用石蜡黏合,形成5层叠层结构;其中,该蓝宝石双面抛光片与该InP基片正面之间采用高温石蜡黏合,该蓝宝石双面抛光片与该磨花玻璃基板之间采用低温石蜡黏合;
步骤4:对该5层叠层结构中InP基片的背面进行研磨减薄;
步骤5:使用化学机械抛光对减薄后的该InP基片背面进行抛光;
步骤6:融化低温石蜡,分离该5层叠层结构中的磨花玻璃基板;
步骤7:采用溅射工艺,在该InP基片背面的抛光面上制作Ni掩膜层;
步骤8:在该Ni掩膜层上涂敷光刻胶,并对该光刻胶进行光刻得到刻蚀图形;
步骤9:以该刻蚀图形为掩模,采用HF酸腐蚀去除部分Ni掩膜层;
步骤10:去除未腐蚀Ni掩膜层上的光刻胶,并采用ICP工艺,以未腐蚀Ni掩膜层为掩模,用HBr气体从该InP基片背面进行刻蚀,刻穿InP衬底及衬底正面的外延层,直至外延层上的MMIC电路;
步骤11:在该Ni掩膜层上溅射Ti/Au起镀层;
步骤12:在该Ti/Au起镀层上光刻电镀用图形;
步骤13:在该Ti/Au起镀层上电镀Au;
步骤14:超声剥离该Ti/Au起镀层之外的Au,得到背面金属结构;
步骤15:融化高温石蜡,分离该5层叠层结构中的蓝宝石双面抛光片。
2.根据权利要求1所述的制作磷化铟单片微波集成电路的方法,其特征在于,所述步骤4包括:
使用颗粒度直径为1μm氧化铝浆液对该5层叠层结构中InP基片的背面进行研磨减薄,浆液各组分的重量比为:氧化铝5%~12%,DI水88%~95%;减薄完毕时该InP基片的最终厚度<120μm,表面粗糙度
Figure FDA0000111262680000011
3.根据权利要求1所述的制作磷化铟单片微波集成电路的方法,其特征在于,步骤5中所述使用化学机械抛光对减薄后的该InP基片背面进行抛光的过程中,化学机械抛光采用的重量比为5%~12%的纳米二氧化钛、0.03%~0.8%的次氯酸盐、硅酸钠、三聚磷酸钠、1.5%~5%的六偏磷酸钠、0.1%~0.6%的PH调节剂、0.02%~0.1%的冷却剂、85%~98%的去离子水,PH值8~12,配合使用聚氨基甲酸乙酯树脂作为上述成分的抛光垫。
4.根据权利要求3所述的制作磷化铟单片微波集成电路的方法,其特征在于,所述PH调节剂为氨水,抛光完毕后该InP基片的厚度<70μm,表面粗糙度
Figure FDA0000111262680000021
5.根据权利要求1所述的制作磷化铟单片微波集成电路的方法,其特征在于,步骤7中所述制作的Ni掩膜层的厚度为2μm。
6.根据权利要求1所述的制作磷化铟单片微波集成电路的方法,其特征在于,步骤10中所述刻蚀,刻蚀深度为70~72μm。
7.根据权利要求1所述的制作磷化铟单片微波集成电路的方法,其特征在于,步骤11中所述Ti/Au起镀层中,Ti层的厚度为100~
Figure FDA0000111262680000022
Au层的厚度为500~
Figure FDA0000111262680000023
8.根据权利要求1所述的制作磷化铟单片微波集成电路的方法,其特征在于,步骤13中所述Au的厚度为3~5μm。
9.根据权利要求1所述的制作磷化铟单片微波集成电路的方法,其特征在于,该方法在步骤15之后,还包括:
步骤16:清洗、划片和封装。
CN201110375016.7A 2011-11-23 2011-11-23 一种制作磷化铟单片微波集成电路的方法 Active CN102509721B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110375016.7A CN102509721B (zh) 2011-11-23 2011-11-23 一种制作磷化铟单片微波集成电路的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110375016.7A CN102509721B (zh) 2011-11-23 2011-11-23 一种制作磷化铟单片微波集成电路的方法

Publications (2)

Publication Number Publication Date
CN102509721A true CN102509721A (zh) 2012-06-20
CN102509721B CN102509721B (zh) 2014-03-12

Family

ID=46221789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110375016.7A Active CN102509721B (zh) 2011-11-23 2011-11-23 一种制作磷化铟单片微波集成电路的方法

Country Status (1)

Country Link
CN (1) CN102509721B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489756A (zh) * 2013-10-11 2014-01-01 中国科学院微电子研究所 一种在衬底减薄工艺中的粘片方法
CN103847032A (zh) * 2014-03-20 2014-06-11 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN110581061A (zh) * 2019-09-25 2019-12-17 同辉电子科技股份有限公司 一种氮化镓mmic功率放大器芯片的加工工艺
CN111180314A (zh) * 2020-01-16 2020-05-19 中国科学院微电子研究所 一种氧化镓基场效应管的工艺改进方法
CN117791297A (zh) * 2023-12-26 2024-03-29 武汉敏芯半导体股份有限公司 半导体激光器的电极的制备方法及电极

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6362706B1 (en) * 1999-03-31 2002-03-26 Samsung Electronics Co., Ltd. Cavity resonator for reducing phase noise of voltage controlled oscillator
US20020149032A1 (en) * 2001-04-12 2002-10-17 Kiyoshi Ouchi Fet (field effect transistor) and high frequency module
US6528829B1 (en) * 1999-03-25 2003-03-04 Trw Inc. Integrated circuit structure having a charge injection barrier
US20030085412A1 (en) * 2001-11-08 2003-05-08 Hiroshi Nakamura Fabrication of a heterojunction bipolar transistor with integrated MIM capacitor
CN101017779A (zh) * 2006-02-08 2007-08-15 中国科学院微电子研究所 在磷化铟InP基片上形成通孔的方法及半导体光电器件
CN101872744A (zh) * 2010-06-03 2010-10-27 清华大学 一种硅衬底上制作化合物半导体mmic芯片的方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528829B1 (en) * 1999-03-25 2003-03-04 Trw Inc. Integrated circuit structure having a charge injection barrier
US6362706B1 (en) * 1999-03-31 2002-03-26 Samsung Electronics Co., Ltd. Cavity resonator for reducing phase noise of voltage controlled oscillator
US20020149032A1 (en) * 2001-04-12 2002-10-17 Kiyoshi Ouchi Fet (field effect transistor) and high frequency module
US20030085412A1 (en) * 2001-11-08 2003-05-08 Hiroshi Nakamura Fabrication of a heterojunction bipolar transistor with integrated MIM capacitor
CN101017779A (zh) * 2006-02-08 2007-08-15 中国科学院微电子研究所 在磷化铟InP基片上形成通孔的方法及半导体光电器件
CN101872744A (zh) * 2010-06-03 2010-10-27 清华大学 一种硅衬底上制作化合物半导体mmic芯片的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103489756A (zh) * 2013-10-11 2014-01-01 中国科学院微电子研究所 一种在衬底减薄工艺中的粘片方法
CN103847032A (zh) * 2014-03-20 2014-06-11 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN103847032B (zh) * 2014-03-20 2016-01-06 德清晶辉光电科技有限公司 一种大直径超薄石英晶片的生产工艺
CN110581061A (zh) * 2019-09-25 2019-12-17 同辉电子科技股份有限公司 一种氮化镓mmic功率放大器芯片的加工工艺
CN110581061B (zh) * 2019-09-25 2022-03-01 同辉电子科技股份有限公司 一种氮化镓mmic功率放大器芯片的加工工艺
CN111180314A (zh) * 2020-01-16 2020-05-19 中国科学院微电子研究所 一种氧化镓基场效应管的工艺改进方法
CN117791297A (zh) * 2023-12-26 2024-03-29 武汉敏芯半导体股份有限公司 半导体激光器的电极的制备方法及电极

Also Published As

Publication number Publication date
CN102509721B (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN102509721B (zh) 一种制作磷化铟单片微波集成电路的方法
KR102222089B1 (ko) 복합 기판, 반도체 디바이스 및 반도체 디바이스의 제법
US20030143861A1 (en) Method of spin etching wafers with an alkali solution
JP6347553B2 (ja) 複合基板用支持基板および複合基板
JP3911174B2 (ja) 半導体素子の製造方法および半導体素子
KR20120052160A (ko) 복합 기판 및 복합 기판의 제조 방법
CN105271108B (zh) 一种晶圆的键合方法
JP2009118504A (ja) 弾性表面波素子
CN102157442B (zh) 一种形成微电子芯片间互连的方法
CN105140144A (zh) 一种介质加压热退火混合键合方法
CN102543665B (zh) 砷化镓衬底改进的快速减薄方法
US20230231019A1 (en) GaN/DIAMOND WAFERS
WO2018154692A1 (ja) 絶縁放熱基板
JP2002151442A (ja) 半導体素子の製造方法および半導体素子
CN105006440A (zh) 一种真空键合大气加压混合键合方法
CN102339751B (zh) 改善氮化镓基场效应管后道工艺的方法
CN102623336B (zh) 一种砷化镓基微波单片集成电路功率器件的制作方法
US20130154049A1 (en) Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology
CN103199014B (zh) 一种对InP材料进行减薄和抛光的方法
US10925163B2 (en) Printed circuit board
JP2014072502A (ja) マイクロ構造体、貫通電極付基板の製造方法
KR20100107543A (ko) 칩 내장 인쇄회로기판의 칩 실장 밀착강도 증가 방법
JP2002280705A (ja) 複合基板の回路形成方法及び複合基板
JP2008544549A (ja) 化学的ダイ単一化技法
CN102339911B (zh) 发光二极管的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant