CN102508936A - 用于bga基板过孔的高频等效电路 - Google Patents
用于bga基板过孔的高频等效电路 Download PDFInfo
- Publication number
- CN102508936A CN102508936A CN2011102831379A CN201110283137A CN102508936A CN 102508936 A CN102508936 A CN 102508936A CN 2011102831379 A CN2011102831379 A CN 2011102831379A CN 201110283137 A CN201110283137 A CN 201110283137A CN 102508936 A CN102508936 A CN 102508936A
- Authority
- CN
- China
- Prior art keywords
- port
- resistance
- equivalent circuit
- capacitor
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种用于BGA基板过孔的高频等效电路,第一端口的正极与第二端口的正极之间接有表示过孔信号通道的互连损耗大小的电阻Rs、表示过孔信号通道的寄生电感值的电感Ls,电阻Rs与电感Ls串联;第一电容Cd1与第一电阻Rd1并联后一端接在第一端口正极与电阻Rs之间,另一端与第一端口的负极连接;第二电容Cd2与第二电阻Rd2并联后一端接在第二端口正极与电感Ls之间,另一端与第二端口的负极连接。本发明结构合理,适用于高频高速集成电路的设计使用,可较易地建立过孔的等效电路模型,对实现芯片-封装一体化设计具有重要意义。
Description
技术领域
本发明涉及一种用于BGA基板过孔的高频等效电路。
背景技术
随着集成电路的工作频率越来越高,现代集成电路封装除了要求满足基本的电气连接功能外,还要能够解决因集成电路芯片技术的发展而提出的高频/高速以及引脚数目增加而造成的信号完整性问题。先进的BGA封装技术与之前的DIP、QFN、QFP等封装技术相比,有效减小了封装寄生参数,但如何最大程度地减小封装寄生参数对高频高速电路的影响,就需要建立封装互连结构的等效电路模型,使电路设计者在电路设计阶段就考虑到封装寄生参数因数,实现芯片-封装的一体化设计。
过孔是BGA基板上不同金属层之间实现连接的必备部件,建立过孔的等效电路模型,对实现芯片-封装一体化设计具有重要意义。
发明内容
本发明的目的在于提供一种结构合理,适用于高频高速集成电路的设计使用的用于BGA基板过孔的高频等效电路。
本发明的技术解决方案是:
一种用于BGA基板过孔的高频等效电路,其特征是:为∏型基板过孔的高频等效电路,包括第一、第二两个端口,第一端口的正极与第二端口的正极之间接有表示过孔信号通道的互连损耗大小的电阻Rs、表示过孔信号通道的寄生电感值的电感Ls,电阻Rs与电感Ls串联;第一电容Cd1与第一电阻Rd1并联后一端接在第一端口正极与电阻Rs之间,另一端与第一端口的负极连接;第二电容Cd2与第二电阻Rd2并联后一端接在第二端口正极与电感Ls之间,另一端与第二端口的负极连接。
所述电阻Rs、电感Ls、第一电容Cd1、第一电阻Rd1、第二电容Cd1、第二电阻Rd2满足下列关系式:
本发明结构合理,适用于高频高速集成电路的设计使用,可较易地建立过孔的等效电路模型,对实现芯片-封装一体化设计具有重要意义。
附图说明
下面结合附图和实施例对本发明作进一步说明。
图1是本发明一个实施例的结构示意图。
具体实施方式
一种用于BGA基板过孔的高频等效电路,其特征是:为∏型基板过孔的高频等效电路,包括第一、第二两个端口(即端口1、端口2),第一端口的正极与第二端口的正极之间接有表示过孔信号通道的互连损耗大小的电阻Rs、表示过孔信号通道的寄生电感值的电感Ls,电阻Rs与电感Ls串联;第一电容Cd1与第一电阻Rd1并联后一端接在第一端口正极与电阻Rs之间,另一端与第一端口的负极连接;第二电容Cd2与第二电阻Rd2并联后一端接在第二端口正极与电感Ls之间,另一端与第二端口的负极连接。
所述电阻Rs、电感Ls、第一电容Cd1、第一电阻Rd1、第二电容Cd1、第二电阻Rd2满足下列关系式:
上述关系式得到的具体步骤和计算过程如下:
步骤一:借助高频仿真软件仿真得到或者通过高频测量仪器测量得到过孔的二端口S参数矩阵[S]。
其中,S代表散射参数矩阵,即S参数矩阵;元素S11,表示端口2接匹配负载情况下端口1的反射系数;元素S12,表示端口1接匹配负载情况下网络从端口2到端口1的功率增益;元素S21,表示端口2接匹配负载情况下网络从端口1到端口2的功率增益;元素S22,表示端口1接匹配负载情况下端口2的反射系数。
步骤二:根据二端口散射参数矩阵与导纳参数矩阵的关系式,得到过孔的Y参数。
其中,Y代表导纳参数矩阵,即Y参数矩阵;元素Y11,表示端口2短路情况下端口1的输入导纳;元素Y12,表示端口1短路情况下的从端口2到端口1的传输导纳;元素Y21,表示端口2短路情况下从端口1到端口2的传输导纳;元素Y22,表示端口1短路情况下的端口2的输入导纳。
步骤三:根据上述二端口网络Y参数矩阵元素的定义和过孔的高频等效电路结构,可以得到以下一组关系式:
其中,ω表示电路的工作角频率,并且有ω=2πf,f表示电路的工作频率。
步骤四:根据步骤三得到的关系式,解得:
通过以上四个步骤,就得到了过孔高频等效电路结构中各参数值。
Claims (2)
1.一种用于BGA基板过孔的高频等效电路,其特征是:为∏型基板过孔的高频等效电路,包括第一、第二两个端口,第一端口的正极与第二端口的正极之间接有表示过孔信号通道的互连损耗大小的电阻Rs、表示过孔信号通道的寄生电感值的电感Ls,电阻Rs与电感Ls串联;第一电容Cd1与第一电阻Rd1并联后一端接在第一端口正极与电阻Rs之间,另一端与第一端口的负极连接;第二电容Cd2与第二电阻Rd2并联后一端接在第二端口正极与电感Ls之间,另一端与第二端口的负极连接。
2.根据权利要求1所述的用于BGA基板过孔的高频等效电路,其特征是:所述电阻Rs、电感Ls、第一电容Cd1、第一电阻Rd1、第二电容Cd1、第二电阻Rd2满足下列关系式:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102831379A CN102508936A (zh) | 2011-09-22 | 2011-09-22 | 用于bga基板过孔的高频等效电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2011102831379A CN102508936A (zh) | 2011-09-22 | 2011-09-22 | 用于bga基板过孔的高频等效电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102508936A true CN102508936A (zh) | 2012-06-20 |
Family
ID=46221022
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2011102831379A Pending CN102508936A (zh) | 2011-09-22 | 2011-09-22 | 用于bga基板过孔的高频等效电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102508936A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117725867A (zh) * | 2024-02-07 | 2024-03-19 | 龙芯中科(北京)信息技术有限公司 | 芯片设计方法、芯片、主板及电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101064521A (zh) * | 2006-04-26 | 2007-10-31 | 日立金属株式会社 | 高频电路、高频部件以及通信装置 |
CN101937476A (zh) * | 2009-06-29 | 2011-01-05 | 鸿富锦精密工业(深圳)有限公司 | 过孔阻抗匹配方法 |
-
2011
- 2011-09-22 CN CN2011102831379A patent/CN102508936A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101064521A (zh) * | 2006-04-26 | 2007-10-31 | 日立金属株式会社 | 高频电路、高频部件以及通信装置 |
CN101937476A (zh) * | 2009-06-29 | 2011-01-05 | 鸿富锦精密工业(深圳)有限公司 | 过孔阻抗匹配方法 |
Non-Patent Citations (3)
Title |
---|
ERIC LAERMANS 等: "Modeling Complex Via Hole Structures", 《IEEE TRANSACTIONS ON ADVANCED PACKAGING》 * |
周燕 等: "IC封装中引线键合互连特性分析", 《中国集成电路》 * |
杜树安 等: "集成电路封装基板过孔电学仿真技术研究", 《电子与封装》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117725867A (zh) * | 2024-02-07 | 2024-03-19 | 龙芯中科(北京)信息技术有限公司 | 芯片设计方法、芯片、主板及电子设备 |
CN117725867B (zh) * | 2024-02-07 | 2024-04-26 | 龙芯中科(北京)信息技术有限公司 | 芯片设计方法、芯片、主板及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Jangam et al. | Electrical characterization of high performance fine pitch interconnects in silicon-interconnect fabric | |
CN108664717B (zh) | 一种毫米波器件在片测试结构的去嵌方法 | |
CN105844059A (zh) | 一种微波大功率晶体管建模方法 | |
CN103268380A (zh) | 一种提高布图效率的模拟集成电路版图的设计方法 | |
CN102630127B (zh) | 一种嵌入蛇形平面电磁带隙结构及其构建方法 | |
CN102609587A (zh) | 使用三维快速电磁场仿真技术设计射频集成电路的方法 | |
WO2013102282A1 (zh) | 一种航空参数处理设备电源模块的fmis方法 | |
CN105891628A (zh) | 通用四端口在片高频去嵌入方法 | |
CN105975687B (zh) | 带通共面波导微带无通孔过渡结构的集总模型构建方法 | |
CN111783376B (zh) | 一种基于机器学习的3d芯片信号耦合性分析系统及方法 | |
CN111679171B (zh) | 基于互连线单元的电路拓扑结构及互连线单元级联的去嵌方法 | |
CN106021646A (zh) | 一种差分硅通孔分布参数的全波提取方法 | |
TWI472941B (zh) | 晶片輸出入設計的方法 | |
CN102508936A (zh) | 用于bga基板过孔的高频等效电路 | |
CN104679929A (zh) | 适合高速ic-qfn封装设计应用的寄生参数提取方法 | |
CN102375101B (zh) | 采用不同层金属引线连出的无源器件测试去嵌方法 | |
McGibney et al. | An overview of electrical characterization techniques and theory for IC packages and interconnects | |
CN105301516A (zh) | 一种便于bga芯片电源测试治具和方法 | |
CN103049616B (zh) | 表面贴装微波器件仿真设计方法 | |
Sun et al. | Power integrity design for package-board system based on BGA | |
Leung et al. | System-in-package (SiP) design: Issues, approaches and solutions | |
Sun et al. | Modeling and design of coplanar structure in QFP80 package for RFIC applications | |
CN112711927B (zh) | 一种基于电阻单元级联的去嵌方法 | |
Xu et al. | Novel acceleration methods for electromagnetic modeling of high-speed interconnects in distribution grids ASIC | |
CN103324768A (zh) | 一种电路原理图的快速标注方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120620 |