CN111783376B - 一种基于机器学习的3d芯片信号耦合性分析系统及方法 - Google Patents

一种基于机器学习的3d芯片信号耦合性分析系统及方法 Download PDF

Info

Publication number
CN111783376B
CN111783376B CN202010511973.7A CN202010511973A CN111783376B CN 111783376 B CN111783376 B CN 111783376B CN 202010511973 A CN202010511973 A CN 202010511973A CN 111783376 B CN111783376 B CN 111783376B
Authority
CN
China
Prior art keywords
tsv
parameters
model
points
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010511973.7A
Other languages
English (en)
Other versions
CN111783376A (zh
Inventor
张力
唐思瑶
施叶昕
李原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202010511973.7A priority Critical patent/CN111783376B/zh
Publication of CN111783376A publication Critical patent/CN111783376A/zh
Application granted granted Critical
Publication of CN111783376B publication Critical patent/CN111783376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/045—Combinations of networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/08—Learning methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Artificial Intelligence (AREA)
  • Data Mining & Analysis (AREA)
  • Biophysics (AREA)
  • Biomedical Technology (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种基于机器学习的3D芯片信号耦合性分析系统及方法，通过TSV通孔3D模型得到在不同的TSV通孔的半径、高度以及通孔之间的距离参数下的TSV通孔的S参数，并分别存入S2P文件；建立TSV通孔RLGC等效电路模型并根据S2P文件得到对应尺寸下的RLGC等效电路的电路参数；将TSV通孔的半径、高度以及通孔之间的距离参数作为BP神经网络的输入，RLGC等效电路的电路参数作为BP神经网络的输出，对BP神经网络进行训练，根据训练后的网络输出进行S参数仿真分析，分析结果即为对应尺寸下TSV通孔3D模型的传输特性。本发明中的神经网络是采用实际模型仿真和优化结果作为训练集，对于不同情况电路性能的分析更为灵活，具有更高的准确性。

Description

一种基于机器学习的3D芯片信号耦合性分析系统及方法
技术领域
本发明涉及3D芯片信号传输领域，尤其涉及一种基于机器学习的3D芯片信号耦合性分析系统及方法，用机器学习方法快速准确得到3D模型等效电路。
背景技术
随着电子元件、PCB制造在尝试降低尺寸的道路上不断遇到障碍，需要相关设备在更小的维度上以更高的速度实现更多功能，摩尔定律愈发难以为继。工程师发现现有的封装技术限制在单一的平面上，无法继续朝着每18个月集成度翻番的目标前进，3D芯片被认为是一种解决摩尔定律瓶颈的解决方法，因此3D芯片的需求日益强烈。3D芯片具有更短传输距离、更高性能、更低功耗，逐步受到工程师青睐。但是相关技术的发展遇到越来越多的瓶颈。2014 年起，TSV在一些国际会展上被多次提及，具有很好的发展前景。
而TSV立体集成工艺和设计中有一些关键技术难点，如3D芯片内部的电感耦合方式研究较少，需要提出合适的方法对其进行研究。
发明内容
为了解决背景技术中存在的问题，本发明为信号传输特性分析系统，提出了一种基于机器学习的3D芯片信号耦合性分析系统，能够快速准确得到一定尺寸范围内TSV通孔对应的等效电路模型。
本发明采用的技术方案是：一种基于机器学习的3D芯片信号耦合性分析系统，该系统包括TSV通孔3D模型、TSV通孔RLGC等效电路模型以及BP神经网络；
所述TSV通孔3D模型用于得到在不同的TSV通孔的半径、高度以及通孔之间的距离参数下的TSV通孔的S参数，并分别存入S2P文件；
所述TSV通孔RLGC等效电路模型具体为：电路模型两端的Term为S参数仿真中的端口，将两端口对应的点记为A、B，两TSV通孔对称并分别接地，其中一个TSV通孔有两个接地点，记为C、D，另外一个TSV通孔也有两个接地点，记为E、F。两个电容值相同的电容并联后再与PRC以及一个电容串联在A、C两点之间，B、D两点之间和A、E两点之间以及B、F两点之间的电路连接情况与A、C两点之间相同。C、D两点之间串联一个电阻和一个电感。A、B两点之间串联一个电阻和一个电感；TSV通孔RLGC等效电路模型根据S2P 文件得到对应尺寸下的RLGC等效电路的电路参数；
所述TSV通孔的半径、高度以及通孔之间的距离参数作为BP神经网络的输入，RLGC等效电路的电路参数作为BP神经网络的输出，对BP神经网络进行训练，训练后的网络可输出RLGC等效电路的电路参数，根据得到的电路参数进行S参数仿真分析，分析结果即为对应尺寸下TSV通孔3D模型的传输特性。
进一步地，所述TSV通孔为在3D芯片中通过层级之间传输信号的硅通道。
进一步地，所述S2P文件为一种双口网络文件，包含了该网络的S参数。
进一步地，所述的TSV通孔3D模型利用HFSS建立并仿真得到，其设计尺寸参数选取了TSV长度、TSV直径、TSV间距，使用理想导电边界；忽略电频率对材料的影响，使用理想电导体建立模型，仿真频率的设置从0Hz-10GHz。
进一步地，所述的TSV通孔RLGC等效电路模型通过电容电感之间的串并联增加电路的可适应性，使得通过改变器件的参数使电路的S参数与S2P文件相符。由于TSV通孔模型的对称性，RLGC等效电路也成对称结构，仿真频率范围设置为0GHz-10GHz，步长为0.1GHz；S11参数的优化赋予权重1，将S12参数的优化赋予权重420000。
进一步地，所述的BP神经网络是线性的，通过插值的方式来增加训练集的点数。
一种应用基于机器学习的3D芯片信号耦合性分析系统进行3D芯片信号耦合性分析的方法，包括以下步骤：
(1)利用HFSS建立并仿真得到TSV通孔3D模型，通过TSV通孔3D模型得到不同的TSV通孔的半径、高度以及通孔之间的距离参数下的TSV通孔的S参数并分别存入S2P文件；
(2)建立TSV通孔RLGC等效电路模型，具体为：电路模型两端的Term为S参数仿真中的端口，将两端口对应的点记为A、B，两TSV通孔对称并分别接地，将对称的两接地点，对称的两部分接地点分别记为C、D和E、F。两个电容值相同的电容并联后再与PRC 以及一个电容串联在A、C两点之间，B、D两点之间和A、E两点之间以及B、F两点之间的电路连接情况与A、C两点之间相同。C、D两点之间串联一个电阻和一个电感。A、B两点之间串联一个电阻和一个电感；
(3)将步骤(1)得到的S2P文件输入到步骤(2)建立的TSV通孔RLGC等效电路模型中，得到对应尺寸下的RLGC等效电路的电路参数；
(4)TSV通孔的半径、高度以及通孔之间的距离参数作为BP神经网络的输入，RLGC等效电路的电路参数作为BP神经网络的输出，对BP神经网络进行训练；
(5)将3D芯片的TSV通孔的半径、高度以及通孔之间的距离参数输入到训练后的BP神经网络中，输出对应尺寸的RLGC等效电路的电路参数，根据得到的电路参数进行S参数仿真分析，分析结果即为对应尺寸下TSV通孔3D模型的传输特性。
本发明的主要优势在于：
(1)分析效率高
由于神经网络由输入层、若干隐含层、输出层组成，每层的节点数量都不会太多，层数也不会太多，因此预测器的计算时间非常短暂，可以快速完成等效电路参数的计算。
(2)准确度高
相比于固定的计算公式，本发明中的神经网络是采用实际模型仿真和优化结果作为训练集，对于不同情况电路性能的分析更为灵活，所以具有更高的准确性。
附图说明
图1为TSV通孔3D模型示意图；
图2为TSV通孔3D模型仿真结果图；
图3为TSV通孔RLGC等效电路模型示意图；
图4为TSV通孔RLGC等效电路优化结果验证示意图；
图5为BP神经网络示意图；
图6、图7为BP神经网络预测结果示意图。
具体实施方式
下面结合附图对本发明的具体实施方式做进一步说明。
本发明提出了一种基于机器学习的3D芯片信号耦合性分析系统，该系统包括TSV通孔 3D模型、TSV通孔RLGC等效电路模型以及BP神经网络；所述TSV通孔为在3D芯片中通过层级之间传输信号的硅通道。
如图1所示，使用HFSS软件构建并仿真得到TSV通孔3D模型，以模型的能量耗散与传递能力为指标进行分析，在所有的设计尺寸参数中，选取了对指标影响较大的设计参数，包括TSV长度、TSV直径、TSV间距，作为主要的影响因素。考虑理想的TSV通孔3D模型，仅考虑TSV对自身能量传输的影响，在模型的建立上使用理想导电边界；忽略电频率对材料的影响，使用理想电导体建立模型。关注模型在不同电频率下产生的耗散与传输特性并以此作为仿真设置，频率的设置从0Hz-10GHz，兼顾考虑低频到高频变化的趋势。所述TSV 通孔3D模型用于得到在不同的TSV通孔的半径、高度以及通孔之间的距离参数下的TSV通孔的S参数，并分别存入S2P文件；所述S2P文件为一种双口网络文件，包含了该网络的S 参数。仿真分析不同设计参数对能量耗散与传输的影响，因此对不同的设计参数进行仿真。以获得不同设计参数下的模型电学特性数据。得到的大量数据作为不同下的标准数据，用于之后的等效电路模型仿真与机器学习分析。
在仿真时设置TSV通孔的半径参数以2μm步长遍历91μm至109μm；设置TSV通孔的高度参数以2μm步长遍历91μm至109μm；设置TSV通孔的半径参数以2μm步长遍历91μm 至109μm；设置TSV通孔的半径参数以0.6μm步长遍历27.3μm至32.7μm；
如图2所示，是最终仿真得到的结果，随着不同参数改变，模型的特性在高频与低频都发生了一定的变化，之后通过机器学习分析设计参数对特性的具体影响。结合实际应用情况，将S参数仿真频率范围设置为0GHz-10GHz，步长为0.1GHz。图2中横坐标为S参数仿真频率，单位GHz，纵坐标是S参数，单位是dB。
如图3所示，建立与TSV通孔具有相同信号传输特性的RLGC等效电路模型，并不断完善使电路结构适用于更大尺寸范围内的TSV通孔。所述TSV通孔RLGC等效电路模型具体为：电路模型两端的Term为S参数仿真中的端口，将两端口对应的点记为A、B，两TSV 通孔对称并分别接地，其中一个TSV通孔有两个接地点，记为C、D，另外一个TSV通孔也有两个接地点，记为E、F。两个电容C3和C5并联,电容值均记为C3pF，再与电容值为C2fF、电阻值为R1kQhm的PRC以及电容值为C1pF的电容值串联在A、C两点之间。B、D之间电路连接情况与A、C相同。C、D点之间串联阻值为RmOhm的电阻R1和电感值为L1pH 的电感L1。A、B点之间串联阻值为RmOhm的电阻R3和电感值为L2pH的电感L3。通过电容电感之间的串并联增加电路的可适应性，使得通过改变器件的参数使电路的S参数与S2P 文件相符。整体上由于TSV通孔模型的对称性，RLGC等效电路也成对称结构。TSV通孔 RLGC等效电路模型根据S2P文件得到对应尺寸下的RLGC等效电路的电路参数；
电路优化有两个主要指标，一个是TSV通孔的S11参数(在优化目标中记为S(3,3))与等效电路的S11参数(在优化目标中记为S(1,1))的契合程度，通过设置Expr(优化目标)为“dB(S(1,1))-dB(S(2,2))”尽可能小来使这两个参数达到一定的契合度；另一指标为TSV通孔的 S12参数(在优化目标中记为S(3,4))与等效电路的S12参数(在优化目标中记为S(1,2))的契合程度，通过设置Expr(优化目标)为“dB(S(3,4))-dB(S(1,2))”尽可能小来使这两个参数达到一定的契合度。S11参数的优化赋予权重1，将S12参数的优化赋予权重420000。
经过多次优化后总结出二者S11参数契合程度较高，故将S11参数的优化赋予较小的优化比重将S12参数的优化赋予较高的优化权重.同时不断调整S12优化参数设置中不同频率范围所占的优化比重，最终在优化比重1GHz-6GHz:6GHz-8GHz:8GHz-10GHz＝100:1:100时达到整体仿真效果在2-10GHz范围内基本两者一致。优化方式采用梯度优化法。
通过更换不同的TSV通孔的S2P文件进行优化可以得到范围内一系列尺寸TSV通孔对应的等效电路参数，以其中一组TSV尺寸为例，各参数优化结果为L1＝2.22612、L2＝19.9983、 R1＝0.0100135、R＝21.8112、C1＝0.0114504、C2＝19.9985、C3＝1.30106。并验证如图4所示，其中标有圆圈的曲线为导入的S参数。
通过不断更换不同尺寸TSV通孔的S2P参数文件(即不断更换优化目标)得到大量TSV 对应的等效电路参数以用于训练神经网路。如图5所示，所述神经网路为BP神经网络，含有输入层、若干隐含层、输出层，每个节点只从前一层的节点获取信息，信息传递是单向的。使用该网络可以简便、快速地完成训练，其中x1～xn代表输入量，o1～oj代表输出量。所述 TSV通孔的半径、高度和通孔之间的距离参数，以及RLGC等效电路的电路参数作为训练集对BP神经网络进行训练，TSV通孔的半径、高度和通孔之间的距离参数作为BP神经网络的输入，RLGC等效电路的电路参数作为BP神经网络的输出。
由于神经网络是线性的，如果训练集数据存在明显的突变，往往没有办法训练出好的预测器。此时可以通过插值的方式来增加训练集的点数，这样就可以缓和突变性，避免在某些点发生突变而导致预测出错。训练集包含数据集和测试集，图6和图7为数据集曲线、测试集曲线和预测器结果曲线，发现两者存在明显差异且不容易通过调节学习率、迭代次数等参数来提高争取率。此时可以先使用插值的方式来处理数据集，使用插值后的数据集进行训练结果要好很多。
训练后的网络可输出RLGC等效电路的电路参数，根据得到的电路参数使用ADS进行S 参数仿真分析，分析结果即为对应尺寸下TSV通孔3D模型的传输特性。
本发明还提出了一种基于机器学习的3D芯片信号耦合性分析的方法，包括以下步骤：
(1)利用HFSS建立并仿真得到TSV通孔3D模型，通过TSV通孔3D模型得到不同的TSV通孔的半径、高度以及通孔之间的距离参数下的TSV通孔的S参数并分别存入S2P文件；
(2)建立TSV通孔RLGC等效电路模型，具体为：电路模型两端的Term为S参数仿真中的端口，将两端口对应的点记为A、B，两TSV通孔对称并分别接地，将对称的两接地点，对称的两部分接地点分别记为C、D和E、F。两个电容值相同的电容并联后再与PRC以及一个电容串联在A、C两点之间，B、D两点之间和A、E两点之间以及B、F两点之间的电路连接情况与A、C两点之间相同。C、D两点之间串联一个电阻和一个电感。A、B两点之间串联一个电阻和一个电感；
(3)将步骤(1)得到的S2P文件输入到步骤(2)建立的TSV通孔RLGC等效电路模型中，得到对应尺寸下的RLGC等效电路的电路参数；
(4)TSV通孔的半径、高度以及通孔之间的距离参数作为BP神经网络的输入，RLGC等效电路的电路参数作为BP神经网络的输出，对BP神经网络进行训练；
(5)将3D芯片的TSV通孔的半径、高度以及通孔之间的距离参数输入到训练后的BP神经网络中，输出对应尺寸的RLGC等效电路的电路参数，根据得到的电路参数进行S参数仿真分析，分析结果即为对应尺寸下TSV通孔3D模型的传输特性。
上述实施例用来解释说明本发明，而不是对本发明进行限制，在本发明的精神和权利要求的保护范围内，对本发明作出的任何修改和改变，都落入本发明的保护范围。

Claims (7)

1.一种基于机器学习的3D芯片信号耦合性分析系统，其特征在于，该系统包括TSV通孔3D模型、TSV通孔RLGC等效电路模型以及BP神经网络；
所述TSV通孔3D模型用于得到在不同的TSV通孔的半径、高度以及通孔之间的距离参数下的TSV通孔的S参数，并分别存入S2P文件；
所述TSV通孔RLGC等效电路模型具体为：电路模型两端的Term为S参数仿真中的端口，将两端口对应的点记为A、B，两TSV通孔对称并分别接地，其中一个TSV通孔有两个接地点，记为C、D，另外一个TSV通孔也有两个接地点，记为E、F；两个电容值相同的电容并联后再与PRC以及一个电容串联在A、C两点之间，B、D两点之间和A、E两点之间以及B、F两点之间的电路连接情况与A、C两点之间相同；C、D两点之间串联一个电阻和一个电感； A、B两点之间串联一个电阻和一个电感；TSV通孔RLGC等效电路模型根据S2P文件得到对应尺寸下的RLGC等效电路的电路参数；
所述TSV通孔的半径、高度以及通孔之间的距离参数作为BP神经网络的输入，RLGC等效电路的电路参数作为BP神经网络的输出，对BP神经网络进行训练，训练后的网络可输出RLGC等效电路的电路参数，根据得到的电路参数进行S参数仿真分析，分析结果即为对应尺寸下TSV通孔3D模型的传输特性。
2.根据权利要求1所述一种基于机器学习的3D芯片信号耦合性分析系统，其特征在于，所述TSV通孔为在3D芯片中通过层级之间传输信号的硅通道。
3.根据权利要求1所述一种基于机器学习的3D芯片信号耦合性分析系统，其特征在于，所述S2P文件为一种双口网络文件，包含了该网络的S参数。
4.根据权利要求1所述的一种基于机器学习的3D芯片信号耦合性分析系统，其特征在于：所述的TSV通孔3D模型利用HFSS建立并仿真得到，其设计尺寸参数选取了TSV长度、TSV直径、TSV间距，使用理想导电边界；忽略电频率对材料的影响，使用理想电导体建立模型，仿真频率的设置从0Hz-10GHz。
5.根据权利要求1所述的一种基于机器学习的3D芯片信号耦合性分析系统，其特征在于：所述的TSV通孔RLGC等效电路模型通过电容电感之间的串并联增加电路的可适应性，使得通过改变器件的参数使电路的S参数与S2P文件相符；由于TSV通孔模型的对称性，RLGC等效电路也成对称结构，仿真频率范围设置为0GHz-10GHz，步长为0.1GHz；S11参数的优化赋予权重1，将S12参数的优化赋予权重420000。
6.根据权利要求1所述的一种基于机器学习的3D芯片信号耦合性分析系统，其特征在于：所述的BP神经网络是线性的，通过插值的方式来增加训练集的点数。
7.一种应用权利要求1所述系统进行3D芯片信号耦合性分析的方法，其特征在于，包括以下步骤：
(1)利用HFSS建立并仿真得到TSV通孔3D模型，通过TSV通孔3D模型得到不同的TSV通孔的半径、高度以及通孔之间的距离参数下的TSV通孔的S参数并分别存入S2P文件；
(2)建立TSV通孔RLGC等效电路模型，具体为：电路模型两端的Term为S参数仿真中的端口，将两端口对应的点记为A、B，两TSV通孔对称并分别接地，将对称的两接地点，对称的两部分接地点分别记为C、D和E、F；两个电容值相同的电容并联后再与PRC以及一个电容串联在A、C两点之间，B、D两点之间和A、E两点之间以及B、F两点之间的电路连接情况与A、C两点之间相同；C、D两点之间串联一个电阻和一个电感； A、B两点之间串联一个电阻和一个电感；
(3)将步骤(1)得到的S2P文件输入到步骤(2)建立的TSV通孔RLGC等效电路模型中，得到对应尺寸下的RLGC等效电路的电路参数；
(4)TSV通孔的半径、高度以及通孔之间的距离参数作为BP神经网络的输入，RLGC等效电路的电路参数作为BP神经网络的输出，对BP神经网络进行训练；
(5)将3D芯片的TSV通孔的半径、高度以及通孔之间的距离参数输入到训练后的BP神经网络中，输出对应尺寸的RLGC等效电路的电路参数，根据得到的电路参数进行S参数仿真分析，分析结果即为对应尺寸下TSV通孔3D模型的传输特性。
CN202010511973.7A 2020-06-08 2020-06-08 一种基于机器学习的3d芯片信号耦合性分析系统及方法 Active CN111783376B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010511973.7A CN111783376B (zh) 2020-06-08 2020-06-08 一种基于机器学习的3d芯片信号耦合性分析系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010511973.7A CN111783376B (zh) 2020-06-08 2020-06-08 一种基于机器学习的3d芯片信号耦合性分析系统及方法

Publications (2)

Publication Number Publication Date
CN111783376A CN111783376A (zh) 2020-10-16
CN111783376B true CN111783376B (zh) 2022-06-24

Family

ID=72754700

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010511973.7A Active CN111783376B (zh) 2020-06-08 2020-06-08 一种基于机器学习的3d芯片信号耦合性分析系统及方法

Country Status (1)

Country Link
CN (1) CN111783376B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115374734A (zh) * 2021-05-20 2022-11-22 长鑫存储技术有限公司 建模方法、装置、计算机设备及存储介质
CN113239651B (zh) * 2021-07-12 2021-09-17 苏州贝克微电子有限公司 用于电路设计的人工智能实现方法及系统
CN115659704B (zh) * 2022-12-22 2023-04-28 成都华兴汇明科技有限公司 基于微波模块的仿真方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745069A (zh) * 2014-01-26 2014-04-23 上海交通大学 三维集成电路中tsv的信号传输及功耗模型的建立方法
CN106485027A (zh) * 2016-10-26 2017-03-08 东南大学 一种三维异质集成tsv通孔电‑热‑力耦合建模方法及仿真方法
CN107727141A (zh) * 2017-09-28 2018-02-23 河南汇纳科技有限公司 一种多目标感知的智能传感器的应用方法
CN110462641A (zh) * 2017-06-16 2019-11-15 谷歌有限责任公司 具有三维堆叠的神经网络加速器瓦片架构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10719762B2 (en) * 2017-08-03 2020-07-21 Xcelsis Corporation Three dimensional chip structure implementing machine trained network

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745069A (zh) * 2014-01-26 2014-04-23 上海交通大学 三维集成电路中tsv的信号传输及功耗模型的建立方法
CN106485027A (zh) * 2016-10-26 2017-03-08 东南大学 一种三维异质集成tsv通孔电‑热‑力耦合建模方法及仿真方法
CN110462641A (zh) * 2017-06-16 2019-11-15 谷歌有限责任公司 具有三维堆叠的神经网络加速器瓦片架构
CN107727141A (zh) * 2017-09-28 2018-02-23 河南汇纳科技有限公司 一种多目标感知的智能传感器的应用方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
A 50% power reduction in inductive-coupling transceiver for 3D-stacked inter-chip data link;Li Zhang,et al.;《IEEE International Nanoelectronics Conference》;20160511;第1-3页 *

Also Published As

Publication number Publication date
CN111783376A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
CN111783376B (zh) 一种基于机器学习的3d芯片信号耦合性分析系统及方法
CN110232207B (zh) 一种基于人工神经网络的电磁干扰滤波器设计方法
US6564355B1 (en) System and method for analyzing simultaneous switching noise
CN103310031A (zh) 用于建模硅通孔的系统和方法
Chai et al. Direct matrix solution of linear complexity for surface integral-equation-based impedance extraction of complicated 3-D structures
CN101673317A (zh) 一种高速串行通道预加重调整方法及装置
CN107562990A (zh) 基于bvd模型的baw滤波器设计方法、装置及设备
CN101694675A (zh) 电路仿真方法和系统
CN106777621A (zh) 一种用于封装晶体管的神经网络空间映射建模方法
Li et al. A new simplification scheme for crosstalk prediction of complex cable bundles within a cylindrical cavity
Sercu et al. High-frequency circuit modeling of large pin count packages
Liang et al. 3D modeling and electrical characteristics of through-silicon-via (TSV) in 3D integrated circuits
CN111970835A (zh) 一种差分过孔和制作差分过孔的方法、系统、设备及介质
Mnaouer et al. Modeling of microstrip and PCB traces to enhance crosstalk reduction
CN107729581B (zh) 一种基于fea仿真设计芯片测试插座结构的方法及其应用
Hao et al. Analysis of typical high speed link based on through silicon via in three-dimensional integration system
Sun et al. Power integrity design for package-board system based on BGA
CN113191036B (zh) 一种共面波导等效电路结构及其参数提取方法
CN109743034A (zh) 基于硅通孔的低通滤波器设计方法
CN1198424C (zh) 高速数据通信系统设计中双绞线插入损耗的模拟方法
Chen et al. Overcoming Design Challenges for High Bandwidth Memory Interface with CoWoS
Kangrong et al. Frequency Domain Methodology for Evaluating Signal Integrity Performance of Logic to Logic and HBM Interconnect Models for Chiplet Packaging
CN102508969B (zh) 基于区域几何同构和电学同构加速哑金属填充的方法
He et al. Parasitic parameter extraction and modeling of via of high speed differential pair
CN113158541B (zh) 一种微波滤波器多特征融合建模调试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant