CN102474977A - 保护密钥和代码的多层安全结构及其方法 - Google Patents

保护密钥和代码的多层安全结构及其方法 Download PDF

Info

Publication number
CN102474977A
CN102474977A CN2010800306074A CN201080030607A CN102474977A CN 102474977 A CN102474977 A CN 102474977A CN 2010800306074 A CN2010800306074 A CN 2010800306074A CN 201080030607 A CN201080030607 A CN 201080030607A CN 102474977 A CN102474977 A CN 102474977A
Authority
CN
China
Prior art keywords
circuit
layer
secure network
network circuit
method described
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800306074A
Other languages
English (en)
Other versions
CN102474977B (zh
Inventor
S·奥焦尼
V·孔德雷利
C·费格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN102474977A publication Critical patent/CN102474977A/zh
Application granted granted Critical
Publication of CN102474977B publication Critical patent/CN102474977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2107—File encryption
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2131—Lost password, e.g. recovery of lost or forgotten passwords
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种保护密钥和代码免受外部篡改危害的布置，其中在多层安全结构中使用所述布置。更具体地说，提供了保护当在计算机和/或电信系统中使用时易于受到潜在篡改的密钥和代码的多层安全结构。提供了在模块化衬底内制备此类多层安全结构的方法，所述方法旨在使计算机和/或电信系统中使用的密钥和代码免于潜在篡改或未授权访问的危险。

Description

保护密钥和代码的多层安全结构及其方法
技术领域
本发明涉及一种用于保护密钥和代码免受外部篡改的布置，其中所述布置在多层安全结构中使用。更具体地说，本发明涉及一种用于保护当在计算机和/或电信系统中使用时易于受到潜在篡改的密钥和代码的多层安全结构。本发明还披露了一种用于在模块化衬底内制备此类多层安全结构的方法，所述方法旨在使计算机和/或电信系统中使用的密钥和代码免于潜在篡改或未授权访问的危险。
背景技术
根据目前的技术水平，已经在或即将在根据国家商务部所辖的国家标准技术研究所(NIST)发布的美国联邦信息处理标准(FIPS PUB 140-2)认证的应用中使用的电子器件封装将其中包含的全部信息基本上分为四个更严格的安全级别；它们出于统一性和标准化的目的分别被指定为级别1到级别4。这些安全级别通常旨在扩展以及由此覆盖广泛的潜在应用和各种环境，在所述应用和环境中，可能使用或当前正在使用必须得到充分保护的各种加密模块，以便使得提供给各个模块和包含在各个模块中的信息免于任何篡改和/或未授权访问。
为了实现对计算机和/或诸如电话之类的电信系统中的内部密钥和代码的足够程度的保护以防止任何潜在篡改，旨在实现至少级别4电子加密保护，其中保护范围除了对包含半导体器件的电子器件封装的典型(实际中所谓的“正常”)或基本程度的机械保护之外，还必须涵盖重要功能和属性。最后，电子器件封装必须能够维持防止对包含半导体器件的模块内存储的密钥和算法的篡改或未授权访问的安全性，并且其中防篡改布置或层的功能和能力在于避免或阻止未授权微探针(其可以从模块的安全边界或范围的外部取得并读取信息)的任何穿透。
在此，为了能够实现对电子器件封装的令人满意的保护级别以防来自未授权外部源的任何篡改(可以想象，所述篡改可潜在地危及电子器件封装中包含的电子密钥和代码)，基本概念是创建一系列允许应用不同技术的叠加或堆叠层组合，所述层组合具有促进任何篡改尝试的检测(优选地通过电子监视系统)的物理特性，由此篡改尝试的读出或检测将使得安全系统能够通过清除模块中包含的易失性存储器内存储的全部敏感信息来禁用模块。
从提供必要安全性的角度，通常需要能够在模块中包含的电路从先前校准和表征的级别改变电气特性时检测到篡改尝试。模块中采用的保护层能够防止产生通过多种不同技术(例如，使用陶瓷钻头、选择性层切除或使用激光进行微孔加工)导致的诸如旨在引入未授权电子微探针的孔。此外，由于电路内在的易碎性，在篡改时很难处理，实际上电路的厚度非常薄，包括脆性层并且不可焊接(solderable)，从而防止对电路进行任何分路。为了保护所用备用电池的使用寿命，这些电路优选地包括汲取低电流的高阻抗导电材料，这与使用低欧姆导线形成对照。
此类模块制造工艺可导致能够设计这样的解决方案：其中可在技术上更新各制造步骤以包括(从提供足够安全性级别的角度)在满足特定反篡改或防篡改要求时相关的功能。安全模块的定义(实际上，所实现的模块层的结构)在于利用这些层的不同可能堆叠组合，以便除了当前FIPS要求和标准所列出的那些应用以外，满足针对更广泛和通用的商业应用实现安全级别的不同准则。
本发明旨在替代基本上难以制造并由此实际上非常昂贵的当前防篡改安全产品。
例如，本技术使用置于一对铜盖之间的PCB卡(全插卡)，这对铜盖然后固定在一起以形成一个盒。之后，所得到的带有两个铜盖的封装包覆有高分子膜，在封装的相对两侧上，所述高分子膜具有碳墨印制的限定电阻网络的图案(pattern)。将膜包在铜盒上之后，接着将所述封装放入在一侧是打开的铝盒，然后用树脂灌封整个组件以便形成砖状物。从新形成的砖状物仅延伸出一条扁平电缆以便与其中包含的系统的电子器件建立外部电连接。
根据目前的解决方案，在制造作业期间和现场中遇到的假呼叫或错误呼叫是所识别的因篡改尝试确定的问题的限制，借此擦除加密代码将导致在客户现场更换单元或封装。类似地，在制造车间遇到的主要影响已经在装配作业期间通过仅在测试仪上检测到的错误结果得到确定。
下面简单描述了在检测目前遇到的技术问题期间碰到的某些限制因素。
(A)由于进入封装(PCB卡或铜盒)内的空气或湿气膨胀导致电子器件封装(一旦进行灌封)弯曲或出现类似变形，从而使总体部件装配件外部上的封套的印墨网络中出现裂缝或断裂(即，不连续或中断)；
(B)在灌封期间形成的空气或湿气气泡也会导致电子器件封装中出现类似的缺陷；
(C)包覆铜盖的高分子膜也可能导致封装覆盖的边角存在缺陷，例如高分子膜出现收缩或封套上的印制电阻网络出现断裂或中断；以及
(D)通常通过导电粘合剂与高分子电阻基体(matrix)连接的引出电缆可以显示温度、依赖性以及对导致可靠性下降的不允许的制造批次性能变化的易感性。
发明内容
相应地，根据本发明，为了改进目前技术中使用的上述防止篡改和/或未授权访问电子器件封装中的信息的保护措施，以及为了在制造电子器件封装期间在降低成本的同时提高可靠性，采用了不能通过X射线检查或不能通过应用声显微技术检测且以预定随机图案嵌入电子器件封装模块(即，印刷电路板或层叠结构)中的导电材料。
本质上，本发明通过利用独特电气排列的所谓3D(三维)或层间连接提供了防篡改的电子器件封装或模块结构，以便实现阻止已经成功或可能成功的任何篡改或未授权访问尝试的最高可能的可靠度。
上述发明概念促进实现与现有技术水平相比更优异的制造结构和方法，从而允许在致力于实现整个装配件旨在保护任何密码或秘密代码免受危害的关键功能之前测试电子器件封装或模块结构的各个部分。根据定义，该部分在被激活时会读取在特定级别以外遇到的涉及入侵篡改尝试的所有事件，从而清除代码，在正常制造过程改变中也是如此。
本发明的主要技术方面在于能够构建一堆叠层，其中一些层可以引入安全网络电路，并且能够以使任何篡改尝试的执行极其困难和不可靠的方式将这些层互连。本发明通过利用通常很难处理的材料提出了使可能篡改方法或尝试不可靠。本质上，这些材料可具有不可焊接的性质，或者如此薄以至于所述材料丝毫不能扩散到其他材料中(如在焊接操作期间遇到的那样)。通过应用本发明寻求防篡改保护的概念还在于使用适合于使用引入激光钻孔的非常小的结构实现层到层互连(沿Z方向)的方法，所述孔填充了具有多种配方的导电材料，所述材料通过标准PCB类型的蚀刻工艺的拼版(imposition)与安全电路的特定部分接合。
上述类型的电路通常可用于行业中其他种类的应用，例如在印刷电路板的堆叠层内创建嵌入电阻组件。现有技术相对于用于提供安全电路的本发明的方法的差别在于连接延伸到高度复杂的网络矩阵，并且未提供确定或限定这些电路网络结构的定位的任何铜垫(copper pad)。
这些网络结构的定位可以非常随意或灵活，并且借助诸如制造准则定义的几何极限来实现，由此不可能确定这些电路连接的位置，同时允许产生包括可堆叠层或层组的多个层，创建可以自定义和定位的子组件以及借助标准PCB制造工艺引入电子器件封装应用中。形成电子器件封装的子组件的这些网络结构可用于覆盖电子器件封装的整个表面、或仅部分区域或段的应用。
上面所述的概念可以应用于挠性衬底，例如包括杜邦公司生产的聚酰亚胺(即，Kapton(注册商标TM))、液晶高分子(LCP)、苯并环丁烯(BCB)、聚酯纤维等的衬底。此外，由于衬底固有的挠性，可以以将多个子结构组合为适于在三个维度上保护器件的多层组合的形式提供这些衬底。
因此，本发明的一个目标是通过阻止对包括多个层的防篡改结构的内容的未授权访问提供防止篡改的保护，其中此类内容包括内部存储的密钥和代码。
另一目标是提供金属氧化物和/或金属合金、金属间化合物高电阻层或墨，其中以高度不可预测或随机的图案提供要被保护以防篡改的电路中的设计，通过诸如X射线、光学或声学显微技术之类的常规检测技术不可能检测所述图案，并且其中保护性或安全结构布置在电子器件封装的整体多层结构内的至少一个或多个层中。
本发明另外提供的保护对安全代码和密码的访问的网络结构是产品设计的一个组成部分。本发明提供了在安全区域的定义、分割以及设计特定的实现方面无与伦比的灵活性。解决方案构建在产品内，而不是二次添加到产品中，没有可以将所述解决方案与产品本身的结构构造分离或分开的物理方法。所给出的实施例与常规PCB的一般构造元件完全兼容并且可以共存。保护栅(secure fence)被遮蔽在限定产品电连接的结构元件中，这进一步使产品电连接的确定更复杂。
附图说明
现在结合附图参考下面对本发明的示例性实施例的详细描述，这些附图是：
图1A至1C分别示意性地示出形成当前防密码篡改方法中的步骤；
图2A至2D示出产生本发明的封装防篡改结构的连续步骤；
图3示意性地示出可在尝试获得对所存储加密材料的未授权访问中使用的篡改尝试；
图4和放大细节的图5示出借助侧栅防止篡改尝试的新封装概念；
图6示出电子器件封装模块的安全可布线层的放大示意性细节；
图7示意性地示出结合了与诸如附图中的图3所示的各种构建块一致的防篡改结构的Z互连层；
图8示意性地示出形成根据本发明概念的防篡改结构的连续方面；
图9示出与图8相比修改后的、在电路结构防篡改中使用Z互连技术方式的方法；以及
图10示意性地示出根据本发明的防篡改结构中的各种方面。
具体实施方式
参考图1A至1C，其中示出使用至少一个印刷电路卡12和电子组件12A的电子器件封装结构10，其布置在一对铜壳或铜盖14、16之间，所述铜壳或铜盖可以如现有技术中那样固定在一起。
带有两个铜壳或铜盖14、16的整体电子器件封装10包覆有高分子膜(polymer film)18，封装10的两个表面上印制有限定电阻网络的碳墨图案(未示出)。整个电子器件封装然后放入在一侧是开放的铝盒，然后用聚氨酯树脂(urethane resin)灌封该铝盒并在上面加盖。上述结构的制造作业步骤有时会出错，这会导致清除印刷电路板或印刷电路卡12中结合的密码。
根据本发明的一个实施例，如图2A至2D所示，电子器件封装24的多层结构22结合了厚度为0.01μm到0.4μm的NiP(镍磷)或NiCr(镍铬)层或膜26，这些膜淀积在铜箔上(即，通过电镀、溅镀及其他方法)，所述铜箔然后用于层叠在绝缘片(dielectric foil)上。层叠在绝缘片上的通过电阻材料(即，诸如NiP之类的高电阻材料淀积层)处理的铜箔组合形成了用于构建PCB的称为预浸料(pre-preg)的复合材料。新形成的材料可以作为一般铜箔在多层电路板叠层制造过程中处理并且所述实施例使用覆盖电阻材料的铜层作为蚀刻掩膜以产生电阻材料图案。这通过使用选择性蚀刻剂实现，选择性蚀刻剂基于分析中考虑的工艺步骤选择性地交替去除电阻材料或铜。在制造过程结束时，板(panel)应呈现所有仅由高电阻材料形成的带有铜终端(copper termination)或不带有铜终端的安全图案。此外，还可以在随机位置提供穿过层的多个适当的孔28，这些孔填充有不可焊接的导电材料30，即，在每个孔中，这些材料可以具有NiP(镍磷)、镍铬(NiCr)、铜、银、镍、金、铝、钯微粒和/或其他金属合金或金属间微粒作为其成分之一，以便阻止对内部进行任何未授权的篡改或访问，由于X射线无法穿透NiP，而对结构22内包含NiP(其接触带有密码信息的电路)的孔的任何损坏都会破坏或清除所述密码信息。如图2D所示，电子器件封装灌封在空间32中并且覆盖有适当的盖34。这些开口可以非常小并且连接多个层或仅互连两个正对电路层而不破坏层的表面连续性(没有孔)。
如图3中的图示中所示，其指示来自不同类型方向的对电子器件封装24的各种篡改尝试，例如通过底部PCB集成、侧面PCB集成和顶部PCB集成，其中包括尝试穿透封装盖。
基础电阻材料以及其他导电材料提供了行业中可用的一些基本构建块，但是这些构建块未发展到超出其最初用途(作为两个电阻器的铜电极之间的电阻材料)，并且绝对未发展到本公开的实施例中限定的程度，例如：a)与电路混合放置在PCB平面上并保护电路层的区域/部分的完全二维和平面结构的限定和构造，b)传统方法无法检测的垂直导电路径的限定，所述垂直导电路径进一步增强为与传统PCB垂直结构共存的集成垂直栅，c)实现产生安全封装的三维随机互连结构。参考附图中的图4和图5更清晰具体地描述了提供防篡改保护的新封装概念。在该情况中，使用针对侧栅PCB集成篡改尝试的篡改保护，如附图中的图4所示，同时还在放大后的多层印刷电路板结构中表示，内部层结合了各种孔阵列，这些孔阵列采用了随机位置的概念以便阻止外部源/篡改者篡改和确定机密电路位置的任何尝试。此特性还可以结合在各个安全可布线(secure wireable)层中，如附图中的图6进一步所示，其中通过实例示出了多层电子器件封装结构和材料方面，它们结合了由特定光蚀刻工艺构图成特定电路配置的NiP(或NiCr)膜。综上所述，所示的维度仅作为实例给出，并非作为任何限制。原则上，本发明的结构还与顺序添加的堆积层(BUL)兼容，其中使用导电墨代替NiP或NiCr电阻材料。在该情况中，并且并非专门针对其中顺序添加层的BUL结构，多个层中的每个层通过针对电子器件封装布置的模块中的个体堆叠层采用选择性材料而提供了防篡改中的不同方面，此类实施例使绕过一种特定层属性的任何成熟技术不可再次用于篡改具有完全不同的属性和特性的后续层。具有不同技术/材料的至少两个层的实施方式在很大程度上提升了防篡改安全级别。
另外，如附图中的图7的分解图所示，其中各构建块40结合了防篡改保护，Z互连层42结合了提供防篡改保护的层结构和材料，并且在该情况中，环绕的部分显示使用导电材料连接相对电路层的Z互连层，所述导电材料可以具有NiP(镍磷)、镍铬(NiCr)、铜、银、镍、金、铝、钯微粒和/或其他金属合金或金属间微粒作为其成分之一，如图8和图9所示。
此外，在进一步的详细实施例中，如附图中的图8所示，层50可以结合NiP或NiCr膜52，膜52构图成属于安全电路的电路部分，所述电路部分可以在安全电路上连接到各个孔54中的至少一个，并且还可以在多层结构的上下表面部分58、60上提供可选的安全栅56，以避免存在任何穿过多个层的孔。这些未电镀的孔填充有导电材料，所述导电材料可以具有NiP(镍磷)、镍铬(NiCr)、铜、银、镍、金、铝、钯微粒和/或其他金属合金或金属间微粒作为其成分之一，这些孔将位于一个层上的电路部分连接到其他层上的另一电路部分，这提供了包括高电阻或低欧姆导电结构或这两者的组合的线栅，以从预计出现篡改的方向提供保护。
此外，根据表示图8的修改的、使用Z互连技术的图9，层还可以交错布置，并包括去除铜之后留在绝缘体上或直接淀积到绝缘体表面上的NiP或NiCr，并且其中提供了到电阻材料形成的图案的直接连接。在此，根据本发明的新颖方面，没有可被任何篡改尝试截取以绕过金属氧化物层(此类结构对X射线不可见)的铜垫。
最后，如附图中的图10所示，其中示意性地示出了使用预成型的高分子或基于金属的凸块通过单个绝缘层的机械穿孔将不同层互连的各实施例可以备选地在形成多层结构70中使用，这在本领域中基本是公知的，并且其中根据本发明的概念，层72上的金属和电阻材料图案或电路段的组合还可以用于针对任何未授权篡改提供筛选保护。
尽管参考本发明的优选实施例具体示出和描述了本发明，但是本领域的技术人员将理解，可以在不偏离本发明的范围和精神的情况下，在形式和细节方面做出上述和其他更改。因此，本发明并非旨在限于所描述和所例示的精确形式和细节，而是落入所附权利要求的范围之内。

Claims (12)

1.一种在多层安全结构中使所述多层安全结构中包含的密钥和代码免受外部篡改危害的方法，所述方法包括以下步骤：
为所述结构的各层中的至少一个层提供安全网络电路；
将所述安全网络电路与导电材料接触以使对所述安全网络电路的篡改尝试不可靠并难以实现；以及
将所述材料与所述安全网络电路接合，其中所述导电材料包括导电成分，所述导电成分产生与安全密码电路不同且保护所述安全密码电路的嵌入电阻图案。
2.如权利要求1中所述的方法，还包括以下步骤：将构图的膜叠置在所述安全网络电路上，并且其中所述导电成分包括所述构图的膜以便禁止对包含内部存储的密钥和代码的所述电路的未授权访问，所述膜使X射线或显微镜无法检测所述电路。
3.如权利要求1或2中所述的方法，还包括以下步骤：将印刷电路设置在所述至少一个层上，以及将所述膜电镀到所述印刷电路上以阻止外部篡改尝试对所述印刷电路的访问。
4.如权利要求1至3中的任一权利要求中所述的方法，其中所述膜覆盖包含所述安全网络电路的所述至少一个层的表面的至少一部分。
5.如权利要求1至4中的任一权利要求中所述的方法，其中以通过利用X射线或显微镜的正常外部检测技术无法检测的不可预测和随机的图案将所述安全网络电路的保护材料布置在所述层上。
6.如权利要求1至5中的任一权利要求中所述的方法，其中所述安全网络电路包括金属氧化物和/或金属合金、金属间化合物高电阻层或导电墨，所述保护膜包括NiP(镍磷)或镍铬(NiCr)。
7.如权利要求1至6中的任一权利要求中所述的方法，其中多个所述层堆叠在所述结构中，每个层具有由相应的所述膜保护的印刷电路；多个随机排列的具有间隔的孔穿过所述层，并且将不可焊导电材料填充在每个所述孔中且接触每个所述电路，由此所述孔遇到的响应于对所述结构内部的篡改尝试或未授权访问的损坏将破坏或擦除所述电路中包含的任何密钥或代码。
8.如权利要求1至7中的任一权利要求中所述的方法，其中每个所述孔中的不可焊导电材料具有NiP(镍磷)、镍铬(NiCr)、铜、银、镍、金、铝、钯的微粒和/或其他金属合金或金属间微粒作为其成分之一。
9.如权利要求1至8中的任一权利要求中所述的方法，其中在所述多层结构的上表面部分和下表面部分上提供叠置有保护膜的所述安全网络电路，以便避免存在任何穿过所述层的孔，并且还包括以下步骤：形成其上具有保护膜的、在预计出现篡改的任何方向上提供保护的金属线栅。
10.如权利要求1至9中的任一权利要求中所述的方法，其中所述安全网络电路包括铜，所述保护材料是电镀到所述铜的至少一个表面上并且即使在除去铜之后仍留在原处的NiP或NiCr膜。
11.一种在多层安全结构中使所述多层安全结构中包含的密钥和代码免受外部篡改危害的系统，所述系统包括：
安全网络电路，其合并在至少一个所述层中；
保护材料，其与所述安全网络电路接触以使对所述安全网络电路的篡改尝试不可靠并难以实现；并且其中
所述保护材料包括与所述安全网络电路接合的部分并且包括至少一个导电成分，所述导电成分产生与安全密码电路不同且保护所述安全密码电路的嵌入电阻图案。
12.一种可由机器读取的程序存储设备，所述设备有形地包含可由所述机器执行以执行如权利要求1至10中的任一权利要求中所述的方法的各步骤的指令程序。
CN201080030607.4A 2009-07-07 2010-04-13 保护密钥和代码的多层安全结构及其方法 Active CN102474977B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP09164732 2009-07-07
EP09164732.1 2009-07-07
PCT/EP2010/054782 WO2011003636A1 (en) 2009-07-07 2010-04-13 Multilayer securing structure and method thereof for the protection of cryptographic keys and code

Publications (2)

Publication Number Publication Date
CN102474977A true CN102474977A (zh) 2012-05-23
CN102474977B CN102474977B (zh) 2015-05-27

Family

ID=42194801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080030607.4A Active CN102474977B (zh) 2009-07-07 2010-04-13 保护密钥和代码的多层安全结构及其方法

Country Status (4)

Country Link
US (1) US8938627B2 (zh)
JP (1) JP5647681B2 (zh)
CN (1) CN102474977B (zh)
WO (1) WO2011003636A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103582299A (zh) * 2012-07-27 2014-02-12 德昌电机(深圳)有限公司 保护装置
CN107919329A (zh) * 2016-10-11 2018-04-17 意法半导体(克洛尔2)公司 被增强免受前侧攻击的集成电路芯片
CN108141978A (zh) * 2015-09-25 2018-06-08 国际商业机器公司 具有嵌入式篡改响应传感器的电路板和电子封装
WO2021111228A1 (en) * 2019-12-03 2021-06-10 International Business Machines Corporation Leakage characterization and management for electronic circuit enhancement

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5062705B1 (ja) 2011-07-07 2012-10-31 Ｎｅｃインフロンティア株式会社 フレキシブルプリントケーブルおよび情報処理装置
US9560737B2 (en) 2015-03-04 2017-01-31 International Business Machines Corporation Electronic package with heat transfer element(s)
US10426037B2 (en) * 2015-07-15 2019-09-24 International Business Machines Corporation Circuitized structure with 3-dimensional configuration
US9578764B1 (en) 2015-09-25 2017-02-21 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s) and physical security element(s)
US9911012B2 (en) 2015-09-25 2018-03-06 International Business Machines Corporation Overlapping, discrete tamper-respondent sensors
US9894749B2 (en) 2015-09-25 2018-02-13 International Business Machines Corporation Tamper-respondent assemblies with bond protection
US10172239B2 (en) 2015-09-25 2019-01-01 International Business Machines Corporation Tamper-respondent sensors with formed flexible layer(s)
US10098235B2 (en) 2015-09-25 2018-10-09 International Business Machines Corporation Tamper-respondent assemblies with region(s) of increased susceptibility to damage
US9924591B2 (en) 2015-09-25 2018-03-20 International Business Machines Corporation Tamper-respondent assemblies
US9591776B1 (en) 2015-09-25 2017-03-07 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s)
US10143090B2 (en) 2015-10-19 2018-11-27 International Business Machines Corporation Circuit layouts of tamper-respondent sensors
US9978231B2 (en) 2015-10-21 2018-05-22 International Business Machines Corporation Tamper-respondent assembly with protective wrap(s) over tamper-respondent sensor(s)
US9913389B2 (en) 2015-12-01 2018-03-06 International Business Corporation Corporation Tamper-respondent assembly with vent structure
US10327343B2 (en) 2015-12-09 2019-06-18 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US9555606B1 (en) 2015-12-09 2017-01-31 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US9554477B1 (en) 2015-12-18 2017-01-24 International Business Machines Corporation Tamper-respondent assemblies with enclosure-to-board protection
US9887847B2 (en) 2016-02-03 2018-02-06 International Business Machines Corporation Secure crypto module including conductor on glass security layer
US9916744B2 (en) 2016-02-25 2018-03-13 International Business Machines Corporation Multi-layer stack with embedded tamper-detect protection
US9904811B2 (en) 2016-04-27 2018-02-27 International Business Machines Corporation Tamper-proof electronic packages with two-phase dielectric fluid
US9913370B2 (en) 2016-05-13 2018-03-06 International Business Machines Corporation Tamper-proof electronic packages formed with stressed glass
US9881880B2 (en) 2016-05-13 2018-01-30 International Business Machines Corporation Tamper-proof electronic packages with stressed glass component substrate(s)
US9858776B1 (en) 2016-06-28 2018-01-02 International Business Machines Corporation Tamper-respondent assembly with nonlinearity monitoring
US10321589B2 (en) 2016-09-19 2019-06-11 International Business Machines Corporation Tamper-respondent assembly with sensor connection adapter
US10299372B2 (en) 2016-09-26 2019-05-21 International Business Machines Corporation Vented tamper-respondent assemblies
US10271424B2 (en) 2016-09-26 2019-04-23 International Business Machines Corporation Tamper-respondent assemblies with in situ vent structure(s)
US9999124B2 (en) 2016-11-02 2018-06-12 International Business Machines Corporation Tamper-respondent assemblies with trace regions of increased susceptibility to breaking
US9754901B1 (en) 2016-11-21 2017-09-05 Cisco Technology, Inc. Bulk thinning detector
JP6917716B2 (ja) 2017-01-23 2021-08-11 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び固体撮像装置の情報処理方法
US10327329B2 (en) * 2017-02-13 2019-06-18 International Business Machines Corporation Tamper-respondent assembly with flexible tamper-detect sensor(s) overlying in-situ-formed tamper-detect sensor
US10568202B2 (en) * 2017-07-25 2020-02-18 International Business Machines Corporation Tamper-respondent assembly with interconnect characteristic(s) obscuring circuit layout
US11184164B2 (en) 2018-02-02 2021-11-23 Microsoft Technology Licensing, Llc Secure crypto system attributes
US10306753B1 (en) 2018-02-22 2019-05-28 International Business Machines Corporation Enclosure-to-board interface with tamper-detect circuit(s)
US11122682B2 (en) 2018-04-04 2021-09-14 International Business Machines Corporation Tamper-respondent sensors with liquid crystal polymer layers
US10956623B2 (en) * 2018-06-13 2021-03-23 International Business Machines Corporation Enclosure with tamper respondent sensor
US11191154B2 (en) 2018-06-13 2021-11-30 International Business Machines Corporation Enclosure with tamper respondent sensor
US11763008B2 (en) 2020-01-15 2023-09-19 International Business Machines Corporation Encrypting data using an encryption path and a bypass path
US11520709B2 (en) 2020-01-15 2022-12-06 International Business Machines Corporation Memory based encryption using an encryption key based on a physical address
US11437329B2 (en) 2020-10-14 2022-09-06 Globalfoundries U.S. Inc. Anti-tamper x-ray blocking package
US11595189B2 (en) 2020-10-27 2023-02-28 Microsoft Technology Licensing, Llc Secure key exchange using key-associated attributes
US11815717B2 (en) 2021-11-12 2023-11-14 Globalfoundries U.S. Inc. Photonic chip security structure

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406630A (en) * 1992-05-04 1995-04-11 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
US20060201701A1 (en) * 2003-10-24 2006-09-14 Ronan Coleman Circuit security
CN1897787A (zh) * 2005-07-11 2007-01-17 西门子公司 印刷线路板装置及其制造方法
US20070038865A1 (en) * 2005-07-27 2007-02-15 International Business Machines Corporation Tamper-proof caps for large assembly
WO2007019642A1 (en) * 2005-08-18 2007-02-22 Bioloop Pty Ltd Tamper detection arrangement and system
EP1804559A2 (de) * 2005-12-28 2007-07-04 EL-ME Aktiengesellschaft Elektronik-Sicherheits-Modul
US20070177363A1 (en) * 2006-01-31 2007-08-02 Symbol Technologies, Inc. Multilayer printed circuit board having tamper detection circuitry
US20080036598A1 (en) * 2006-06-09 2008-02-14 International Business Machines Corporation Tamper-proof structures for protectig electronic modules
CN101258552A (zh) * 2005-07-21 2008-09-03 爱特梅尔公司 用于数据保护的安全方法
CN100501992C (zh) * 2005-04-14 2009-06-17 国际商业机器公司 用于针对加密应用实现安全多芯片模块的方法和结构

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8003A (en) * 1851-03-25 Improvement in scythe-tastenings
US7003A (en) * 1850-01-08 Method oe counterbalancing sash by means of a heavy weight
JP2000076140A (ja) * 1998-09-02 2000-03-14 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路
US6901343B2 (en) * 2001-01-10 2005-05-31 Matsushita Electric Industrial Co., Ltd. Multilayer board in which wiring of signal line that requires tamper-resistance is covered by component or foil, design apparatus, method, and program for the multilayer board, and medium recording the program
EP1523228A3 (en) 2003-10-09 2008-03-05 Matsushita Electric Industrial Co., Ltd. Mobile terminal, circuit board, circuit board design aiding apparatus and method, design aiding program, and storage medium having stored therein design aiding program
JP4528593B2 (ja) * 2003-10-09 2010-08-18 パナソニック株式会社 回路基板
US8074082B2 (en) * 2004-10-08 2011-12-06 Aprolase Development Co., Llc Anti-tamper module
US7549064B2 (en) * 2005-05-10 2009-06-16 Hewlett-Packard Development Company, L.P. Secure circuit assembly
JP2006344862A (ja) * 2005-06-10 2006-12-21 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
WO2007144026A1 (en) 2006-06-16 2007-12-21 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Electroless nip adhesion and/or capping layer for copper interconnexion layer
EP2232412B1 (en) * 2007-08-02 2019-03-06 Nxp B.V. Tamper-resistant semiconductor device and methods of manufacturing thereof
JP2011086034A (ja) * 2009-10-14 2011-04-28 Toshiba Tec Corp 電子回路基板の製造方法および情報入力装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406630A (en) * 1992-05-04 1995-04-11 Motorola, Inc. Tamperproof arrangement for an integrated circuit device
US20060201701A1 (en) * 2003-10-24 2006-09-14 Ronan Coleman Circuit security
CN100501992C (zh) * 2005-04-14 2009-06-17 国际商业机器公司 用于针对加密应用实现安全多芯片模块的方法和结构
CN1897787A (zh) * 2005-07-11 2007-01-17 西门子公司 印刷线路板装置及其制造方法
CN101258552A (zh) * 2005-07-21 2008-09-03 爱特梅尔公司 用于数据保护的安全方法
US20070038865A1 (en) * 2005-07-27 2007-02-15 International Business Machines Corporation Tamper-proof caps for large assembly
WO2007019642A1 (en) * 2005-08-18 2007-02-22 Bioloop Pty Ltd Tamper detection arrangement and system
EP1804559A2 (de) * 2005-12-28 2007-07-04 EL-ME Aktiengesellschaft Elektronik-Sicherheits-Modul
US20070177363A1 (en) * 2006-01-31 2007-08-02 Symbol Technologies, Inc. Multilayer printed circuit board having tamper detection circuitry
US20080036598A1 (en) * 2006-06-09 2008-02-14 International Business Machines Corporation Tamper-proof structures for protectig electronic modules

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103582299A (zh) * 2012-07-27 2014-02-12 德昌电机(深圳)有限公司 保护装置
CN103582299B (zh) * 2012-07-27 2018-08-21 德昌电机(深圳)有限公司 保护装置
CN108141978A (zh) * 2015-09-25 2018-06-08 国际商业机器公司 具有嵌入式篡改响应传感器的电路板和电子封装
CN108141978B (zh) * 2015-09-25 2020-05-12 国际商业机器公司 具有嵌入式篡改响应传感器的电路板和电子封装
CN107919329A (zh) * 2016-10-11 2018-04-17 意法半导体(克洛尔2)公司 被增强免受前侧攻击的集成电路芯片
WO2021111228A1 (en) * 2019-12-03 2021-06-10 International Business Machines Corporation Leakage characterization and management for electronic circuit enhancement
GB2605717A (en) * 2019-12-03 2022-10-12 Ibm Leakage characterization and management for electronic circuit enhancement
US11493565B2 (en) 2019-12-03 2022-11-08 International Business Machines Corporation Leakage characterization and management for electronic circuit enhancement
GB2605717B (en) * 2019-12-03 2024-02-14 Ibm Leakage characterization and management for electronic circuit enhancement

Also Published As

Publication number Publication date
US20120117666A1 (en) 2012-05-10
WO2011003636A1 (en) 2011-01-13
JP5647681B2 (ja) 2015-01-07
CN102474977B (zh) 2015-05-27
JP2012532391A (ja) 2012-12-13
US8938627B2 (en) 2015-01-20

Similar Documents

Publication Publication Date Title
CN102474977A (zh) 保护密钥和代码的多层安全结构及其方法
CN108141978B (zh) 具有嵌入式篡改响应传感器的电路板和电子封装
US10251288B2 (en) Tamper-respondent assembly with vent structure
US7180008B2 (en) Tamper barrier for electronic device
US10667389B2 (en) Vented tamper-respondent assemblies
US10271424B2 (en) Tamper-respondent assemblies with in situ vent structure(s)
JP6807380B2 (ja) 形成されたフレキシブル層を備える不正開封反応センサ
US20090040735A1 (en) Tamper Respondent System
US11083082B2 (en) Enclosure-to-board interface with tamper-detect circuit(s)
EP1273997A2 (en) Tamper-evident/tamper-resistant electronic components
CN114630521B (zh) 具有密封的内部隔间内的结构材料的篡改响应组装件
US10327329B2 (en) Tamper-respondent assembly with flexible tamper-detect sensor(s) overlying in-situ-formed tamper-detect sensor
US11122682B2 (en) Tamper-respondent sensors with liquid crystal polymer layers
US11147158B2 (en) Tamper-respondent assembly with interconnect characteristic(s) obscuring circuit layout
US11765816B2 (en) Tamper-respondent assemblies with pressure connector assemblies
JP4836995B2 (ja) 集積回路モジュール
JP2005243941A (ja) 集積回路モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant