CN102469054A - 具有源极负反馈电路和反馈电路的差分均衡器 - Google Patents

具有源极负反馈电路和反馈电路的差分均衡器 Download PDF

Info

Publication number
CN102469054A
CN102469054A CN2011103627815A CN201110362781A CN102469054A CN 102469054 A CN102469054 A CN 102469054A CN 2011103627815 A CN2011103627815 A CN 2011103627815A CN 201110362781 A CN201110362781 A CN 201110362781A CN 102469054 A CN102469054 A CN 102469054A
Authority
CN
China
Prior art keywords
circuit
current
inverter
voltage
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103627815A
Other languages
English (en)
Other versions
CN102469054B (zh
Inventor
常毅成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN102469054A publication Critical patent/CN102469054A/zh
Application granted granted Critical
Publication of CN102469054B publication Critical patent/CN102469054B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H03H7/40—Automatic matching of load impedance to source impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/04—Control of transmission; Equalising
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/03433—Arrangements for removing intersymbol interference characterised by equaliser structure
    • H04L2025/03439—Fixed structures
    • H04L2025/03445—Time domain
    • H04L2025/03471—Tapped delay lines
    • H04L2025/03477—Tapped delay lines not time-recursive
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03031—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception using only passive components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

一种具有源极负反馈电路和反馈电路的差分均衡器(200)，包括：电压到电流转换器(310)以及电流到电压转换器(350)。电压到电流转换器(310)被配置为将差分输入电压转换成差分电流，并且包括具有第一晶体管(316)和第二晶体管(318)的差分放大器以及在第一晶体管(316)与第二晶体管(318)之间耦合的第一源极负反馈电路(320)。第一源极负反馈电路(320)的实施例包括第一谐振电路(334)。电流到电压转换器(350)被耦合到电压到电流转换器(310)，并且被配置为将该差分电流转换成差分输出电压。电流到电压转换器(350)包括具有第一反馈电路(364)的第一逆变器以及包括第二反馈电路(366)的耦合到第一逆变器的第二逆变器。第一反馈电路(364)的实施例包括第二谐振电路(380)，并且第二反馈电路(366)的实施例包括第三谐振电路(382)。

Description

具有源极负反馈电路和反馈电路的差分均衡器
技术领域
实施例涉及用于有线线路通信的差分均衡器，并且更具体地涉及包括源极负反馈(degeneration)电路和反馈电路的差分均衡器。
发明背景
在有线线路通信中，由于来自信号信道的符号间干扰(ISI)而导致接收到的信号可能失真。ISI是从沿着传输介质(例如，印刷电路板(PCB)微带线(microstrip)、线缆、同轴连接器等)而发生的介电损耗以及与(由于趋肤效应而导致的)频率相关的信号丢失而导致的。ISI通常引起显著的眼图抖动(eye jitter)，这使得接收机更加难以以得到可靠时钟和数据恢复的方式来进行同步。
在一些有线线路接收机中，实现自适应均衡电路(或“均衡器”)以补偿ISI。均衡器接收来自传输介质的ISI失真信号，并且尝试补偿在信号带宽上的损耗，以便于使眼图抖动减少到可接受的水平。更具体地，均衡器具有增益对频率传递函数，其理想地是信号信道的增益(损耗)对频率特性的倒数。因此，均衡器可以通过在信号带宽上将适当的增益施加到接收到的信号来补偿由于信号信道而造成的损耗。因为信道的损耗特性往往随着传输频率的增加而增加，所以良好设计的均衡器应当在较高频率处具有较高的增益对频率斜率特性。
尽管设计用于较低频率传输的传统均衡器已经充分地补偿了在那些较低频率处的ISI，但是这些均衡器不是被设计为针对变得越来越流行和期望的较高频率的通信而稳健地执行。因此，大部分的传统均衡器不能充分地补偿在越来越高频率的通信中所固有的较高的ISI。
一些更现代的均衡器设计已经尝试处理在较高频率通信中所固有的ISI问题。例如，一些较新的均衡器包括多个级联的“微分电路”的分支以组合成均衡器。然而，多个并联级的电容寄生限制了高速能力。此外，这些均衡器通常使用许多增益级，其显著地增加了接收机特别是在高频率处的功耗。在一些新的均衡器设计中其它不期望的效应可能是固有的(例如，在感兴趣的带宽上的不充分或不一致的增益、敏感AC增益响应、频率限制等)。因此，设计者继续努力开发能够在越来越高的传输频率处提供足够的ISI补偿的相对低功率的自适应的均衡电路。
附图说明
图1图示了根据示例性实施例的有线线路接收机的一部分的简化框图；
图2图示了根据示例性实施例的由串联连接的初级均衡器和次级均衡器组成的均衡器的简化框图；
图3图示了根据示例性实施例的初级均衡器的电路图；
图4图示了根据示例性实施例的源极负反馈阻抗电路的简化电路图；
图5图示了根据另一示例性实施例的源极负反馈阻抗电路的简化电路图；
图6图示了根据示例性实施例的反馈阻抗电路的简化电路图；
图7图示了根据现有技术的用于具有包括非零电阻和非零电容的源极负反馈电路的均衡器的跨导频率传递函数的曲线图；以及
图8图示了根据示例性实施例的用于具有包括LC谐振电路的源极负反馈电路的均衡器的跨导频率传递函数的曲线图。
具体实施方式
实施例包括具有谐振电路的均衡器，该谐振电路使得均衡器的增益频率响应能够适合于更加有效地补偿在感兴趣的带宽上的符号间干扰(ISI)。初级均衡器级的实施例包括与电流到电压转换器串联耦合的电压到电流转换器。电压到电流转换器将差分输入电压转换成差分电流，并且包括差分放大器和源极负反馈电路。如将在下文中更详细描述的，在实施例中，源极负反馈电路包括影响均衡器的增益频率响应的谐振电路。电流到电压转换器将由电压到电流转换器产生的差分电流转换成差分输出电压。电流到电压转换器包括一对耦合的逆变器，每一个都具有反馈电路，并且利用电流吸收器(current sink)来偏置电流以进行差分操作。如还将在下文中更详细地描述的，在实施例中，每个反馈电路还包括进一步影响均衡器的增益频率响应的谐振电路。在替代实施例中，源极负反馈电路或反馈电路中的任何一个的谐振电路都可以由非谐振电路来代替。均衡器的其他实施例包括与初级均衡器串联耦合的次级均衡器，其中该次级均衡器用作可互换的均衡器/限幅器。
在下文中讨论了源极负反馈电路和反馈电路的各种实施例。在一些下文中讨论的实施例中，源极负反馈电路和/或反馈电路被描述为包括“电阻器”、“电容器”以及“电感器”。应当理解，在说明书或权利要求中的对“电阻器”、“电容器”或“电感器”的任何引用都应当被解释为指分立组件(例如，单个电阻器、电容器或电感器)，或者指包括特定类型的多个互连的组件(例如，电阻器电路、电容器电路或电感器电路)的电路或网络。类似地，在说明书和权利要求中的对“电阻器电路”、“电容器电路”或“电感器电路”的引用可以被解释为指特定类型的多个互连的组件或单个分立组件。
图1图示了根据示例性实施例的有线线路接收机100的一部分的简化框图。接收机100包括可变阻抗电路102、AC耦合电容器104、偏置电路106、均衡器108、缓冲器110、时钟与数据恢复(CDR)电路112以及处理和控制电路114。接收机100接收来自输入传输介质的输入信号130，传输介质可以包括例如印刷电路板(PCB)微带线140、丝焊142、焊盘144和/或包括有线传输介质的额外的或不同的导电结构(未图示)。尽管输入信号130和其它后续描述的承载数据的信号(例如，信号132、134、136、138)被绘制为是单端的，但是应当理解，根据实施例这些信号实际上是差分信号。
可变阻抗电路102被配置为减少由于在输入传输介质与在接收机100的输入处的组件之间的阻抗失配而导致的输入信号130的反射。可以通过改变在可变阻抗电路102内的可变组件的值来自适应地调整可变阻抗电路102的阻抗，其中可以在由处理和控制电路114提供的控制信号150中传递该调整。处理和控制电路114可以基于对反馈信号(例如，由CDR电路112提供的信号138)的分析来计算该调整。
AC耦合电容器104接收输入信号130，并且被配置为对该输入信号进行高通滤波以便于减少带外信号和噪声分量。通过偏置电路106对得到的滤波的输入信号132施加输入偏置，以便于最小化输入相关的偏移。还可以由处理和控制电路114通过控制信号152来控制所施加的偏置，可以由数字到模拟转换器(DAC)116和偏置电路106将该控制信号152转换成在均衡器输入端口处的输入相关的偏移电压的相反幅值。
根据实施例，滤波的输入信号132是编码信号(例如，8比特/10比特编码信号)。均衡器108接收信号132，并且对信号132施加传递函数以便于自适应地补偿由于传输介质而对信号132造成的信号丢失。如将在下文中更详细描述的，均衡器108的实施例被设计为，特别是在相对高的频率(例如，高达并且超过5千兆赫兹的频率)处，比传统的均衡器更有效地补偿符号间干扰(ISI)，由此使得眼图抖动能够减少到使得CDR电路112进行稳健的数据检测的水平。影响均衡器增益频率响应的在均衡器108内的可变电阻器(例如，电阻器电路)和可变电容器(例如，变容抗器或电容器电路)可以通过由处理和控制电路114提供的均衡器控制信号154来调整，如将在下文中更详细描述的。均衡器108的配置和可控制性支持在滤波的输入信号132的眼图抖动中减少到使得CDR电路112能够稳健地执行其操作的水平。
电压缓冲器110包括单一增益缓冲器放大器，该单一增益缓冲器放大器基本上消除了可能在电路之间存在的负载效应。CDR电路112接收电压缓冲器后的均衡信号136，并且根据近似的频率基准来生成本地时钟，该本地时钟与在均衡信号136中所表示的数据流中的过渡基本上相位对准。相位对准的时钟进而用于对接收到的均衡信号136作出正确的数据判定，以便于产生相位对准的信号138。
处理和控制电路114接收相位对准的信号138，并且被配置为检测每个信号脉冲的交叉点(例如，检测在比特单元边界处的信号)。更具体地，在从接收相位对准的信号138的一部分的特定时间帧内并且周期性地，处理和控制电路114分析相位对准的信号138的脉冲边沿分布，其中“脉冲边沿”可以与上升沿或下降沿相对应。在该分析的背景下，处理和控制电路114确定包含不同数目的比特的脉冲(例如，1比特、2比特、...5比特等的脉冲宽度)的标称零交叉位置。在后续的比较操作中，处理和控制电路114确定在各种比特脉冲中的零交叉位置是否指示均衡器是否以过均衡状态或者以欠均衡状态进行操作。经由控制信号154，处理和控制电路114然后可以调整在均衡器108内的各种组件值，这使均衡器状态处于更优化的范围内。根据实施例并且如稍后将更详细讨论的，解码器逻辑电路(未图示)可以用于控制均衡器108的各种可调谐的电阻器和/或电容器，以便于调整高频率增益响应。
图2图示了根据示例性实施例的包括串联连接的初级均衡器级210和次级均衡器级220的均衡器200(例如，图1的均衡器108)的简化框图。初级均衡器级210被配置为提供用于均衡器200的主要均衡，并且次级均衡器级220被配置为用作可互换的均衡器/限幅器，这在适当时增强了后续的均衡增益和/或作为限幅器。
初级均衡器级210包括与第一电流到电压(I到V)转换器214耦合的第一电压到电流(V到I)转换器212。第一V到I转换器212接收差分输入电压信号230(例如，图1的信号132)，并且将其转换成差分电流信号232。如将结合图3更详细描述的，第一V到I转换器212包括具有源极负反馈阻抗的差分放大器，其中源极负反馈阻抗通过源极负反馈阻抗电路(例如，图3的电路320)来提供。在实施例中，源极负反馈阻抗电路可以包括与串联电感器-电容器(LC)电路并联的可变电阻器(例如，电阻器电路)，其中串联LC电路包括与一个或多个可变电容器(例如，变容抗器或电容器电路)串联的一个或多个电感器。源极负反馈阻抗电路的电阻可以基于由系统的控制组件提供的电阻控制信号241(例如，由图1的处理和控制电路114提供的均衡器控制信号154)而变化，以便于调整由初级均衡器210所施加的信号增益。而且，可变电容器的电容可以基于由系统的控制组件提供的电容控制信号240(例如，由图1的处理和控制电路114提供的均衡器控制信号154)而变化，以便于影响V到I转换器212的频率响应。
第一I到V转换器214接收由第一V到I转换器212所产生的差分电流信号232，并且将其转换成差分电压信号234。如还将在下文中结合图3详细描述的，在实施例中，第一I到V转换器214包括一对逆变器(例如，包括图3的晶体管356、358、360、362的CMOS逆变器)、反馈阻抗电路(例如，图3的反馈阻抗电路364、366)以及尾端(tail)电流吸收器(例如，图3的尾端电流吸收器374)，以支持针对该对逆变器和反馈阻抗电路的差分操作。反馈阻抗电路的电阻可以基于由系统的控制组件提供的电阻控制信号242(例如，由图1的处理和控制电路114提供的均衡器控制信号154)而变化，以便于调整由初级均衡器210施加的信号增益。另外，在其中反馈阻抗电路包括可变电容器的实施例中，可变电容器的电容可以基于由系统的控制组件提供的电容控制信号243而变化。
如上所述，次级均衡器级220可以用作可互换的均衡器/限幅器。这意味着次级均衡器级220可以进一步提高在选择的高频带中的信号增益(例如，当由初级均衡器级210产生的电压信号234在其波形处具有不充分陡峭的脉冲边沿斜率或者具有频域中的较低幅值的高频谱时，其指示欠均衡的状态)，或者次级均衡器级220可以用作切断信号的限幅器电路(例如，当由初级均衡器级210产生的电压信号234在其波形处具有充分陡峭的脉冲边沿斜率或者在频域中的足够大幅值的高频谱时，其指示过均衡的状态)。如先前所提到的，处理和控制电路114评估由相位对准的信号138所指示的状态，以确定均衡器108是否正在提供过均衡或欠均衡，并且基于该确定，处理和控制电路114可以使得次级均衡器级220的功能模式在扩展均衡器级(当检测到均衡不足的状态时)或限幅器电路(当检测到过均衡的状态时)之间互换。
次级均衡器级220与初级均衡器级210的输出串联耦合，并且包括第二V到I转换器222和第二I到V转换器224。第二V到I转换器222接收差分电压信号234，并且将其转换成差分电流信号236。第二V到I转换器222可以被配置为与第一V到I转换器212基本上相同或者不同于第一V到I转换器212。在实施例中，第二V到I转换器222类似于第一V到I转换器212，其中第二V到I转换器222也包括差分放大器和源极负反馈阻抗电路，该源极负反馈阻抗电路具有与一个或多个可变电容器并联的可变电阻器。然而，第二V到I转换器222的源极负反馈阻抗电路可以或可以不包括与一个或多个可变电容器串联的一个或多个电感器。无论哪种方式，可变电容器的电容都可以基于由系统的控制组件提供的电容控制信号244(例如，由图1的处理和控制电路114提供的均衡器控制信号154)而变化，以便于影响V到I转换器222的频率响应。此外，在实施例中，源极负反馈阻抗电路的电阻可以基于由系统的控制组件所提供的电阻控制信号244(例如，由图1的处理和控制电路114所提供的均衡器控制信号154)而变化，以便于调整由次级均衡器220施加的信号增益。
第二I到V转换器224接收由第二V到I转换器222产生的差分电流信号236，并且将其转换成差分输出电压信号238。在实施例中，差分输出电压信号238与均衡器200的输出信号(例如，图1的均衡信号134)相对应。第二I到V转换器224可以被配置为与第一I到V转换器214基本上相同或者不同于第一I到V转换器214。在实施例中，第二I到V转换器224也包括一对逆变器(例如，CMOS逆变器)以及反馈电阻器电路或反馈阻抗电路(一般地称为“反馈电路”)。在前面的实施例中，反馈电阻器电路的电阻可以基于由系统的控制组件提供的电阻控制信号246(例如，由图1的处理和控制电路114提供的均衡器控制信号154)而变化，以便于调整由次级均衡器220施加的信号增益。而且，在其中在第二I到V转换器224中实现具有可变电容器的反馈阻抗电路的实施例中，可变电容器的电容可以基于由系统的控制组件提供的电容控制信号247而变化。第二I到V转换器224还可以包括尾端电流吸收器(例如，图3的尾端电流吸收器374)以支持针对一对逆变器和反馈电路的差分操作。
图3图示了根据示例性实施例的初级均衡器300(例如，图2的初级均衡器210)的电路图。初级均衡器300包括与I到V转换器350(例如，图2的I到V转换器214)串联连接的V到I转换器310(例如，图2的V到I转换器214)。如先前所讨论的，V到I转换器310被配置为将差分输入电压信号340(例如，图1的信号132，或图2的230)转换成差分电流信号342(例如，图2的信号232)。在实施例中，V到I转换器310包括非反相输入312、反相输入314、包括至少一对晶体管316、318的差分放大器电路、源极负反馈阻抗电路320、反相输出322、非反相输出324、第一电流源326、第二电源源328、第一电流吸收器330以及第二电流吸收器332。第一电流吸收器330和第二电流吸收器332从源级电压338(例如，Vdd)汲取功率。在实施例中，p型电流源可以用于第一电流源326和第二电流源328，这可以提高均衡器300的动态余量(headroom)。在替代实施例中，第一电流源326和第二电流源328可以用电流镜像电路(例如，图4的电流镜像电路402)来代替。
差分放大器分支电路的晶体管316、318被耦合在非反相输入312、反相输入314、反相输出322和非反相输出324之间，如图3中所示出。在其中晶体管316、318是场效应晶体管(FET)(例如，金属氧化物半导体FET(MOSFET))的实施例中，晶体管316、318的栅极分别被耦合到非反相输入312和反相输入314，并且晶体管316、318的漏极分别与第一电流源326和第二电流源328耦合。晶体管316、318的源极分别被耦合到第一电流吸收器330和第二电流吸收器332，并且还通过源极负反馈阻抗电路320来耦合。
源极负反馈阻抗电路320被配置为控制V到I转换器310的增益频率响应。根据实施例，源极负反馈阻抗电路320包括串联电感器-电容器(LC)谐振电路334和电阻器(R)电路336，其中电阻器电路336与串联LC谐振电路334并联耦合。在源极负反馈阻抗电路320的谐振频率处，LC谐振电路334的阻抗变得非常小(例如，类似短路)，并且V到I转换器310的跨导被最大化(例如，V到I转换器310的增益被最大化)。
图4图示了根据示例性实施例的源极负反馈电路400(例如，图3的源极负反馈阻抗电路320)的简化电路图。电路400包括以以下列出的顺序串联连接的第一电感器404(具有由电阻器402表示的串联寄生电阻)、电容器406以及第二电感器408(具有由电阻器410表示的串联寄生电阻)。另外，电阻器412与串联连接的电感器404、电容器406和电感器408并联连接。
在实施例中，电容器406是可变电容器(例如，可经由图2的电容控制信号240控制)，但是在替代实施例中，电容器406可以具有固定的电容。另外，在实施例中，电阻器412是可变电阻器(例如，可经由图2的电阻控制信号241控制)。在替代实施例中，电容器406和电阻器412中的任何一个或二者可以各自地具有固定的电容或电阻。在另一替代实施例中，可以从电路中排除第一电感器404或第二电感器408。
图5图示了根据另一示例性实施例的源极负反馈阻抗电路500(例如，图3的源极负反馈阻抗电路320)的简化电路图。电路500包括以以下列出的顺序串联连接的第一电容器502、电感器506(具有由电阻器504表示的串联寄生电阻)以及第二电容器508。另外，电阻器510与串联连接的电容器502、电感器506和电容器508并联连接。
在实施例中，电容器502、508中的任何一个或二者是可变的电容器(例如，可经由图2的电容控制信号240控制)，但是在替代实施例中，电容器502、508中的一个或二者可以具有固定电容。另外，在实施例中，电阻器510是可变电阻器(例如，可经由图2的电阻控制信号241控制)。在替代实施例中，电容器502、508中的任何一个或二者和/或电阻器510可以分别具有固定的电容或电阻。在另一替代实施例中，可以从电路中排除电感器506。
虽然在上文中结合图4和图5说明了源极负反馈阻抗电路的两个示例，但是应当理解，在图4和图5中提供的电路配置仅出于示例目的而提供，并且其它的实施例可以采用不同地配置的LC谐振电路。另外，虽然可以结合图4-6描绘分立的电容器、电感器和电阻器，但是所图示的分立组件中的每一个都可以用串联和/或并联连接的组件的电路来实现。与传统的源极负反馈电路不同，在上文中结合图4-5讨论的源极负反馈阻抗电路的每一个都包括一个或多个感应组件。在替代实施例中，源极负反馈阻抗电路320可以用不包括任何感应组件的源极负反馈电路来替代。
再次参考图3，并且根据实施例，LC谐振电路334的电容是可调整的(例如，经由图2的电容控制信号240)，这使得能够调谐增益频率响应的均衡器传输函数。因此，LC谐振电路334可以被调谐为使得其谐振频率与此时由系统实现的通信协议的带宽相对应。根据实施例，电容控制信号(例如，图2的电容控制信号240)包括两个比特，其值可以与用于LC谐振电路334的电容的四个不同的电容值相对应。在其它实施例中，电容控制信号可以包括更多或更少的比特，其可以与更多或更少的不同的电容值相对应。
I到V转换器级350被配置为将由V到I转换器310所产生的差分电流信号342转换成差分输出电压信号344。在实施例中，I到V转换器350包括反向输入352、非反相输入354、包括第一晶体管356和第二晶体管358的第一逆变器(例如，CMOS逆变器)、包括第三晶体管360和第四晶体管362的第二逆变器(还例如，CMOS逆变器)、第一反馈阻抗电路364、第二反馈阻抗电路366、非反相输出370、反相输出372以及尾端电流吸收器374。
第一逆变器和第二逆变器的晶体管356、358、360、362被耦合在反相输入352、非反相输入354、非反相输出370以及反相输出372之间，如图3中所示出。在其中晶体管356、358、360、362是MOSFET的实施例中，晶体管356、358的栅极被耦合到反相输入352，而晶体管360、362的栅极被耦合到非反相输入354。晶体管356、360的漏极与源极电压338耦合，并且晶体管358、362的漏极与尾端电流吸收器374耦合。晶体管356、358的源极被耦合在一起并且耦合到非反相输出370，而晶体管360、362的源极被耦合在一起并且耦合到反相输出372。
尾端电流吸收器374提供了用于两个耦合的逆变器和相关的反馈电路(例如，晶体管356、358、360和362，以及电路364和366)的偏置电流，以便于支持用于更高的切换速度的差分电路操作。尾端电流吸收器374还可以提高对电源噪声(例如，来自源极电压338或接地的噪声)和输入共模噪音(例如，在两个输入352和354处的共模噪声)的抗噪能力。
第一反馈阻抗电路364跨晶体管356、358的栅极和源极并且因此在反相输入352和非反相输出370之间耦合。类似地，第二反馈阻抗电路366跨晶体管360、362的栅极和源极并且因此在非反相输入354与反相输出372之间耦合。第一反馈阻抗电路364和第二反馈阻抗电路366被配置为提高初级均衡器300的增益和带宽性能。根据实施例，反馈阻抗电路364、366中的每一个包括与电阻器(R)电路386、388串联耦合的阻抗(Z)电路380、382。在各种实施例中，阻抗电路380、382可以包括电感电路、电容电路或组合的LC电路。例如，阻抗电路380、382的每一个可以包括与电阻器电路串联连接的并联连接的电感器电路和电容器电路，如将结合图6描述的。在替代实施例中，阻抗电路380、382中的每一个可以包括与电阻器电路(即，没有电容器电路的情况下)串联的电感器电路。在另一替代实施例中，阻抗电路380、382可以用电阻器电路来替代。
图6图示了根据示例性实施例的反馈阻抗电路600(例如，图3的反馈阻抗电路364、366的任何一个或两个)的简化电路图。电路600包括与电容器606并联连接的电感器602(具有由电阻器604表示的串联寄生电阻)以及与并联连接的电感器602和电容器606串联连接的电阻器608。在实施例中，电阻器608是可变电阻器(例如，可经由图2的电阻控制信号242控制)，并且电容器606是可变电容器(例如，可经由图2的电容控制信号243控制)。在替代实施例中，电容器606和电阻器608中的任何一个或二者可以分别具有固定的电容或电阻。
再次参考图3，在第一阻抗电路380和第二阻抗电路382的谐振频率处，阻抗电路380、382的阻抗变得非常大(例如，类似开路)，并且I到V转换器350的跨阻抗被最大化(例如，I到V转换器350的增益被最大化)。换句话说，在谐振频率处，由阻抗电路380、382提供的额外阻抗将提高均衡器300的总体AC增益。
根据实施例，电阻器电路386、388的电阻是可调整的(例如，经由图2的电阻控制信号242)。另外，在其中阻抗电路380、382包括电容器的实施例中，电容器也可以是可调整的(例如，经由图2的电容控制信号243)。电阻器和阻抗电路380、382、386、388的可调整性再一次使得增益频率响应的均衡器传递函数进一步被调谐。类似于LC电路334，阻抗电路380、382可以被调谐为使得其谐振频率与在此时由系统实现的通信协议的带宽相对应。根据实施例，电容控制信号(例如，图2的电容控制信号243)包括两个比特，其值可以与用于阻抗电路380、382的电容的四个不同的电容值相对应。电阻控制信号(例如，图2的电阻控制信号242)包括四个比特，其值可以与用于电阻器电路386、388的电阻的十六个不同的电阻值相对应。在其它实施例中，电容和/或电阻控制信号可以包括更多或更少的比特，其可以与更多或更少的不同的电容值和电阻值相对应。
通过均衡器300中包括谐振电路，均衡器的增益频率传递函数可以被“成形”为匹配通信信道的增益(损失)传递特性。另外，峰值增益可以被设置为期望的频率，并且可以限定在较低频率处的最小增益。例如，在V到I转换器310中，在大值的电阻器电路336的情况下，总的负反馈阻抗在LC谐振电路334的谐振频率处变得最小。这使得V到I转换器310能够生成用于I到V转换器350的期望的增益频率传递函数。在I到V转换器350中，可以基于反馈阻抗电路364、366的电容来将峰值增益设置为期望频率，并且可以控制反抗阻抗电路364、366的电阻来限定在较低频率处的最小增益。
图7图示了根据现有技术的用于具有包括非零电阻和非零电容(即，源极负反馈电路不包括电感电路)的源极负反馈电路的均衡器的跨导频率传递函数702的曲线图700。在图700中，沿着水平轴表示频率，并且沿着垂直轴表示跨导。如传递函数702示出，非零电阻使输入信号在相对低的频率处衰减，并且非零电容使得信号在相对高的频率处通过均衡器。
图8图示了根据示例性实施例的用于具有包括LC谐振电路(例如，图3的LC谐振电路334)的源极负反馈电路(例如，图3的源极负反馈电路320)的均衡器的跨导频率传递函数802的曲线图800。在曲线图800中，沿着水平轴表示频率，并且沿着垂直轴表示跨导。如传递函数802示出，LC谐振电路中存在的电感引起传递函数，其中跨导在没有在LC谐振电路的谐振频率804处的源极负反馈减小的情况下保持与差分对(例如，晶体管316和318)的相同，这导致了在谐振频率804处的传递函数中的峰值806。在峰值806的另一侧，增益衰减。
因此，在上文中已经描述了具有源极负反馈电路和反馈电路的差分均衡器的各种实施例。均衡器的实施例包括电压到电流转换器以及电流到电压转换器。电压到电流转换器被配置为将差分输入电压转换为差分电流，并且包括具有第一晶体管和第二晶体管的差分放大器以及在第一晶体管与第二晶体管之间耦合的第一源极负反馈电路。第一源极负反馈电路包括第一谐振电路。电流到电压转换器被耦合到电压到电流转换器，并且被配置成将差分电流转换为差分输出电压。电流到电压转换器包括具有第一反馈电路的第一逆变器以及包括第二反馈电路的耦合到第一逆变器的第二逆变器。第一反馈电路包括第二谐振电路，并且第二反馈电路包括第三谐振电路。
均衡器的另一实施例也包括电压到电流转换器以及电流到电压转换器。电压到电流转换器被配置为将差分输入电压转换成差分电流，并且包括具有第一晶体管和第二晶体管的差分放大器以及在第一晶体管与第二晶体管之间耦合的第一源极负反馈电路。第一源极负反馈电路包括第一谐振电路。电流到电压转换器被耦合到电压到电流转换器，并且被配置为将差分电流转换成差分输出电压。电流到电压转换器包括具有第一反馈电路的第一逆变器以及包括第二反馈电路的耦合到第一逆变器的第二逆变器。
均衡器的另一实施例也包括电压到电流转换器以及电流到电压转换器。电压到电流转换器被配置为将差分输入电压转换成差分电流，并且包括具有第一晶体管和第二晶体管的差分放大器以及在第一晶体管与第二晶体管之间耦合的第一源极负反馈电路。电流到电压转换器被耦合到电压到电流转换器，并且被配置为将差分电流转换成差分输出电压。电流到电压转换器包括具有第一反馈电路的第一逆变器以及具有第二反馈电路的耦合到第一逆变器的第二逆变器。第一反馈电路包括第一谐振电路，并且第二反馈电路包括第二谐振电路。
在说明书和权利要求中的术语“第一”、“第二”、“第三”、“第四”等(如果有的话)可以用于区分类似的元件或步骤，而不必用于描述特定的顺序或时间顺序。应当理解，如此使用的术语在适当的情况下是可互换的，使得本文中所述的实施例例如能够以除了本文所述的那些或者以另外的顺序或布置来操作或制作。另外，结合任何流程图所描绘的和所描述的过程、框或步骤的顺序仅用于示例的目的，并且应当理解，在其它实施例中，各种过程、框或步骤可以以其他顺序和/或并行地执行，和/或应当理解过程、框或步骤中的特定几个可以被合并、删除或分成多个过程、框或步骤，和/或应当理解额外的或不同的过程、框或步骤可以被结合实施例来执行。此外，术语“包括”、“具有”及其任何变体意在涵盖非排他性包括，使得包括一系列元件或步骤的过程、方法、物体或装置不必限于那些元件或步骤，而可以包括没有明确列出的或这样的过程、方法、物体或装置所固有的其它元件或步骤。
应当理解，在不背离本发明主题的范围的情况下，可以对上述实施例进行各种修改。尽管已经在上文中结合特定系统、装置和方法描述了本发明主题的原理，但是应当清楚地理解，仅通过示例的方式而不是作为对本发明的主题的范围的限制来做出本说明书。本文中所讨论的以及在附图中所图示的各种功能或处理块可以以硬件、固件、软件或其任何组合来实现。另外，本文中所采用的措辞或术语是用于说明的目的而不是限制性的目的。
特定实施例的以上描述充分地揭示了本发明的主题的一般性质，使得其他人可以在不偏离一般概念的情况下通过应用现有知识针对各种应用容易地进行修改和/或调整。因此，这样的改写和修改在所公开的实施例的等同物的意义和范围内。发明的主题包括如落入权利要求的精神和广泛范围内的所有这样的替换物、修改、等同物以及变体。

Claims (22)

1.一种均衡器，包括：
电压到电流转换器，所述电压到电流转换器被配置为将差分输入电压转换成差分电流，所述电压到电流转换器包括：
差分放大器，所述差分放大器具有第一晶体管和第二晶体管，以及
第一源极负反馈电路，所述第一源极负反馈电路被耦合在所述第一晶体管与所述第二晶体管之间，其中，所述第一源极负反馈电路包括第一谐振电路；以及
电流到电压转换器，所述电流到电压转换器被耦合到所述电压到电流转换器，其中，所述电流到电压转换器被配置为将所述差分电流转换成差分输出电压，所述电流到电压转换器包括：
第一逆变器，所述第一逆变器具有第一反馈电路，其中，所述第一反馈电路包括第二谐振电路，以及
第二逆变器，所述第二逆变器被耦合到所述第一逆变器，其中，所述第二逆变器包括具有第三谐振电路的第二反馈电路。
2.根据权利要求1所述的均衡器，其中，所述第一源极负反馈电路包括：
电阻器电路，所述电阻器电路与所述第一谐振电路并联耦合，
其中，所述第一谐振电路包括与电感器电路串联耦合的电容器电路。
3.根据权利要求2所述的均衡器，其中，所述电阻器电路包括可变电阻器电路。
4.根据权利要求2所述的均衡器，其中，所述电容器电路包括可变电容器电路。
5.根据权利要求1所述的均衡器，其中，所述第一晶体管是具有第一源极、第一栅极和第一漏极的场效应晶体管(FET)，并且所述第二晶体管是具有第二源极、第二栅极和第二漏极的FET，并且所述第一源极负反馈电路被耦合在所述第一源极与所述第二源极之间。
6.根据权利要求1所述的均衡器，其中：
所述第一反馈电路包括：
第一电阻器电路，所述第一电阻器电路与所述第二谐振电路串联耦合，
其中，所述第二谐振电路包括与第一电感器电路并联耦合的第一电容器电路；并且
所述第二反馈电路包括：
第二电阻器电路，所述第二电阻器电路与所述第三谐振电路串联耦合，
其中，所述第三谐振电路包括与第二电感器电路并联耦合的第二电容器电路。
7.根据权利要求6所述的均衡器，其中，所述第一电阻器电路包括第一可变电阻器电路，并且所述第二电阻器电路包括第二可变电阻器电路。
8.根据权利要求6所述的均衡器，其中，所述第一电容器电路包括第一可变电容器电路，并且所述第二电容器电路包括第二可变电容器电路。
9.根据权利要求1所述的均衡器，其中，所述电压到电流转换器以及所述电流到电压转换器形成初级均衡器的各部分，并且所述均衡器进一步包括：
次级均衡器，所述次级均衡器与所述初级均衡器串联耦合，其中，所述次级均衡器包括与附加的电流到电压转换器串联耦合的附加的电压到电流转换器；以及
控制电路，所述控制电路被配置为确定是否存在过均衡状态或欠均衡状态，其中，所述控制电路被进一步配置为使得所述次级均衡器在存在所述过均衡状态时用作限幅器电路，并且使得所述次级均衡器在存在所述欠均衡状态时用作扩展均衡器级。
10.根据权利要求1所述的均衡器，其中，所述电压到电流转换器进一步包括一对电流源。
11.根据权利要求1所述的均衡器，其中，所述电压到电流转换器进一步包括电流镜像电路。
12.根据权利要求1所述的均衡器，其中，所述电流到电压转换器进一步包括电流吸收器，所述电流吸收器被耦合到所述第一逆变器和所述第二逆变器。
13.根据权利要求12所述的均衡器，其中：
所述第一逆变器包括：具有第一源极、第一栅极和第一漏极的第一场效应晶体管(FET)；以及具有第二源极、第二栅极和第二漏极的第二FET，其中，所述第一源极和所述第二源极被一起耦合到反相输出并且被耦合到所述第一反馈电路；
所述第二逆变器包括：具有第三源极、第三栅极和第三漏极的第三FET；以及具有第四源极、第四栅极和第四漏极的第四FET，其中，所述第三源极和所述第四源极被一起耦合到非反相输出并且耦合到所述第二反馈电路；并且
其中，所述电流吸收器被耦合到所述第一逆变器的所述第二漏极并且被耦合到所述第二逆变器的所述第四漏极。
14.一种均衡器，包括：
电压到电流转换器，所述电压到电流转换器被配置为将差分输入电压转换成差分电流，所述电压到电流转换器包括：
差分放大器，所述差分放大器具有第一晶体管和第二晶体管，以及
第一源极负反馈电路，所述第一源极负反馈电路被耦合在所述第一晶体管和所述第二晶体管之间，其中，所述第一源极负反馈电路包括第一谐振电路；以及
电流到电压转换器，所述电流到电压转换器被耦合到所述电压到电流转换器，其中，所述电流到电压转换器被配置为将所述差分电流转换成差分输出电压，所述电流到电压转换器包括：
第一逆变器，以及
第二逆变器，所述第二逆变器被耦合到所述第一逆变器。
15.根据权利要求14所述的均衡器，其中，所述第一源极负反馈电路包括：
电阻器电路，所述电阻器电路与所述第一谐振电路并联耦合，
其中，所述第一谐振电路包括与电感器电路串联耦合的电容器电路。
16.根据权利要求14所述的均衡器，其中：
所述第一逆变器包括具有第二谐振电路的第一反馈电路；并且
所述第二逆变器包括具有第三谐振电路的第二反馈电路。
17.根据权利要求14所述的均衡器，其中，所述电流到电压转换器进一步包括电流吸收器，所述电流吸收器被耦合到所述第一逆变器和所述第二逆变器。
18.根据权利要求14所述的均衡器，其中，所述电压到电流转换器以及所述电流到电压转换器形成初级均衡器的各部分，并且所述均衡器进一步包括：
次级均衡器，所述次级均衡器与所述初级均衡器串联耦合，其中，所述次级均衡器包括与附加的电流到电压转换器串联耦合的附加的电压到电流转换器；以及
控制电路，所述控制电路被配置为确定是否存在过均衡状态或欠均衡状态，其中，所述控制电路被进一步配置为使得所述次级均衡器在存在所述过均衡状态时用作限幅器电路，并且使得所述次级均衡器在存在所述欠均衡状态时用作扩展均衡器级。
19.一种均衡器，包括：
电压到电流转换器，所述电压到电流转换器被配置为将差分输入电压转换成差分电流，所述电压到电流转换器包括：
差分放大器，所述差分放大器具有第一晶体管和第二晶体管，以及
第一源极负反馈电路，所述第一源极负反馈电路被耦合在所述第一晶体管与所述第二晶体管之间；以及
电流到电压转换器，所述电流到电压转换器被耦合到所述电压到电流转换器，其中，所述电流到电压转换器被配置为将所述差分电流转换成差分输出电压，所述电流到电压转换器包括：
第一逆变器，所述第一逆变器具有第一反馈电路，其中，所述第一反馈电路包括第一谐振电路，以及
第二逆变器，所述第二逆变器被耦合到所述第一逆变器，其中，所述第二逆变器包括具有第二谐振电路的第二反馈电路。
20.根据权利要求19所述的均衡器，其中，所述第一源极负反馈电路包括第三谐振电路。
21.根据权利要求19所述的均衡器，其中：
所述第一反馈电路包括：
第一电阻器电路，所述第一电阻器电路与所述第一谐振电路串联耦合，
其中，所述第一谐振电路包括与第一电感器电路并联耦合的第一电容器电路；并且
所述第二反馈电路包括：
第二电阻器电路，所述第二电阻器电路与所述第二谐振电路串联耦合，
其中，所述第二谐振电路包括与第二电感器电路并联耦合的第二电容器电路。
22.根据权利要求19所述的均衡器，其中，所述电压到电流转换器和所述电流到电压转换器形成初级均衡器的各部分，并且所述均衡器进一步包括：
次级均衡器，所述次级均衡器与所述初级均衡器串联耦合，其中，所述次级均衡器包括与附加的电流到电压转换器串联耦合的附加的电压到电流转换器；以及
控制电路，所述控制电路被配置为确定是否存在过均衡状态或欠均衡状态，其中，所述控制电路被进一步配置为使得所述次级均衡器在存在所述过均衡状态时用作限幅器电路，并且使得所述次级均衡器在存在所述欠均衡状态时用作扩展均衡器级。
CN201110362781.5A 2010-11-17 2011-11-16 具有源极负反馈电路和反馈电路的差分均衡器 Active CN102469054B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/948,447 US8680937B2 (en) 2010-11-17 2010-11-17 Differential equalizers with source degeneration and feedback circuits
US12/948,447 2010-11-17

Publications (2)

Publication Number Publication Date
CN102469054A true CN102469054A (zh) 2012-05-23
CN102469054B CN102469054B (zh) 2017-05-24

Family

ID=45093352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110362781.5A Active CN102469054B (zh) 2010-11-17 2011-11-16 具有源极负反馈电路和反馈电路的差分均衡器

Country Status (4)

Country Link
US (1) US8680937B2 (zh)
EP (1) EP2456070B1 (zh)
KR (1) KR101929186B1 (zh)
CN (1) CN102469054B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102780663A (zh) * 2012-07-09 2012-11-14 清华大学 一种应用于高速串行接口的连续时间均衡电路
CN109450471A (zh) * 2018-10-15 2019-03-08 上海兆芯集成电路有限公司 接收器电路和增大带宽的方法
CN113196395A (zh) * 2018-12-14 2021-07-30 美光科技公司 用于存储器装置中的多电平信令的反馈

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9319004B2 (en) * 2012-11-26 2016-04-19 Analog Devices, Inc. Apparatus and methods for equalization
US9674008B2 (en) * 2013-10-31 2017-06-06 Samsung Display Co., Ltd. Body-biased slicer design for predictive decision feedback equalizers
US9537681B1 (en) * 2014-03-31 2017-01-03 Altera Corporation Multimode equalization circuitry
US9679509B2 (en) 2014-05-01 2017-06-13 Samsung Display Co., Ltd. Positive feedback enhanced switching equalizer with output pole tuning
US9614703B2 (en) 2015-03-30 2017-04-04 Qualcomm Incorporated Circuits and methods providing high-speed data link with equalizer
CN105024435B (zh) * 2015-08-14 2017-11-03 重庆雅讯电源技术有限公司 蓄电池组的供电保护方法和装置
US9722828B2 (en) * 2015-09-23 2017-08-01 Qualcomm Incorporated Switch capacitor decision feedback equalizer with internal charge summation
US9621136B1 (en) 2015-11-12 2017-04-11 Nxp Usa, Inc. Data sampler circuit with equalization function and method for sampling data
JP6226945B2 (ja) * 2015-12-11 2017-11-08 アンリツ株式会社 マルチバンドイコライザ、それを用いた誤り率測定システム、誤り率測定装置、及び経路選択方法
US9654310B1 (en) * 2016-11-19 2017-05-16 Nxp Usa, Inc. Analog delay cell and tapped delay line comprising the analog delay cell
KR20180062356A (ko) * 2017-11-16 2018-06-08 서울과학기술대학교 산학협력단 적응형 이퀄라이징 회로
JP6935370B2 (ja) * 2018-07-24 2021-09-15 アンリツ株式会社 信号発生装置および該装置を用いた周波数特性表示方法
TWI788619B (zh) * 2020-01-06 2023-01-01 瑞昱半導體股份有限公司 訊號等化器
CN113114596B (zh) * 2020-01-13 2024-07-23 瑞昱半导体股份有限公司 信号均衡器和信号反馈方法
US11206160B2 (en) * 2020-05-18 2021-12-21 Nxp B.V. High bandwidth continuous time linear equalization circuit
US11228470B2 (en) * 2020-05-18 2022-01-18 Nxp B.V. Continuous time linear equalization circuit
US12040771B2 (en) * 2020-10-06 2024-07-16 Signalchip Innovations Private Limited Method and circuit for matching impedance and regulating voltage across a low voltage device
CN114301423B (zh) * 2021-12-24 2023-07-04 北京奕斯伟计算技术股份有限公司 均衡器、确定电子元器件取值的方法及装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1342363A (zh) * 1999-02-26 2002-03-27 汤姆森许可公司 扫描速度调制的控制
US20050275458A1 (en) * 2003-10-30 2005-12-15 Debanjan Mukherjee Programmable passive inductor
US20060001504A1 (en) * 2004-06-14 2006-01-05 Bhajan Singh High bandwidth high gain receiver equalizer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122299A (en) * 1977-02-08 1978-10-24 Palm Beach Cable Television Company Data output format modifying system
US6121940A (en) * 1997-09-04 2000-09-19 Ail Systems, Inc. Apparatus and method for broadband matching of electrically small antennas
DE60323818D1 (de) * 2002-03-15 2008-11-13 Gennum Corp System und verfahren zum kompensieren von leitungsverlusten über eine strecke für eine digitale visuelle schnittstelle (dvi)
KR100441437B1 (ko) * 2002-05-16 2004-07-23 인티그런트 테크놀로지즈(주) 피드백 가변 이득 증폭기
US6831423B2 (en) * 2003-03-28 2004-12-14 General Electric Company High Q impedance matching inverter circuit with automatic line regulation
US6917257B2 (en) * 2003-06-10 2005-07-12 Texas Instruments Incorporated Apparatus and method for equalizing received signals
JP4331641B2 (ja) 2004-04-09 2009-09-16 富士通株式会社 等化回路を有する受信回路
US7656939B2 (en) 2004-10-25 2010-02-02 Kawasaki Microelectronics America, Inc. Adaptive equalizer with passive and active stages
KR100682822B1 (ko) * 2005-08-30 2007-02-15 엘지전자 주식회사 고속 라인 등화기 및 그 방법
EP2060007A2 (en) * 2006-08-14 2009-05-20 Nxp B.V. Equalizer
US7692495B2 (en) 2007-03-08 2010-04-06 Marvell International Ltd. Tunable RF bandpass transconductance amplifier
US7583146B2 (en) 2007-06-15 2009-09-01 Analog Devices, Inc. Balanced differential cross-coupled transconductance amplifier for a multiplexor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1342363A (zh) * 1999-02-26 2002-03-27 汤姆森许可公司 扫描速度调制的控制
US20050275458A1 (en) * 2003-10-30 2005-12-15 Debanjan Mukherjee Programmable passive inductor
US20060001504A1 (en) * 2004-06-14 2006-01-05 Bhajan Singh High bandwidth high gain receiver equalizer

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102780663A (zh) * 2012-07-09 2012-11-14 清华大学 一种应用于高速串行接口的连续时间均衡电路
CN102780663B (zh) * 2012-07-09 2015-02-25 清华大学深圳研究生院 一种应用于高速串行接口的连续时间均衡电路
CN109450471A (zh) * 2018-10-15 2019-03-08 上海兆芯集成电路有限公司 接收器电路和增大带宽的方法
US10979256B2 (en) 2018-10-15 2021-04-13 Shanghai Zhaoxin Semiconductor Co., Ltd. Receiving circuits and methods for increasing bandwidth
CN113196395A (zh) * 2018-12-14 2021-07-30 美光科技公司 用于存储器装置中的多电平信令的反馈
CN113196395B (zh) * 2018-12-14 2022-05-24 美光科技公司 用于存储器装置中的多电平信令的反馈

Also Published As

Publication number Publication date
EP2456070A1 (en) 2012-05-23
US20120121004A1 (en) 2012-05-17
EP2456070B1 (en) 2013-09-11
US8680937B2 (en) 2014-03-25
KR20120053466A (ko) 2012-05-25
KR101929186B1 (ko) 2018-12-17
CN102469054B (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
CN102469054A (zh) 具有源极负反馈电路和反馈电路的差分均衡器
KR101925985B1 (ko) 고속 수신기 회로 및 방법
US20230082649A1 (en) High-speed signaling systems and methods with adaptable, continuous-time equalization
US20210126818A1 (en) Methods and Circuits for Adaptive Equalization
US10313165B2 (en) Finite impulse response analog receive filter with amplifier-based delay chain
US6937054B2 (en) Programmable peaking receiver and method
US9219625B2 (en) Decision feedback equalization slicer with enhanced latch sensitivity
JP4864431B2 (ja) 光リンクの帯域幅を改善する方法およびシステム
KR20080005233A (ko) 연속-시간 등화기
US9520872B2 (en) Linear equalizer with variable gain
US20060132191A1 (en) Low-power receiver equalization in a clocked sense amplifier
CN112311708B (zh) 高速低电压串行链路接收器及其方法
US20140152357A1 (en) Methods and circuits for reducing clock jitter
US7499489B1 (en) Equalization in clock recovery receivers
US7293057B2 (en) Method and apparatus for cancelling inter-symbol interference (ISI) within a communication channel
CN103379063A (zh) 线性均衡器
CN210693997U (zh) 一种用于jesd204b模块接收器的自适应环路
CN110224953B (zh) 用于高速串行接口的均衡器及其实现盲均衡自适应的方法
CN118158037A (zh) 串行通信接收端电路、串并转换方法及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: Texas in the United States

Patentee after: NXP America Co Ltd

Address before: Texas in the United States

Patentee before: Fisical Semiconductor Inc.

CP01 Change in the name or title of a patent holder