CN210693997U - 一种用于jesd204b模块接收器的自适应环路 - Google Patents
一种用于jesd204b模块接收器的自适应环路 Download PDFInfo
- Publication number
- CN210693997U CN210693997U CN202020219611.6U CN202020219611U CN210693997U CN 210693997 U CN210693997 U CN 210693997U CN 202020219611 U CN202020219611 U CN 202020219611U CN 210693997 U CN210693997 U CN 210693997U
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- operational amplifier
- rectifier
- resistor
- input end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Networks Using Active Elements (AREA)
Abstract
本实用新型公开了一种用于JESD204B模块接收器的自适应环路,包括均衡器、Slicer限幅器、缓冲器、反馈控制环路和摆幅控制环路；所述反馈控制环路包括第一高通滤波器、第二高通滤波器、第一整流器、第二整流器和第一运放；所述摆幅控制环路包括第三整流器、第四整流器和第二运放。本实用新型的均衡器能够同时增加或者减小电容和电阻的值，兼顾零点与增益，实现均衡器的调谐；采取Slicer限幅器将均衡后的二进制信号进行进一步放大，使其上升下降沿更加陡峭，近似理想随机二进制信号，并通过增加一个摆幅控制环路，以调节Slicer限幅器的输出信号摆幅，避免摆幅不同导致比较电路输出错误的控制信号。
Description
技术领域
本实用新型涉及JESD204B模块，特别是涉及一种用于JESD204B模块接收器的自适应环路。
背景技术
在高速串行数据通信过程中，由于信道中存在各种非理想因素（高频衰减、回波损耗、串扰、噪声）造成传输数据的码间干扰，严重影响了数据的传输质量。
因此在接收端需要通过均衡器对接收端的信号进行均衡后再在进行后续处理，这就要求均衡器对信号频率给予足够且合理的补偿（均衡后信号的频谱与理想偏差足够小）；均衡器一般采用源极电容负反馈技术来提升高频部分的增益，其原理主要是在差分对的源极接入一对并联的电容和电阻，在传输方程中产生一个零点，由于该零点在所有的极点之前（要求零点远远小于极点），故而电路的频率响应曲线在零点之后会有上升，直至零点的作用被主极点抵消，后面次级极点使得曲线呈现下降趋势。但是不能简单的减小零点来增大提升因子，因为，如果零点过小，均衡的频率响应曲线与信道的衰减曲线存在较大的失配，并由此导致信号抖动的增大。另外，由于减小零点只能通过增大源极电阻来，这样又使得直流增益降低。
实用新型内容
本实用新型的目的在于克服现有技术的不足，提供一种用于JESD204B模块接收器的自适应环路。
本实用新型的目的是通过以下技术方案来实现的：一种用于JESD204B模块接收器的自适应环路，包括均衡器、Slicer限幅器、缓冲器、反馈控制环路和摆幅控制环路；
所述反馈控制环路包括第一高通滤波器、第二高通滤波器、第一整流器、第二整流器和第一运放；所述摆幅控制环路包括第三整流器、第四整流器和第二运放；
所述均衡器的信号输入端接收外部差分信号，均衡器的信号输出端分别与缓冲器、Slicer限幅器、第一高通滤波器和第三整流器连接；所述缓冲器的输出端向自适应环路外输出差分信号；所述Slicer限幅器的输出端分别与第二高通滤波器和第四限幅器连接；所述第一高通滤波器的输出端通过第一整流器和第一电阻与第一运放同相输入端连接；所述第二高通滤波器的输出端通过第二整流器和第二电阻与第一运放的反相输入端连接；所述第一运放的输出端与均衡器的控制输入端连接；所述第三整流器的输出端通过第三电阻与第二运放的反相输入端连接，第四整流器的输出端通过第四电阻与第二运放的同相输入端连接；所述第二运放的输出端与Slicer限幅器的反馈输入端连接。
优选地，所述第一电阻与第一运放的同相输入端之间连接有接地的第一电容；所述第二电阻与第一运放的反相输入端之间连接有接地的第二电容；所述第三电阻与第二运放的反相输入端之间连接有接地的第三电容；所述第四电阻与第二运放的同相输入端之间连接有接地的第四电容。
其中，所述均衡器包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第一负载电阻R1、第二负载电阻R2、第一电感L1和第二电感L2；
所述第一MOS管M1的栅极连接到一路差分输入端口，第一MOS管M1的漏极连接到一路差分输出端口，第一MOS管M1的漏极还依次通过第一负载电阻R1、第一电感L1与电压源连接；所述第一MOS管M1的源极连接到第六MOS管M6的漏极、第六MOS管M6的源极接地；所述第二MOS管M2的栅极连接到另一路差分输入端口，所述第二MOS管M2的漏极连接到另一路差分输出端口，第二MOS管M2的漏极还依次通过第二负载电阻R2、第二电感与电压源连接；所述第二MOS管M2的源极连接到第七MOS管的漏极，所述第七MOS管的源极接地；所述第六MOS管和第七MOS管的栅极均连接到偏置电压Vbias的输入端；
所述第五MOS管的栅极连接到控制输入端Vctrl，第五MOS管的源极连接到第一MOS管的源极，第五MOS管的漏极连接到第二MOS管M2的源极；
所述第三MOS管M3的源极、漏极、衬底，以及第四MOS管M3的源极、漏极、衬底连接到一起后，与控制输入端Vctrl连接；所述第一MOS管M1的源极与第二MOS管的源极之间还连接有电阻RS。
优选地，所述第三MOS管M3和第四MOS管M4均为MOS变容管。所述均衡器还包括第五电容和第六电容，所述第五电容的一端与第一MOS管M1的栅极连接，第五电容的另一端连接到第二负载电阻R2和第二电感L2之间；所述第六电容的一端与第二MOS管M2的栅极连接，第六电容的另一端连接到第一负载电阻R1和第一电感L1之间。
本实用新型的有益效果是：本实用新型的均衡器能够同时增加或者减小电容和电阻的值，兼顾零点与增益，实现均衡器的调谐；采取Slicer限幅器将均衡后的二进制信号进行进一步放大，使其上升下降沿更加陡峭，近似理想随机二进制信号，并通过增加一个摆幅控制环路，以调节Slicer限幅器的输出信号摆幅，避免摆幅不同导致比较电路输出错误的控制信号。
附图说明
图1为本实用新型的原理框图；
图2为均衡器的电路原理示意图；。
具体实施方式
下面结合附图进一步详细描述本实用新型的技术方案，但本实用新型的保护范围不局限于以下所述。
如图1所示，一种用于JESD204B模块接收器的自适应环路，包括均衡器、Slicer限幅器、缓冲器、反馈控制环路和摆幅控制环路；
所述反馈控制环路包括第一高通滤波器、第二高通滤波器、第一整流器、第二整流器和第一运放；所述摆幅控制环路包括第三整流器、第四整流器和第二运放；
所述均衡器的信号输入端接收外部差分信号，均衡器的信号输出端分别与缓冲器、Slicer限幅器、第一高通滤波器和第三整流器连接；所述缓冲器的输出端向自适应环路外输出差分信号；所述Slicer限幅器的输出端分别与第二高通滤波器和第四限幅器连接；所述第一高通滤波器的输出端通过第一整流器和第一电阻与第一运放同相输入端连接；所述第二高通滤波器的输出端通过第二整流器和第二电阻与第一运放的反相输入端连接；所述第一运放的输出端与均衡器的控制输入端连接；所述第三整流器的输出端通过第三电阻与第二运放的反相输入端连接，第四整流器的输出端通过第四电阻与第二运放的同相输入端连接；所述第二运放的输出端与Slicer限幅器的反馈输入端连接。
在本申请的实施例中，图1所示的只是器件之间的连接关系，实际上整个自适应环路输入和输出的信号均为差分信号。
在本申请的实施例中，所述第一电阻与第一运放的同相输入端之间连接有接地的第一电容；所述第二电阻与第一运放的反相输入端之间连接有接地的第二电容；所述第三电阻与第二运放的反相输入端之间连接有接地的第三电容；所述第四电阻与第二运放的同相输入端之间连接有接地的第四电容。
本申请中，考虑到理想二进制信号不可能真实存在，故采取限幅器（Slicer）将均衡后的二进制信号进行进一步放大，使其上升下降沿更加陡峭，近似理想随机二进制信号，再使之与未经Slicer 的信号的频谱进行比较。图1中节点A和节点B的信号分别经过高通滤波器，得到其高频部分，经过整流器（Rectifier）之后在运放中将两者的高频分量相减，并将差值进行放大，其输出作为均衡器的控制信号；但是这种结构存在一个的缺陷，由于Slicer中差分对未必处于全切换（Complete Switching）状态，而均衡器中差分对必须全切换，因此A 节点的信号经过Slicer之后其摆幅与A点很可能不同，导致比较电路输出错误的控制信号。因此本申请增加一个摆幅控制（Swing Control）环路，以调节Slicer的输出信号摆幅，使A点信号幅度与B点信号幅度大小相同。
如图2所示，所述均衡器包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第一负载电阻R1、第二负载电阻R2、第一电感L1和第二电感L2；
所述第一MOS管M1的栅极连接到一路差分输入端口，第一MOS管M1的漏极连接到一路差分输出端口，第一MOS管M1的漏极还依次通过第一负载电阻R1、第一电感L1与电压源连接；所述第一MOS管M1的源极连接到第六MOS管M6的漏极、第六MOS管M6的源极接地；所述第二MOS管M2的栅极连接到另一路差分输入端口，所述第二MOS管M2的漏极连接到另一路差分输出端口，第二MOS管M2的漏极还依次通过第二负载电阻R2、第二电感与电压源连接；所述第二MOS管M2的源极连接到第七MOS管的漏极，所述第七MOS管的源极接地；所述第六MOS管和第七MOS管的栅极均连接到偏置电压Vbias的输入端；该端口输入的偏置电压Vbias是一个固定值，其作用是提供第六MOS管M6、第七MOS管M7的开启电压。
所述第五MOS管的栅极连接到控制输入端Vctrl，第五MOS管的源极连接到第一MOS管的源极，第五MOS管的漏极连接到第二MOS管M2的源极；
所述第三MOS管M3的源极、漏极、衬底，以及第四MOS管M3的源极、漏极、衬底连接到一起后，与控制输入端Vctrl连接；所述第一MOS管M1的源极与第二MOS管的源极之间还连接有电阻RS。
在本申请的实施例中，所述第三MOS管M3和第四MOS管M4均为MOS变容管。所述均衡器还包括第五电容和第六电容，所述第五电容的一端与第一MOS管M1的栅极连接，第五电容的另一端连接到第二负载电阻R2和第二电感L2之间；所述第六电容的一端与第二MOS管M2的栅极连接，第六电容的另一端连接到第一负载电阻R1和第一电感L1之间。
在均衡器中，漏极负载R1、R2上串接一个电感，由此引入了电感峰化技术。为进一步拓展带宽，在伪差分对管的漏极与栅极之间交叉接入电容C1、C2，根据米勒效应，该电容在栅极产生一个负的电容值，抵消了一部分栅极寄生电容，减小了前一级的负载电容。如图1所示，在实现调谐功能时，在电压的控制下，同时增加或者减小电容和电阻的值，即需要一个可变电阻和一个可变电容，具体地，在标准CMOS 工艺下，可变电阻可以由一个工作在深线性区的MOS管M5实现，即在MOS 管栅极接控制电压，来控制管子打开与关断，以及管子打开之后沟道反型层的厚度来改变电阻大小。随着栅源电压的增大，沟道电阻减小。可变电容可以采用压控的MOS变容管。当控制电压Vctrl较低时，M5管关断，此时可变电阻的阻值等于Rs，变容管的电容值最大，表现在传输方程中为零点最小，增益提升因子最大，并且低频部分出现衰减。随着控制电压Vctrl的增加，可变电阻的阻值减小，同时变容管M3和M4的电容值也减小，在传输方程中表现为零点增大，增益提升因子减小。当控制电压Vctrl超出变容管的调谐范围时，变容管的电容值不再随Vctrl的增加而减小，而可变电阻的大小也不再减小，故而零点不再增大，但是由于可变电阻的减小，使得低频部分增益提升，这两方面因素使得增益提升因子减小。因此本实用新型能够同时增加或者减小电容和电阻的值，兼顾零点与增益，实现均衡滤波单元的调谐。
以上所述是本实用新型的优选实施方式，应当理解本实用新型并非局限于本文所披露的形式，不应该看作是对其他实施例的排除，而可用于其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本实用新型的精神和范围，则都应在本实用新型所附权利要求的保护范围内。
Claims (8)
1.一种用于JESD204B模块接收器的自适应环路，其特征在于：包括均衡器、Slicer限幅器、缓冲器、反馈控制环路和摆幅控制环路；
所述反馈控制环路包括第一高通滤波器、第二高通滤波器、第一整流器、第二整流器和第一运放；所述摆幅控制环路包括第三整流器、第四整流器和第二运放；
所述均衡器的信号输入端接收外部差分信号，均衡器的信号输出端分别与缓冲器、Slicer限幅器、第一高通滤波器和第三整流器连接；所述缓冲器的输出端向自适应环路外输出差分信号；所述Slicer限幅器的输出端分别与第二高通滤波器和第四限幅器连接；所述第一高通滤波器的输出端通过第一整流器和第一电阻与第一运放同相输入端连接；所述第二高通滤波器的输出端通过第二整流器和第二电阻与第一运放的反相输入端连接；所述第一运放的输出端与均衡器的控制输入端连接；所述第三整流器的输出端通过第三电阻与第二运放的反相输入端连接，第四整流器的输出端通过第四电阻与第二运放的同相输入端连接；所述第二运放的输出端与Slicer限幅器的反馈输入端连接。
2.根据权利要求1所述的一种用于JESD204B模块接收器的自适应环路，其特征在于：所述第一电阻与第一运放的同相输入端之间连接有接地的第一电容。
3.根据权利要求1所述的一种用于JESD204B模块接收器的自适应环路，其特征在于：所述第二电阻与第一运放的反相输入端之间连接有接地的第二电容。
4.根据权利要求1所述的一种用于JESD204B模块接收器的自适应环路，其特征在于：所述第三电阻与第二运放的反相输入端之间连接有接地的第三电容。
5.根据权利要求1所述的一种用于JESD204B模块接收器的自适应环路，其特征在于：所述第四电阻与第二运放的同相输入端之间连接有接地的第四电容。
6.根据权利要求1所述的一种用于JESD204B模块接收器的自适应环路，其特征在于：所述均衡器包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第一负载电阻R1、第二负载电阻R2、第一电感L1和第二电感L2；
所述第一MOS管M1的栅极连接到一路差分输入端口，第一MOS管M1的漏极连接到一路差分输出端口，第一MOS管M1的漏极还依次通过第一负载电阻R1、第一电感L1与电压源连接；所述第一MOS管M1的源极连接到第六MOS管M6的漏极、第六MOS管M6的源极接地；所述第二MOS管M2的栅极连接到另一路差分输入端口，所述第二MOS管M2的漏极连接到另一路差分输出端口，第二MOS管M2的漏极还依次通过第二负载电阻R2、第二电感与电压源连接；所述第二MOS管M2的源极连接到第七MOS管的漏极，所述第七MOS管的源极接地；所述第六MOS管和第七MOS管的栅极均连接到偏置电压Vbias的输入端；
所述第五MOS管的栅极连接到控制输入端Vctrl，第五MOS管的源极连接到第一MOS管的源极，第五MOS管的漏极连接到第二MOS管M2的源极；
所述第三MOS管M3的源极、漏极、衬底，以及第四MOS管M3的源极、漏极、衬底连接到一起后，与控制输入端Vctrl连接；所述第一MOS管M1的源极与第二MOS管的源极之间还连接有电阻RS。
7.根据权利要求6所述的一种用于JESD204B模块接收器的自适应环路，其特征在于：所述第三MOS管M3和第四MOS管M4均为MOS变容管。
8.根据权利要求6所述的一种用于JESD204B模块接收器的自适应环路，其特征在于：所述均衡器还包括第五电容和第六电容，所述第五电容的一端与第一MOS管M1的栅极连接，第五电容的另一端连接到第二负载电阻R2和第二电感L2之间；所述第六电容的一端与第二MOS管M2的栅极连接，第六电容的另一端连接到第一负载电阻R1和第一电感L1之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020219611.6U CN210693997U (zh) | 2020-02-27 | 2020-02-27 | 一种用于jesd204b模块接收器的自适应环路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020219611.6U CN210693997U (zh) | 2020-02-27 | 2020-02-27 | 一种用于jesd204b模块接收器的自适应环路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210693997U true CN210693997U (zh) | 2020-06-05 |
Family
ID=70884417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020219611.6U Active CN210693997U (zh) | 2020-02-27 | 2020-02-27 | 一种用于jesd204b模块接收器的自适应环路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210693997U (zh) |
-
2020
- 2020-02-27 CN CN202020219611.6U patent/CN210693997U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9614564B2 (en) | High speed receivers circuits and methods | |
| US10243531B1 (en) | Apparatus and method for centrally controlling common mode voltages for a set of receivers | |
| US9806915B1 (en) | Circuit for and method of receiving an input signal | |
| US7656939B2 (en) | Adaptive equalizer with passive and active stages | |
| US8680937B2 (en) | Differential equalizers with source degeneration and feedback circuits | |
| US10193515B2 (en) | Continuous time linear equalizer with two adaptive zero frequency locations | |
| US6937054B2 (en) | Programmable peaking receiver and method | |
| US11165456B2 (en) | Methods and apparatus for a continuous time linear equalizer | |
| CN106656883B (zh) | 一种低频增益分段可调的线性均衡器 | |
| US11901868B2 (en) | Amplifier circuit, adder circuit, reception circuit, and integrated circuit | |
| US20160080177A1 (en) | Adaptive cascaded equalization circuits with configurable roll-up frequency response for spectrum compensation | |
| CN213461678U (zh) | 连续时间线性均衡器 | |
| CN113691234A (zh) | 高带宽连续时间线性均衡电路 | |
| Li et al. | A 56-Gb/s PAM4 receiver analog front-end with fixed peaking frequency and bandwidth in 40-nm CMOS | |
| CN103379063A (zh) | 线性均衡器 | |
| GB2428147A (en) | Variable gain feedback amplifier for optical receiver | |
| CN212435646U (zh) | 一种高低频增益可调的模拟均衡器 | |
| CN210693997U (zh) | 一种用于jesd204b模块接收器的自适应环路 | |
| CN111756333A (zh) | 一种高低频增益可调的模拟均衡器 | |
| CN111342835A (zh) | 一种用于jesd204b接口的serdes模块 | |
| US20230268896A1 (en) | Continuous time linear equalization (ctle) feedback for tunable dc gain and mid-band correction | |
| CN116155221A (zh) | 一种连续时间线性均衡自动控制电路、电子设备 | |
| KR101209817B1 (ko) | 병렬 등화기 | |
| Liu et al. | An HDMI cable equalizer with self-generated energy ratio adaptation scheme | |
| CN210986058U (zh) | 一种基于调谐功能的均衡滤波单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |