CN102468409A - 结合热电装置的发光二极管组件及其制造方法 - Google Patents

结合热电装置的发光二极管组件及其制造方法 Download PDF

Info

Publication number
CN102468409A
CN102468409A CN201110087878XA CN201110087878A CN102468409A CN 102468409 A CN102468409 A CN 102468409A CN 201110087878X A CN201110087878X A CN 201110087878XA CN 201110087878 A CN201110087878 A CN 201110087878A CN 102468409 A CN102468409 A CN 102468409A
Authority
CN
China
Prior art keywords
emitting diode
light
thermoelectric element
substrate
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110087878XA
Other languages
English (en)
Other versions
CN102468409B (zh
Inventor
余致广
夏兴国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuanxin Optoelectronics Co ltd
Epistar Corp
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN102468409A publication Critical patent/CN102468409A/zh
Application granted granted Critical
Publication of CN102468409B publication Critical patent/CN102468409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/645—Heat extraction or cooling elements the elements being electrically controlled, e.g. Peltier elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明涉及发光二极管组件及其制造方法，其结合热电装置和在发光二极管发射器基板上的发光二极管装置以冷却发光二极管。本发明也关于结合发光二极管裸片和热电元件的方法。发光二极管组件包含一发光二极管发射器基板，其具有位于发光二极管发射器基板的向下表面的凹槽，以及一散热孔，其自凹槽的底部延伸至邻近发光二极管发射器基板的向上表面的区域。上述装置也包括置于凹槽中的热电元件，其中热电元件与其对应的散热孔相接合。上述装置还包括在凹槽中的热电基板以电性连结至热电元件。上述装置更包括位于发光二极管发射器基板的向上表面的发光二极管裸片，其位于上述凹槽的对侧。本发明可更准确控制发光二极管的结温度。

Description

结合热电装置的发光二极管组件及其制造方法
技术领域
本发明涉及发光二极管组件及其制造方法，尤其涉及结合热电装置的发光二极管组件及其制造方法。
背景技术
当施予发光二极管一横跨其P/N结的电压时，发光二极管即会发光。发光二极管的光学性能及使用寿命等特征，是横跨P/N结的温度的函数。例如，当结温度上升时，会改变发光波长。因此，需降低发光二极管及其结温度以将发光二极管的光学性能最佳化。传统的发光二极管冷却方法包括利用如散热片或散热器等被动冷却装置来散热。此法可利用通过对发光二极管中具有较低热阻的其它部分进行热传导，或利用从热源或被动冷却装置至环境空气中的热对流，来冷却发光二极管热源。
虽然被动冷却装置被广泛的用来冷却发光二极管，使用这些装置的传热效率并不完全令人满意。例如，对流加热的传热量是热源和环境温度之间温差的函数。随着对流加热对环境气体的温度加热，传热效率会下降。此外，在发光二极管中用来提供热沟道的半导体材料或其他材料，可能导热性不佳。而且，当使用被动冷却装置时，发光二极管的结温度很难控制在最佳光学性能的所欲范围内。因此需要具有高导热效率的发光二极管的冷却方法，以更准确控制发光二极管的结温度。
发明内容
为了解决现有技术的问题，依据本发明的一或多个实施例，揭示一发光二极管组件。此发光二极管组件包括一发光二极管发射器基板，具有一向上表面及一向下表面，该发光二极管发射器基板包括一位于该发光二极管发射器基板的向下表面的凹槽，以及多个散热孔自该凹槽的底部延伸至邻近该发光二极管发射器基板的向上表面的区域；多个热电元件，置于该凹槽中，其中所述多个热电元件各自连结至一对应的上述散热孔；一热电基板，置于该凹槽中，其中该热电基板具有多个电通孔及接合垫以电性连结上述热电元件；以及一发光二极管裸片，置于该发光二极管发射器基板的向上表面上，其中该发光二极管裸片包括多个掺杂层。
依据本发明的一或多个实施例，揭示一种发光二极管组件，该发光二极管组件具有一向下表面及一向上表面，该发光二极管组件包括：一凹槽，位于该发光二极管组件的向下表面，及多个散热孔，自该凹槽的底部延伸至邻近该发光二极管组件的向上表面的区域；一发光二极管裸片，置于该发光二极管组件的向上表面上；多个热电元件，置于该凹槽中与所述多个散热孔连结，其中所述多个热电元件的电荷载流子的一流动方向远离该发光二极管裸片，将热能自该发光二极管裸片移除。
依据本发明的一或多个实施例，揭示一种发光二极管组件的制造方法。此发光二极管组件的制造方法包括提供一第一半导体材料的一发光二极管发射器基板，该发光二极管发射器基板具有一向下表面及一向上表面；在该发光二极管发射器基板的向下表面中蚀刻一凹槽；图案化该发光二极管发射器基板以形成的多个导通孔，使其自该凹槽的底部延伸至邻近该发光二极管发射器基板的向上表面的区域；提供一第二半导体材料的一热电基板：图案化该热电基板以形成多个导通孔；将多个热电元件接合至该热电基板中的所述多个导通孔；将该热电元件自该凹槽中接合至该发光二极管发射器基板中的所述多个导通孔；以及将一发光二极管裸片接合至该凹槽对侧的该发光二极管发射器基板的向上表面。
本发明可更准确控制发光二极管的结温度。
为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附附图，作详细说明如下：
附图说明
图1为依据本发明的一或多个实施例中，制造结合热电装置的半导发光二极管组件的方法的流程图。
图1A为依据本发明的一或多个实施例中，在沉积湿式蚀刻阻障层后的硅基板的剖面图。
图1B为依据本发明的一或多个实施例中，在湿式蚀刻阻障层中具有一开口的硅基板的剖面图。
图1C为依据本发明的一或多个实施例中，借由湿式蚀刻工艺形成具有一凹槽的硅基板的剖面图。
图1D为依据本发明的一或多个实施例中，在图1的步骤13后具有一凹槽的硅基板的剖面图。
图1E为依据本发明的一或多个实施例中，在图1的步骤14后蚀刻有热及电的硅穿孔(TSV)的硅基板的剖面图。
图1F为依据本发明的一或多个实施例中，在图1的步骤15后具有一介电层的硅基板的剖面图。
图1G为依据本发明的一或多个实施例中，在图1的步骤16中进行硅穿孔(TSV)的金属电镀后的硅基板的剖面图。
图1H为依据本发明的一或多个实施例中，在图1的步骤17中于沉积第二介电层以覆盖介于一对热硅穿孔(TSV)之间的金属导线后的硅基板的剖面图。
图1I为依据本发明的一或多个实施例中，在图1的步骤17中，于沉积第二介电层以形成次级(secondary)表面金属电镀后的硅基板的剖面图。
图1J为依据本发明的一或多个实施例中，在图1的步骤18后具有一介电层沉积的热电基板的剖面图。
图1K为依据本发明的一或多个实施例中，在图1的步骤20后蚀刻有一电硅穿孔(TSV)的热电基板的剖面图。
图1L为依据本发明的一或多个实施例中，在图1的步骤21中进行硅穿孔(TSV)的金属电度的热电基板的剖面图。
图1M为依据本发明的一或多个实施例中，在图1的步骤22后一对接合至热电基板的热电元件的剖面图。
图1N为依据本发明的一或多个实施例中，在发光二极管发射器基板中接合至发光二极管发射器基板的热电基板的热电元件的剖面图。
图2为依据本发明的一或多个实施例中，利用图1的方法结合热电装置和垂直的发光二极管裸片的发光二极管组件的剖面图。
图3为依据本发明的一或多个实施例中，利用图1的方法结合热电装置和面朝上的发光二极管裸片的发光二极管组件的剖面图。
其中，附图标记说明如下：
10～方法
11～步骤12～步骤
13～步骤14～步骤
15～步骤16～步骤
17～步骤18～步骤
19～步骤20～步骤
21～步骤22～步骤
23～步骤24～步骤
25～步骤29～成长基板
30～n-GaN层32～多重量子阱发光层
34～p-GaN层36～重掺杂硅层
37～p接触金属层
38～硅基板40～隔离层
42～p沟道电硅穿孔44～发光二极管接合垫
46～n沟道电硅穿孔48～n接点
49～n接点接合线50～p型热硅穿孔
52～n型热硅穿孔
54～凹槽56～金属内连线
58～p型热电元件60～n型热电元件
62～硅基板层64～介电层
66～p型电硅穿孔68～n型电硅穿孔
70～p型接合垫72～p型电极
74～n型接合垫76～n型电极
78～热硅穿孔80～热电内连线
82～p层电极84～n层电极
88～镜片模造物90～n接触金属层
92～p沟道电硅穿孔94～p接点
96～p层电极98～p接点接合线
100～接合垫
101～阻障层103～开口
107～热硅穿孔109～电硅穿孔
113～金属镀层115～表面金属镀层
117～表面金属镀层119～第二介电层
121～次级表面金属镀层123～电硅穿孔
125～表面金属镀层127～表面金属镀层
129～焊接层
具体实施方式
本发明接下来将会提供许多不同的形式及实施例，且特定的实施例仅作为范例参考之用。此外，本发明的申请保护的权利范围仅由附注的权利要求定义。在附图中，实施例的大小或是相对尺寸及范围均可能经过放大，以简化或是方便标示。当一元件或膜层被描述为“上”或“接合至”另一元件时，其可以直接在上面、与其他元件或膜层结合、或中间更包含其他元件或膜层。
在相对空间关系的描述上，例如“之下”、“下面”、“较低”、“上面”、“较高”、以及其他类似用语，可用于此处以便描述附图中一元件或特征与另一元件或特征之间的关系。举例来说，若翻转附图中的装置，原先被描述在其他元件或特征“下面”或“之下”的元件或特征，其方向就会变成在其他元件或特征“上面”。因此，当描述“下面”时可涵盖的方向包含“上面”及“下面”两者。上述元件可另有其他导向方式(旋转90度或朝其他方向)，此时的空间相对关系也可依上述方式解读。
在下文中，以实施例并配合附图详细说明本发明。
图1为依据本发明的一或多个实施例中，制造具有结合热电装置的半导发光二极管组件的方法的流程图。方法10结合接合至热电基板的热电元件以及接合至发光二极管发射器基板的发光二极管裸片。热电元件及热电基板置于沟槽或凹槽中，其中此沟槽或凹槽蚀刻在发光二极管发射器基板的向下表面。发光二极管裸片接合至发光二极管发射器基板的向上表面，其位于沟槽或凹槽中的热电元件的对侧。借由热电元件通过在发光二极管发射器基板中的散热孔带走来自发光二极管裸片的热能，以加速冷却发光二极管裸片。以下将利用硅基板作为发光二极管发射器基板来结合GaN发光二极管和热电元件，来说明方法10。另外，方法10也可用于不同材料的发光二极管或发射器基板。
在步骤11中，制造发光二极管裸片的外延层置于一生长基板的晶片上，其晶格结构与发光二极管材料的晶格结构相似。在本发明的实施例中，外延层由氮化镓(GaN)组成。在替代实施例中，使用其他材料的外延层。可借由像是金属有机化学气相沉积(MOCVD)的工艺或其他沉积工艺来沉积外延层。沉积的外延层可包括n掺杂n-GaN层、多重量子阱(MQW)发光层、p-GaN层、以及p接触金属层。发光二极管裸片可具有不同构造及不同工艺步骤，其取决于如何电性连接n掺杂层。例如，在垂直的GaN发光二极管中，与发光二极管的p掺杂层及n掺杂层电性连接的p接点及n接点位于发光二极管的相对两侧。在面朝上的发光二极管中，p-GaN层及n-GaN层的接触金属层均位于发光二极管的顶面上，蚀刻部分的p-GaN层及发光层以露出形成n接触金属层的n掺杂层。
在步骤12中，提供发光二极管发射器基板。在本发明的实施例中，发光二极管发射器基板为硅基板。在替代实施例中，发光二极管发射器基板可包括其他的半导体材料。接合至硅基板的向上表面的硅基板，具有高导热性以改善发光二极管裸片的散热。硅基板，具有p电极和n电极沉积以接合至发光二极管裸片的外延层的p接点和n接点。此外，在硅基板上沉积接合区以接合至发光二极管裸片及热电元件。接合至发光二极管裸片的接合区可为p电极和n电极其中之一的延伸。此外，通过湿式蚀刻工艺或干式蚀刻工艺来蚀刻上述基板，以形成接合至热电元件的沟槽或凹槽。
图1A为依据本发明的一或多个实施例中，在沉积湿式蚀刻阻障层后的硅基板的剖面图。首先在硅基板38的两表面上均沉积一湿式蚀刻的阻障层101，以准备对硅基板38的向下表面进行湿式蚀刻。
图1B为依据本发明的一或多个实施例中，在湿式蚀刻阻障层中具有一开口的硅基板的剖面图。利用光刻工艺，在湿式蚀刻阻障层101中制造一开口103，该开口位于硅基板38欲蚀刻形成一凹槽的区域。此凹槽定义了将热电元件和热电基板结合至硅基板38的区域。用来蚀刻出凹槽的硅基板38的表面又称为硅基板38的向下表面。而另一表面又称为硅基板38的向上表面。
回头参见图1，在步骤13中，利用蚀刻工艺将沟槽或凹槽蚀刻进入硅基板的向下表面。蚀刻工艺可为形成具有倾斜侧壁的凹槽的湿式蚀刻工艺。或者，蚀刻工艺也可为形成具有垂直侧壁的凹槽的干式蚀刻工艺。
图1C为依据本发明的一或多个实施例中，借由湿式蚀刻工艺形成具有一凹槽的硅基板的剖面图。蚀刻一凹槽54进入硅基板38的一表面，以创造一空间来定位热电元件及用来支撑热电元件的热电基板。凹槽54的深度足以允许热电元件的位置尽可能的靠近发光二极管裸片，以接合至硅基板38的向上表面，使发光二极管裸片的散热更有效率。然而，凹槽54的深度不可太深，否则将会弱化硅基板38的结构完整性。因此，在本发明的实施例中，硅基板38的区域维持在凹槽54和有发光二极管裸片接合的向上表面之间。在湿式蚀刻工艺后，自硅基板的两表面移除湿式蚀刻的阻障层。图1D为依据本发明的一或多个实施例中，在图1的步骤13后具有一凹槽的硅基板的剖面图。
回头参见图1，在步骤14中，利用如干式蚀刻工艺的蚀刻工艺将导通孔蚀刻进入硅基板以形成硅穿孔(TSV)。或者，也可利用激光钻孔在硅基板中形成此导通孔。硅穿孔可介于沟槽或凹槽的底部与邻近发光二极管裸片接合处的硅基板的向上表面之间。将在凹槽底部的热硅穿孔的末端接合至一位于凹槽中的热元件。可通过金属内连线，将在硅基板的向上表面的热硅穿孔的另一末端接合至另一热硅穿孔。热硅穿孔作为热电元件的延伸，将热能自发光二极管裸片导引带往热电元件。此外，介于两热硅穿孔之间的金属内连线，与成对的热硅穿孔电性连结。每对热硅穿孔可接合至一p型热电元件及一n型热电元件。当施予一电压给热电元件，使n型热电元件相对于p型热电元件而言为正偏压时，n型热电元件的电子和p型热电元件的空穴，会以从发光二极管裸片往热电元件的方向，移动穿过热硅穿孔。电荷载流子的流动方向将热能自发光二极管裸片移除。既然n型热电元件的电子的移动方向与电流方向相反，且p型热电元件的空穴的移动方向与电流方向相同，则介于每对n型和p型热电元件之间的金属内连线可提供一传导途径，让电流从n型热电元件流向p型热电元件。
除了热硅穿孔外，在硅基板的向上表面与向下表面之间也可有电硅穿孔，其在硅基板凹槽以外的区域。电硅穿孔提供电通路，自硅基板的向下表面供应电力给置于向上表面上的发光二极管裸片。
图1E为依据本发明的一或多个实施例中，在图1的步骤14后，蚀刻有热及电的硅穿孔(TSV)的硅基板的剖面图。热硅穿孔107形成于凹槽54和硅基板38的向上表面之间。此外，电硅穿孔109形成于硅基板38的两表面之间，其在硅基板38的凹槽54以外的区域。
回头参见图1，在步骤15中，在硅基板的向上及向下两面上，以及硅穿孔壁上，均沉积一如SiO2的介电层。或者，介电层也可由Si3N4或SiC组成。介电层的沉积可通过化学气相沉积工艺。介电层将硅穿孔的金属层与硅基板电性隔离，并防止金属层的扩散进入硅基板。
图1F为依据本发明的一或多个实施例中，在图1的步骤15后具有一介电层的硅基板的剖面图。在热硅穿孔107及电硅穿孔109的内壁表面以及硅基板38的两表面上沉积介电层40。
回头参见图1，在步骤16中，利用光刻工艺来定义硅穿孔的金属镀层的开口，并在介电层上方沉积一金属层以形成硅穿孔的表面金属镀层。同时以此金属层填充硅穿孔以完成硅穿孔的制造。此外，在成对的热硅穿孔之间的向上表面形成金属内连线。
图1G为依据本发明的一或多个实施例中，在图1的步骤16中，进行硅穿孔(TSV)的金属电镀后的硅基板的剖面图。在每个热硅穿孔107的向下表面处，于凹槽54的底部形成一金属镀层113，以接合至其个别的热电元件。在热硅穿孔107的向上表面处，沉积一金属内连线56以形成一介于两热硅穿孔107之间的桥接。上述两热硅穿孔107可接合至一p型热元件及一n型热元件。因此，金属内连线以串联形式接合一对p型及n型热元件。此外，电硅穿孔109具有在硅基板38的向上表面上的表面金属镀层115，以形成电性连结至发光二极管裸片的接触区。在电硅穿孔109的向下表面上，形成表面金属镀层117以提供电极，以连接至从封装引脚(package pins)所供应的电源，或连接到其他装置。
回头参见图1，在步骤17中，在硅基板的向上表面上沉积一如SiO2第二介电层，并通过光刻工艺将其图案化，以覆盖介于成对的热硅穿孔之间的金属内连线。此外，为了电性连结至一垂直的发光二极管裸片，可利用光刻工艺来定义在第二介电层及一在电硅穿孔的向上表面上的表面金属镀层的区域，以形成一次级表面金属镀层来接合至垂直的发光二极管裸片。
图1H为依据本发明的一或多个实施例中，在图1的步骤17中，于沉积第二介电层以覆盖介于一对热硅穿孔(TSV)之间的金属导线后的硅基板的剖面图。第二介电层119将金属内连线56与接合至硅基板38的向上表面的发光二极管裸片电性隔离。在硅基板38的向上表面上，第二介电层119也延伸覆盖于两电硅穿孔109的表面金属镀层115之间的第一介电层40上。第二介电层119可由与第一介电层40相同的材料所构成，并可视为第一介电层40的延伸。
图1I为依据本发明的一或多个实施例中，在图1的步骤17中于沉积第二介电层以形成次级(secondary)表面金属电镀后的硅基板的剖面图。为了电性连结至一垂直的发光二极管裸片，在电硅穿孔109的表面金属镀层115上方，以及在硅基板38的向上表面上的第二介电层119的上方，沉积一次级表面金属镀层121。次级表面金属镀层121作为一接点将一发光二极管裸片接合至硅基板38的向上表面。次级表面金属镀层121也电性连结至电硅穿孔的表面金属镀层115，以供应电力给发光二极管裸片。此外，次级表面金属镀层121也可作为热接点以传导热能离开发光二极管裸片。次级表面金属镀层121可由与表面金属镀层115相同的金属组成，且可视为表面金属镀层115的延伸。
因此，如硅基板38的发光二极管发射器基板包括：由在发光二极管发射器基板的向上表面上的次级表面金属镀层121组成的接合区，用来接合至发光二极管裸片。发光二极管发射器基板还具有位于发光二极管发射器基板的向下表面上的凹槽54。介于凹槽54的底部与发光二极管发射器基板的向上表面之间的热硅穿孔107，将热能自发光二极管裸片导引带往热电元件。热硅穿孔107也提供表面金属镀层113作为接合区，以接合至位于凹槽54中的热电元件。此外，电硅穿孔109置于发光二极管发射器基板中，以供应电力给发光二极管裸片。其他微电子装置和辅助电路(supporting circuitries)也可形成于发光二极管发射器基板中，将发光二极管裸片电性连结至其他装置或接合至延伸的封装引脚。
回头参见图1，在步骤18中，提供一热电基板。此热电基板可具有与发光二极管发射器基板相似的结构。在本发明的实施例中，热电基板为硅基板。在替代实施例中，热电基板可包括其他半导体材料。热电基板提供一接合热电元件的基板，且热电基板配置有硅穿孔，以提供电性连结和散热沟道给热电元件。
在步骤19中，在热电基板的两个表面均沉积一如SiO2的介电层。可通过化学气相沉积工艺来沉积介电层。介电层将硅穿孔的沉积金属表面镀层与热电基板电性隔绝，并防止金属层扩散进入热电基板。
图1J为依据本发明的一或多个实施例中，在图1的步骤18后，沉积有一介电层的热电基板的剖面图。在一热电基板的硅基板62的两个表面上均沉积一介电层64。
回头参见图1，在步骤20中，利用例如干式蚀刻的蚀刻工艺在热电基板和介电层中蚀刻导通孔以形成硅穿孔。或者，利用激光钻孔在热电基板中形成导通孔。此硅穿孔可为热硅穿孔，其与置于热电基板一侧上的热电元件接合，将热能自热电元件传导至热电基板的另一侧。在热电基板的另一侧上，热硅穿孔可为了对流冷却(convective cooling)而开向环境空气，或为了对流冷却而与散热器接合。此外，接合至热电元件的热穿透硅金属的表面金属镀层，可作为介于一第一热电配对的n型热电元件和一邻近的热电配对的p型热电元件之间的热电内连线。如此一来，成对的热电元件可以串联形式接合来加强发光二极管裸片的冷却。
除了热硅穿孔以外，在热电基板的两侧之间也具有电硅穿孔，从热电基板上不具有热电元件的一侧的电极供应电源给热电元件。
图1K为依据本发明的一或多个实施例中，在图1的步骤20后，蚀刻有一电硅穿孔(TSV)的热电基板的剖面图。电硅穿孔123形成于热电基板的两个表面之间，其中此热电基板包括介电层64及硅基板62。
回头参考图1，在步骤21中，在介电层上方沉积一金属层以形成硅穿孔的表面金属镀层。此金属层也填充硅穿孔以完成硅穿孔的制作。为了形成表面金属镀层，以及为了填充硅穿孔，在介电层上沉积一例如钛的阻障层，并可在阻障层上沉积一如铜的晶种金属层(seed metal layer)。可在晶种金属层上层叠一光致抗蚀剂层，并在光刻工艺中图案化此光致抗蚀剂层，以定义表面金属镀层的区域。接着可通过金属电镀在晶种金属层上方沉积一如铜的金属层，以形成硅穿孔的表面金属镀层，并填充导通孔开口。
图1L为依据本发明的一或多个实施例中，在图1的步骤21中进行硅穿孔(TSV)的金属电镀的热电基板的剖面图。在热电基板的一侧上，电硅穿孔123具有表面金属镀层125，以形成电极来结合至热电元件并与热电元件电性连结。在热电基板的另一侧上，电硅穿孔123的表面金属镀层127提供电极将热电元件接合至供电器。
回头参见图1，在步骤22中，热电元件通过热硅穿孔及电硅穿孔的表面金属镀层，接合至热电基板。热电元件包含交互排列配对的p型和n型半导体元件。因为施加电性偏压于热电元件以传导热能至末端，热电元件结合至热电基板的侧边又称作热电元件的热端。可借由焊接工艺将热电元件接合至热电基板。
图1M为依据本发明的一或多个实施例中，在图1的步骤22后一对接合至热电基板的热电元件的剖面图。包含一p型热电元件58和n型热电元件60的热电元件对，通过一焊接层(solder layer)129接合至热电基板的电硅穿孔123的表面金属镀层125的表面。在不与热电基板接合的p型热电元件58和n型热电元件60的侧边上，沉积另一焊接层129。此焊接层将被用来将热电元件接合至发光二极管发射器基板。
回头参见图1，在步骤23中，在发光二极管发射器基板的沟槽或凹槽底部放置热电元件和热电基板，如此一来不与热电基板接合的热电元件的末端，则会接合至发光二极管发射器基板的热硅穿孔。由于施加电性偏压于热电元件，将热能从上述侧边移至热端，接合至发光二极管发射器基板的热硅穿孔的热电元件的侧边，也称作热电元件的冷端。
图1N为依据本发明的一或多个实施例中，在发光二极管发射器基板中，接合至发光二极管发射器基板的热电基板的热电元件的剖面图。在热电基板上的P型热电元件58及n型热电元件60，通过一焊接层129接合至发光二极管发射器基板的热硅穿孔107的表面金属镀层113。在热硅穿孔107的向上表面，金属内连线56形成一介于两热硅穿孔107之间的桥接，以串联形式接合成对的p型热电元件58和n型热电元件60。热电基板的电硅穿孔123，自供电器供应电力给热电元件，其中此供电器从热电基板的向下表面接合至电硅穿孔123的表面金属镀层127。电硅穿孔123也将热能导引离开热电元件的热端。
回头参见图1，在步骤24中，来自步骤11的发光二极管裸片，接合至发光二极管发射器基板的向上表面，此向上表面在包含热电元件的沟槽或凹槽的对侧。发光二极管裸片可接合至发光二极管发射器基板的次级表面金属镀层，其中次级表面金属镀层还具有一反射层，将来自发光二极管裸片的发光层的光线向上反射。
对垂直的GaN发光二极管而言，其可通过p-GaN层，或通过接合至p掺杂GaN层的重掺杂硅晶片，接合至发光二极管发射器基板。垂直的GaN发光二极管与发光二极管发射器基板的次级表面金属镀层之间的接合，也与p掺杂GaN层电性连结。由于成长基板通常具有低导热性，故可移除垂直的发光二极管裸片的成长基板以增进散热。以蓝宝石基板来说，其移除乃依靠激光剥离(laser lift-off，LLO)技术。以含硅的成长基板(silicon-based growthsubstrate)来说，其移除是依靠干式或湿式蚀刻技术。或者，可将成长基板辗磨或抛光以降低其厚度。成长基板自发光二极管裸片移除而露出n-GaN层。暴露出来的n-GaN层将通过发光二极管发射器基板的电硅穿孔，接通电源。详细的垂直的发光二极管裸片的结构将在图2中讨论，其中此垂直的发光二极管裸片接合至与热电元件相连的发光二极管发射器基板。
以面朝上的GaN发光二极管裸片来说，其可通过成长基板接合至发光二极管发射器基板。与垂直的GaN发光二极管裸片相反，其面朝上的发光二极管裸片与发光二极管发射器基板的次级表面金属镀层之间的接合，不会与p-GaN层电性连结。反倒是借由发光二极管裸片的非接合侧，提供电通路给p-GaN层和n-GaN层。详细的面朝上的发光二极管裸片的结构将在图3中讨论，其中此面朝上的发光二极管裸片接合至与热电元件相连的发光二极管发射器基板。
在步骤25中，发光二极管裸片电性连结至在发光二极管发射器基板上的电硅穿孔的表面金属镀层。在一垂直的GaN发光二极管中，p-GaN层已经通过用来接合发光二极管裸片的次级表面金属镀层，接合至发光二极管发射器。因此，只需要将发光二极管裸片的n接触金属层接合至电硅穿孔的表面金属镀层，以达成对n-GaN层的连接。在发光二极管的顶面上的p-GaN层和n-GaN层两者的接触金属层所在的面朝上的GaN发光二极管中，来自p-GaN接触金属层和n-GaN接触金属层两者的接合，都可制作在其电硅穿孔的表面金属镀层。在本实施例中，借由沉积接合线达成电性连结。替代实施例包括通过光刻工艺形成微内连线(micro-interconnects)。为了完成发光二极管的工艺，在发光二极管裸片上沉积一磷涂膜(phosphor coating)，以改变发射光的波长。此外，在磷涂膜上形成镜片模造物(lens molding)以进一步塑造一发射光的发射模式。
图2为依据本发明的一或多个实施例中，利用图1的方法结合热电装置和垂直的发光二极管裸片的发光二极管组件的剖面图。
发光二极管的外延层包括一n-GaN层30或其他n型半导体材料层。一多重量子阱(multiple quantum well，MQW)发光层32沉积于n-GaN层30上。多重量子阱发光层32可包括GaN及InGaN的交替(或周期)层。例如，在一实施例中，多重量子阱发光层32至少包括7层GaN及InGaN的交替(或周期)层。在多重量子阱发光层32上沉积一p-GaN层34或其他p型半导体材料层。在p-GaN层34上沉积一重掺杂硅层36。重掺杂硅层36可包括具有良好导电性的金属。一P/N结(或一P/N二极管)基本上形成自置于n-GaN层30和p-GaN层34之间的多重量子阱发光层32。当施予一电压给n-GaN层30及p-GaN层34时，电流通过发光二极管，使多重量子阱发光层32发射光线。由多重量子阱发光层发射的光线，其颜色与光的波长有关，其中波长会随着组成多重量子阱发光层32的材料的组成及结构的改变而调整。
发光二极管发射器基板包括夹在两隔离层或介电层40之间的硅基板38层。隔离层40包括如SiO2的介电材料。发光二极管发射器基板包括一p沟道电硅穿孔42，其配置穿过隔离层40及硅基板层38。p沟道电硅穿孔42接合至一发光二极管接合垫44，其置于隔离层40的向上表面。发光二极管接合垫44包括图1I及图1N所示的次级表面金属镀层121及表面金属镀层115。发光二极管接合垫44及p沟道电硅穿孔42，通过重掺杂硅层36提供电通路给p-GaN层34。发光二极管接合垫44也作为一热接点，导引热能离开发光二极管裸片，如同将发光二极管裸片接合至发光二极管发射器基板的接点一样。此外，发光二极管接合垫44具有反射的功能，或具有一反射层将从多重量子阱发光层32发射的光线向上反射。发光二极管接合垫44包括兼具良好导电性及导热性，以及良好的接合性的金属，如金、金合金、铜、铜合金、镍、镍合金、铂、铂合金、钛、钛合金、或其组合。
发光二极管发射器基板也包括一n沟道电硅穿孔46配置穿过隔离层40及硅基板层38。n沟道电硅穿孔46接合至一n接点48，其中n接点48为置于隔离层40的向上表面的表面金属镀层。发光二极管接合垫44包括图1I及图1N所示的次级表面金属镀层121及表面金属镀层115。n接点48通过一n接点接合线49接合至n-GaN层30。因此，N沟道电硅穿孔46、n接点48、及n接点接合线49提供电通路给n-GaN层30。
发光二极管发射器基板更包括一或多个p型热硅穿孔50及n型热硅穿孔52，其置于在硅基板38及隔离层40上的凹槽54的底部之间。p型热硅穿孔50及n型热硅穿孔52，协助将热能自发光二极管接合垫44导引至置于凹槽54中的热电元件。金属内连线56置于邻近的p型热硅穿孔50及n型热硅穿孔52之间，以提供一导电通路，让电流自n型热硅穿孔52流向p型热硅穿孔50。p型热硅穿孔50接合至置于凹槽底部上的p型热电元件58的冷端。同样地，n型热硅穿孔52接合至置于凹槽底部上的n型热电元件60的冷端。p型热电元件58及n型热电元件60以交替方式排列。
热电元件由一置于凹槽54中的热电基板支撑。热电基板具有一夹在介电层64之间的硅基板层62，其结构与发光二极管发射器基板相似。热电基板还包括一p型电硅穿孔66及一n型电硅穿孔68，其形成图案以延伸穿过硅基板62及介电层64，并且被配置靠近热电基板的外缘。p型电硅穿孔66的一端接合至一p型接合垫70，其中p型接合垫70与一最外面的p型热电元件58的热端接合。p型电硅穿孔66的其他末端接合至一p型电极72，以供电给热电元件。同样地，n型电硅穿孔68的一端接合至一n型接合垫74，其中n型接合垫74与一最外面的n型热电元件60的热端接合。n型电硅穿孔68的另一末端接合至一n型电极76，以供电给热电元件。
此外，热电基板包括一热硅穿孔78及一热电内连线80。热电内连线80将一内部的p型热电元件58的热端与一内部的邻近的n型热电元件60的热端相连，以提供一导电通路，让电流自p型热电元件流向n型热电元件。热电内连线80也与热硅穿孔78接合，导引热能离开热电元件的热端。
电极、接合垫、硅穿孔、以及内连线的网络，以串联形式与交互排列的p型热电元件58及n型热电元件60电性连结。例如，当施予一正电压给n型电极76，且p型电极72接地时，电流自n型电极76穿过n型电硅穿孔68，并穿过n型接合垫74，流向最外面的n型热电元件60的热端。电流自最外面的n型热电元件60的热端，穿过一第一组n型热硅穿孔52、金属内连线56、及p型热硅穿孔50，流向一内部的p型热电元件58。电流自一内部的p型热电元件58，跨过热电内连线80至一内部的n型热电元件60。接着，电流自一内部的n型热电元件60，穿过一第二组n型热硅穿孔52、金属内连线56、及p型热硅穿孔50，流向最外面的p型热电元件58。最后，电流，穿过p型接合垫70、及穿过p型电硅穿孔66，流出最外面p型热电元件58的热端，至p型电极72，以完成通电回路。
因此，当n型电极76相对于p型电极72为正向偏压时，电流流出n型热电元件60的冷端，并且进入p型热电元件58的冷端。由于n型热电元件60的电子的移动与电流的移动方向相反，在n型热电元件60中的电子自n型热电元件60的冷端移至热端，离开发光二极管裸片。同样地，由于p型热电元件58的空穴的移动与电流的移动方向相同，在p型热电元件58中的空穴自p型热电元件58的冷端移至热端，离开发光二极管裸片。由于电荷载流子的流动方向为热能移动的方向，热能自发光二极管裸片移除，并且自p型热电元件58及n型热电元件60的冷端流向热端。热电内连线80与p型热电元件58及n型热电元件60的热端相连，将热能导引进入热硅穿孔78，并且进入在热电基板的向下表面上的环境空气中。
p层电极82和n层电极84为图1G、图1H、图1I、及图1N中所示的电硅穿孔的表面金属镀层117，其位于硅基板的向下表面上，以接合至外封装引脚来供电给发光二极管裸片。例如，通过p层电极82、p沟道电硅穿孔42、发光二极管接合垫44、以及重掺杂硅层36，供电给p-GaN层34。同样地，通过n层电极84、n沟道电硅穿孔42、n接点48、以及n接点接合线49，供电给n-GaN层30。从发光二极管裸片的上侧，取出来自多重量子阱发光层32的光线。在发光二极管裸片上沉积一磷涂膜和一镜片模造物88，以塑造垂直的发光二极管的光谱及发射模式。
图3为依据本发明的一或多个实施例中，利用图1的方法结合热电装置和面朝上的发光二极管裸片的发光二极管组件的剖面图。
在面朝上的GaN发光二极管中，p-GaN层和n-GaN层的接触金属层均位于发光二极管的向上顶面上。通过p接触金属层37提供电通路给p-GaN层和n-GaN层。发光二极管发射器基板包括一p接点94、一p沟道电硅穿孔92、以及一p层电极96，以通过p接点接合线98和p接触金属层37，提供电力给p-GaN层34。p接点94为图1G和图1H中所示的电硅穿孔的表面金属镀层115。同样地，p层电极96为图1G和图1H中所示的电硅穿孔的表面金属镀层117。
与垂直的发光二极管相似，发光二极管发射器基板具有一n接点48、一n沟道电硅穿孔46、以及一n层电极84，以通过n接点接合线49，提供电力给n-GaN层30。然而，与垂直的发光二极管不同，蚀刻部分的p-GaN层34和多重量子阱发光层32，以形成一n接触金属层90，来提供电通路给n-GaN层30。因此，发光二极管发射器基板包括发光二极管发射器基板的一n接点48、一n沟道硅穿孔46、以n层电极84，以通过一n接点接合线49和n接触金属层90，来提供电力给n-GaN层30。
面朝上的发光二极管裸片的成长基板29，通过一接合垫100接合至发光二极管发射器基板，其中此接合垫100也作为一热接点导引热能离开发光二极管裸片。发光二极管接合垫100可包括如图1I及图1N中所示的次级表面金属镀层121。此外，发光二极管接合垫100具有反射功能，或具有反射层将来自多重量子阱发光层32的光线向上反射。
与垂直的发光二极管相似，发光二极管发射器基板例如为硅基板，其包括p型热硅穿孔50和n型热硅穿孔52，分别接合至在凹槽54底部上以交互排列形式配置的p型热电元件58和n型热电元件60的冷端。也与垂直的发光二极管相似，p型热电元件58和n型热电元件60的热端与热电基板相连。热电基板具有一电极、接合垫，硅穿孔、以及内连线的网络，以串联形式电性连结交互排列的p型热电元件58和n型热电元件60。因此，当施予一相对于p型电极72的正电压给n型电极76时，热能自发光二极管裸片被移除，并且从p型热电元件58和n型热电元件60的冷端流向热端。
依据本发明的一或多个实施例，揭示一发光二极管组件。此发光二极管组件包括一发光二极管发射器基板，其具有一向上表面及一向下表面，此发光二极管发射器基板具有一在此发光二极管发射器基板的向下表面中的凹槽，以及自此凹槽的底部延伸至邻近此发光二极管发射器基板的向上表面的区域的散热孔。上述发光二极管组件也包括热电元件，置于上述的凹槽中。此热电元件与此发光二极管发射器基板中其对应的散热孔相接合。上述装置更包括一在此凹槽中的热电基板。该热电基板具有电通孔及接合垫，以电性连结此热电元件。上述装置还包括一发光二极管裸片，其具有置于此发光二极管发射器基板的向上表面上的掺杂层。
依据本发明的一或多个实施例，揭示一发光二极管组件。此发光二极管组件包括一向下表面及一向上表面。上述发光二极管组件包括一位于发光二极管组件的向下表面中的凹槽。此发光二极管组件也包括散热孔，其自凹槽的底部延伸至邻近发光二极管组件的向上表面的区域。此发光二极管组件更包括一置于发光二极管组件的向上表面上的发光二极管裸片。发光二极管组件还包括在凹槽中的热电元件。此发光二极管组件与散热孔接合，其中热电元件的电荷载流子的流动方向远离发光二极管裸片，将热能自发光二极管裸片移除。
依据本发明的一或多个实施例，揭示一种发光二极管组件的制造方法。此发光二极管组件的制造方法包括提供一第一半导体材料的一发光二极管发射器基板。此发光二极管发射器基板具有一向下表面及一向上表面。此发光二极管组件的制造方法更包括在发光二极管发射器基板的向下表面中蚀刻一凹槽。此发光二极管组件的制造方法还包括将发光二极管发射器基板中的导通孔图案化，使其自凹槽的底部延伸至邻近发光二极管发射器基板的向上表面的区域。此发光二极管组件的制造方法还包括提供一第二半导体材料的热电基板。此发光二极管组件的制造方法又包括该热电基板中的导通孔图案化。此发光二极管组件的制造方法还包括将热电元件接合至热电基板中的导通孔。此发光二极管组件的制造方法更包括将热电元件自凹槽中连结至发光二极管发射器基板中的导通孔。此发光二极管组件的制造方法还包括将发光二极管裸片连结至凹槽对侧的发光二极管发射器基板的向上表面。
虽然本发明已以数个优选实施例披露如上，然其并非用以定义本发明，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (10)

1.一种发光二极管组件，包括：
一发光二极管发射器基板，具有一向上表面及一向下表面，该发光二极管发射器基板包括一位于该发光二极管发射器基板的向下表面的凹槽，以及多个散热孔自该凹槽的底部延伸至邻近该发光二极管发射器基板的向上表面的区域；
多个热电元件，置于该凹槽中，其中所述多个热电元件各自连结至一对应的上述散热孔；
一热电基板，置于该凹槽中，其中该热电基板具有多个电通孔及接合垫以电性连结上述热电元件；以及
一发光二极管裸片，置于该发光二极管发射器基板的向上表面上，其中该发光二极管裸片包括多个掺杂层。
2.如权利要求1所述的发光二极管组件，其中该发光二极管发射器基板更包括一金属内连线以连结一第一散热孔至一邻近的第二散热孔。
3.如权利要求1所述的发光二极管组件，其中上述热电元件包括一交互排列的p型半导体热电元件及n型半导体热电元件，使得该p型半导体热电元件的数量与该m型半导体热电元件的数量相同。
4.如权利要求3所述的发光二极管组件，其中将上述一p型半导体热电元件通过其对应的散热孔及位于该发光二极管发射器基板中的一金属内连线，连结至一个邻近的该n型半导体热电元件，以连结该对应的散热孔。
5.如权利要求4所述的发光二极管组件，其中该热电基板的所述多个电通孔及该接合垫，与该发光二极管发射器基板的该散热孔及一或多个该金属内连线，共同地以串联方式电性连结该交互排列的p型半导体热电元件及n型半导体热电元件。
6.如权利要求4所述的发光二极管组件，其中该热电基板更包括一或多个热电内连线，将一个该p型半导体热电元件连结至一个邻近的该n型半导体热电元件。
7.一种发光二极管组件，具有一向下表面及一向上表面，该发光二极管组件包括：
一凹槽，位于该发光二极管组件的向下表面，及多个散热孔，自该凹槽的底部延伸至邻近该发光二极管组件的向上表面的区域；
一发光二极管裸片，置于该发光二极管组件的向上表面上；
多个热电元件，置于该凹槽中与所述多个散热孔连结，其中所述多个热电元件的电荷载流子的一流动方向远离该发光二极管裸片，将热能自该发光二极管裸片移除。
8.如权利要求7所述的发光二极管组件，其中所述多个热电元件包括一交互排列的p型半导体热电元件及n型半导体热电元件，使得该p型半导体热电元件的数量与该m型半导体热电元件的数量相同，其中该交互排列的p型半导体热电元件及n型半导体热电元件以串联形式电性连结。
9.如权利要求8所述的发光二极管组件，其中上述各个热电元件的靠近该发光二极管裸片的一端为冷端，且其中一个该n型半导体热电元件的一冷端连结至一个邻近的该p型半导体热电元件的一冷端，又上述各个热电元件的远离该发光二极管裸片的一端为热端，且其中一个该p型半导体热电元件的一热端连结至一个邻近的该n型半导体热电元件的一热端。
10.一种发光二极管组件的制造方法，包括：
提供一第一半导体材料的一发光二极管发射器基板，该发光二极管发射器基板具有一向下表面及一向上表面；
在该发光二极管发射器基板的向下表面中蚀刻一凹槽；
图案化该发光二极管发射器基板以形成的多个导通孔，使其自该凹槽的底部延伸至邻近该发光二极管发射器基板的向上表面的区域；
提供一第二半导体材料的一热电基板：
图案化该热电基板以形成多个导通孔；
将多个热电元件接合至该热电基板中的所述多个导通孔；
将该热电元件自该凹槽中接合至该发光二极管发射器基板中的所述多个导通孔；以及
将一发光二极管裸片接合至该凹槽对侧的该发光二极管发射器基板的向上表面。
CN201110087878.XA 2010-11-15 2011-04-06 结合热电装置的发光二极管组件及其制造方法 Active CN102468409B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/946,453 2010-11-15
US12/946,453 US8519409B2 (en) 2010-11-15 2010-11-15 Light emitting diode components integrated with thermoelectric devices

Publications (2)

Publication Number Publication Date
CN102468409A true CN102468409A (zh) 2012-05-23
CN102468409B CN102468409B (zh) 2014-08-06

Family

ID=46046998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110087878.XA Active CN102468409B (zh) 2010-11-15 2011-04-06 结合热电装置的发光二极管组件及其制造方法

Country Status (2)

Country Link
US (1) US8519409B2 (zh)
CN (1) CN102468409B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500729A (zh) * 2013-10-18 2014-01-08 中国科学院上海微系统与信息技术研究所 硅转接板结构及其圆片级制作方法
CN107833951A (zh) * 2017-11-28 2018-03-23 西安科锐盛创新科技有限公司 一种led封装方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018101815A1 (de) 2018-01-26 2019-08-01 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003131191A (ja) * 2001-10-22 2003-05-08 Matsushita Electric Ind Co Ltd フィールドシーケンシャルカラー液晶表示装置
CN1532613A (zh) * 2003-03-25 2004-09-29 ��ʽ��������Զ�֯�������� 有机电致发光器件和液晶显示器
JP2004342557A (ja) * 2003-05-19 2004-12-02 Seiko Epson Corp 照明装置および投射型表示装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05211239A (ja) 1991-09-12 1993-08-20 Texas Instr Inc <Ti> 集積回路相互接続構造とそれを形成する方法
DE4314907C1 (de) 1993-05-05 1994-08-25 Siemens Ag Verfahren zur Herstellung von vertikal miteinander elektrisch leitend kontaktierten Halbleiterbauelementen
US5391917A (en) 1993-05-10 1995-02-21 International Business Machines Corporation Multiprocessor module packaging
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
KR100377033B1 (ko) 1996-10-29 2003-03-26 트러시 테크날러지스 엘엘시 Ｉｃ 및 그 제조방법
US6037822A (en) 1997-09-30 2000-03-14 Intel Corporation Method and apparatus for distributing a clock on the silicon backside of an integrated circuit
US5998292A (en) 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6444576B1 (en) 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
EP1472730A4 (en) 2002-01-16 2010-04-14 Mann Alfred E Found Scient Res HOUSING FOR ELECTRONIC CIRCUITS WITH REDUCED SIZE
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6800930B2 (en) 2002-07-31 2004-10-05 Micron Technology, Inc. Semiconductor dice having back side redistribution layer accessed using through-silicon vias, and assemblies
US7030481B2 (en) 2002-12-09 2006-04-18 Internation Business Machines Corporation High density chip carrier with integrated passive devices
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US7633093B2 (en) * 2003-05-05 2009-12-15 Lighting Science Group Corporation Method of making optical light engines with elevated LEDs and resulting product
US6924551B2 (en) 2003-05-28 2005-08-02 Intel Corporation Through silicon via, folded flex microelectronic package
US7111149B2 (en) 2003-07-07 2006-09-19 Intel Corporation Method and apparatus for generating a device ID for stacked devices
TWI251313B (en) 2003-09-26 2006-03-11 Seiko Epson Corp Intermediate chip module, semiconductor device, circuit board, and electronic device
US7335972B2 (en) 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
JP4467318B2 (ja) 2004-01-28 2010-05-26 Ｎｅｃエレクトロニクス株式会社 半導体装置、マルチチップ半導体装置用チップのアライメント方法およびマルチチップ半導体装置用チップの製造方法
US7262495B2 (en) 2004-10-07 2007-08-28 Hewlett-Packard Development Company, L.P. 3D interconnect with protruding contacts
US7297574B2 (en) 2005-06-17 2007-11-20 Infineon Technologies Ag Multi-chip device and method for producing a multi-chip device
CN101740678A (zh) * 2008-11-10 2010-06-16 富士迈半导体精密工业（上海）有限公司 固态发光元件及光源模组

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003131191A (ja) * 2001-10-22 2003-05-08 Matsushita Electric Ind Co Ltd フィールドシーケンシャルカラー液晶表示装置
CN1532613A (zh) * 2003-03-25 2004-09-29 ��ʽ��������Զ�֯�������� 有机电致发光器件和液晶显示器
JP2004342557A (ja) * 2003-05-19 2004-12-02 Seiko Epson Corp 照明装置および投射型表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103500729A (zh) * 2013-10-18 2014-01-08 中国科学院上海微系统与信息技术研究所 硅转接板结构及其圆片级制作方法
CN103500729B (zh) * 2013-10-18 2015-10-14 中国科学院上海微系统与信息技术研究所 硅转接板结构及其圆片级制作方法
CN107833951A (zh) * 2017-11-28 2018-03-23 西安科锐盛创新科技有限公司 一种led封装方法
CN107833951B (zh) * 2017-11-28 2020-12-22 浙江清华柔性电子技术研究院 一种led封装方法

Also Published As

Publication number Publication date
US20120119246A1 (en) 2012-05-17
CN102468409B (zh) 2014-08-06
US8519409B2 (en) 2013-08-27

Similar Documents

Publication Publication Date Title
CN102339913B (zh) 高压led器件及其制造方法
US8076693B2 (en) Transparent heat spreader for LEDs
CN102157662B (zh) 装置及其形成方法
TWI344711B (en) Surface mountable chip
CN102859727B (zh) 具有增强散热性的发光二极管和相关联的操作方法
US10290788B2 (en) Systems and methods for managing heat from an LED
CN100550442C (zh) 发光装置和制造这种装置的方法
JP2008016797A (ja) 発光素子実装用サブマウント及び発光素子パッケージ
KR20060020605A (ko) Ｌｅｄ 파워 패키지
TW201017862A (en) Active thermal control for stacked IC devices
CN103098243A (zh) 具有自对准特征的发光二极管晶片级封装
US10177277B2 (en) Flip chip type light-emitting diode and method for manufacturing the same
CN102163677A (zh) 封装系统
CN101465347A (zh) 光源模组及其制造方法
CN101477981A (zh) 光源模组及其制造方法
CN104393137A (zh) 一种倒装发光器件及其制作方法
CN105122475A (zh) 单片发光器件
CN102468409B (zh) 结合热电装置的发光二极管组件及其制造方法
CN102194972B (zh) 发光装置封装元件
TW201115070A (en) Heat dissipation substrate
TWI720970B (zh) 發光裝置冷卻
US8222728B2 (en) Active solid heatsink device and fabricating method thereof
CN103247741A (zh) 一种led倒装芯片及其制造方法
CN110444559B (zh) 一种Micro-LED阵列及其制备方法
CN101587925A (zh) 发光元件的封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160504

Address after: Hsinchu City, Taiwan, China

Patentee after: EPISTAR Corp.

Address before: Hsinchu City, Taiwan, China

Patentee before: Yuanxin Optoelectronics Co.,Ltd.

Effective date of registration: 20160504

Address after: Hsinchu City, Taiwan, China

Patentee after: Yuanxin Optoelectronics Co.,Ltd.

Address before: Hsinchu City, Taiwan, China

Patentee before: Taiwan Semiconductor Manufacturing Co.,Ltd.