CN102467958B - 一种动态存储器的刷新频率装置及其方法 - Google Patents

一种动态存储器的刷新频率装置及其方法 Download PDF

Info

Publication number
CN102467958B
CN102467958B CN201010552301.7A CN201010552301A CN102467958B CN 102467958 B CN102467958 B CN 102467958B CN 201010552301 A CN201010552301 A CN 201010552301A CN 102467958 B CN102467958 B CN 102467958B
Authority
CN
China
Prior art keywords
signal
frequency
refresh
module
clock signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010552301.7A
Other languages
English (en)
Other versions
CN102467958A (zh
Inventor
刘奎伟
舒清明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhaoyi Innovation Technology Group Co ltd
Original Assignee
GigaDevice Semiconductor Beijing Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GigaDevice Semiconductor Beijing Inc filed Critical GigaDevice Semiconductor Beijing Inc
Priority to CN201010552301.7A priority Critical patent/CN102467958B/zh
Publication of CN102467958A publication Critical patent/CN102467958A/zh
Application granted granted Critical
Publication of CN102467958B publication Critical patent/CN102467958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dram (AREA)

Abstract

本发明公开了一种动态存储器的刷新频率装置和方法,包括:第一边沿采集模块接收外部时钟信号,采集外部时钟信号的上升沿或下降沿,产生第一脉冲信号;第二边沿采集模块接收内部时钟信号,采集内部时钟信号的上升沿或下降沿,产生第二脉冲信号;排队模块接收并根据第一脉冲信号和第二脉冲信号生成刷新请求信号;仲裁模块对刷新请求信号和读写请求信号进行仲裁,输出刷新操作信号;刷新时控模块接收并根据刷新操作信号控制刷新操作。通过本发明所述的刷新频率装置和方法,当动态存储器存储或读取的操作频率提高时,可选择采用外部或内部时钟频率作为刷新频率。

Description

一种动态存储器的刷新频率装置及其方法
技术领域
本发明主要涉及半导体存储器件,尤其涉及一种动态存储器的刷新频率装置及其方法。
背景技术
动态存储器中的数据通常以电荷形式存储在电容中,由于动态存储器中的MOS晶体管存在漏电现象,其中的电荷会逐渐漏失,最终造成数据丢失,因此,为了防止数据丢失,动态存储器就需要刷新电路不断对数据进行刷新来补偿电荷损失。传统的刷新电路产生刷新信号的时钟周期是预先设计好的,一般通过内部震荡器控制动态存储器的存储单元的刷新操作,刷新时间间隔固定不变,无法根据温度的变化自己调节周期,因此,当动态存储器存取操作频率提高时,动态存储器内部受噪声干扰的影响将变大,即动态存储器的存储单元的漏电将加快,而固定刷新频率下的刷新操作相对较慢,造成电荷丢失在相同时间内不断累计,达到一定程度后造成存储在动态存储器的存储单元的数据出错,并使数据存储的出错几率不断变大。
发明内容
有鉴于此,本发明的目的在于提供一种动态存储器的刷新频率装置及其方法,当动态存储器存储或读取的操作频率提高时,可选择采用外部或内部时钟频率作为刷新频率,当存储器以较高速度进行存储或读取操作时,使存储器的刷新频率随着外部时钟频率的提高而提高,从而减小动态存储器的数据存储的出错几率。
根据本发明的一方面,提供了一种动态存储器的刷新频率装置,包括:
第一边沿采集模块,用于接收外部时钟信号,采集所述外部时钟信号的上升沿或下降沿,产生第一脉冲信号;
第二边沿采集模块,用于接收内部时钟信号,采集所述内部时钟信号的上升沿或下降沿,产生第二脉冲信号;
排队模块,用于接收并根据所述第一脉冲信号和所述第二脉冲信号生成刷新请求信号;
仲裁模块,用于对所述刷新请求信号和读写请求信号进行仲裁,输出刷新操作信号;
刷新时控模块,用于接收并根据所述刷新操作信号控制刷新操作。
根据本发明的一个特征,
所述刷新频率装置还包括第一分频器和第二分频器,其中,
所述第一分频器,用于根据第一分频控制信号对所述外部时钟信号进行分频,确定和调整刷新频率门限值,生成经过分频的外部时钟信号;
所述第二分频器,用于根据第二分频控制信号对所述内部时钟信号进行分频,确定和调整最低刷新频率值,生成经过分频的内部时钟信号;其中,
所述第一边沿采集模块,用于接收所述经过分频的外部时钟信号,采集所述经过分频的外部时钟信号的上升沿或下降沿,产生所述第一脉冲信号;
所述第二边沿采集模块,用于接收所述经过分频的内部时钟信号,采集所述经过分频的内部时钟信号的上升沿或下降沿,产生所述第二脉冲信号。
根据本发明的另一个特征,
所述排队模块,用于根据所述第一脉冲信号和所述第二脉冲信号的先后顺序生成所述刷新请求信号。
根据本发明的另一个特征,
所述排队模块,当所述外部时钟信号的频率比所述内部时钟信号的频率更高时,用于根据先到达所述排队模块的所述第一脉冲信号生成所述刷新请求信号;当所述外部时钟信号的频率比所述内部时钟信号的频率更低时,用于根据先到达所述排队模块的所述第二脉冲信号生成所述刷新请求信号。
根据本发明的另一个特征,
所述仲裁模块,用于确定所述刷新操作和读写操作的执行顺序,输出所述刷新操作信号或读写操作信号;其中,
当所述仲裁模块确定执行所述刷新操作时,输出所述刷新操作信号;
当所述仲裁模块确定执行所述读写操作时,输出所述读写操作信号。
根据本发明的另一个特征,所述刷新频率装置还包括:
重置模块,用于接收所述排队模块输出的所述刷新请求信号或系统重置信号生成第一重置信号。
根据本发明的另一个特征,
所述第一边沿采集模块和所述第二边沿采集模块,用于接收并根据所述第一重置信号,恢复为初始工作状态,等待进入下一刷新周期工作状态;或者
所述第一分频器和所述第二分频器,用于接收并根据所述第一重置信号,恢复为初始工作状态,等待进入下一刷新周期工作状态。
根据本发明的另一个特征,
所述刷新时控模块,用于发出第二重置信号;
所述排队模块,用于接收并根据所述第二重置信号,恢复为初始工作状态,等待进入下一刷新周期工作状态。
根据本发明的另一方面,提供了一种动态存储器的刷新频率方法,包括:
所述第一边沿采集模块接收所述外部时钟信号,采集所述外部时钟信号的上升沿或下降沿,产生第一脉冲信号;
所述第二边沿采集模块接收所述内部时钟信号,采集所述内部时钟信号的上升沿或下降沿,产生第二脉冲信号;
所述排队模块接收并根据所述第一脉冲信号和所述第二脉冲信号生成刷新请求信号;
所述仲裁模块对所述刷新请求信号和读写请求信号进行仲裁,输出刷新操作信号;
所述刷新时控模块接收并根据所述刷新操作信号控制刷新操作。
根据本发明的一个特征,所述方法还包括:
所述第一分频器根据第一分频控制信号对所述外部时钟信号进行分频,确定和调整刷新频率门限值,生成经过分频的外部时钟信号;
所述第二分频器根据第二分频控制信号对所述内部时钟信号进行分频,确定和调整最低刷新频率值,生成经过分频的内部时钟信号;其中,
所述第一边沿采集模块接收所述经过分频的外部时钟信号,采集所述经过分频的外部时钟信号的上升沿或下降沿,产生所述第一脉冲信号;
所述第二边沿采集模块接收所述经过分频的内部时钟信号,采集所述经过分频的内部时钟信号的上升沿或下降沿,产生所述第二脉冲信号。
根据本发明的另一个特征,
所述排队模块根据所述第一脉冲信号和所述第二脉冲信号的先后顺序生成所述刷新请求信号。
根据本发明的另一个特征,
当所述外部时钟信号的频率比所述内部时钟信号的频率更高时,根据先到达所述排队模块的所述第一脉冲信号生成所述刷新请求信号;
当所述外部时钟信号的频率比所述内部时钟信号的频率更低时,根据先到达所述排队模块的所述第二脉冲信号生成所述刷新请求信号。
根据本发明的另一个特征,
所述仲裁模块确定所述刷新操作和读写操作的执行顺序,输出所述刷新操作信号或读写操作信号;其中,
当所述仲裁模块确定执行刷新操作时,输出所述刷新操作信号;
当所述仲裁模块确定执行读写操作时,输出所述读写操作信号。
根据本发明的另一个特征,所述方法还包括:
重置模块接收所述排队模块输出的所述刷新请求信号或系统重置信号生成第一重置信号。
根据本发明的另一个特征,
所述第一边沿采集模块和所述第二边沿采集模块接收并根据所述第一重置信号,恢复为初始工作状态,等待进入下一刷新周期工作状态;或者
所述第一分频器和所述第二分频器接收并根据所述第一重置信号,恢复为初始工作状态,等待进入下一刷新周期工作状态。
根据本发明的另一个特征,
所述刷新时控模块发出第二重置信号;
所述排队模块接收并根据所述第二重置信号,恢复为初始工作状态,等待进入下一刷新周期工作状态。
本发明所述的一种动态存储器的刷新频率装置及其方法,由于在动态存储器外部时钟频率变化的过程中,动态存储器的刷新操作会根据外部时钟频率的不同,自动选择使用内部时钟或外部时钟。通过设定刷新频率门限值,当外部时钟频率小于刷新频率门限值时,选择内部时钟控制刷新操作;当外部时钟频率大于刷新频率门限值时,选择外部时钟控制刷新操作,因此,当动态存储器存储或读取的操作频率提高时,可选择采用外部或内部时钟频率作为刷新频率。当采用外部时钟频率作为刷新频率时,可以使存储器的刷新频率随着外部时钟频率的提高而提高,从而减小动态存储器的数据存储的出错几率。另外,由于可以动态调整最低刷新频率值和刷新频率门限值,从而满足不同制造工艺对动态存储器的时钟频率和刷新频率变化的需求,节省了动态存储器的设计成本。
附图说明
图1为本发明第一实施例中动态存储器的刷新频率装置的结构框图;
图2为本发明第一实施例中动态存储器的刷新频率方法的流程图;
图3为本发明第二实施例中动态存储器的刷新频率装置的结构框图;
图4为本发明第二实施例中动态存储器的刷新频率方法的流程图;
图5为本发明第二实施例中动态存储器的刷新频率的曲线图。
具体实施方式
下面结合附图详细描述本发明的具体实施例。
图1为本发明第一实施例中动态存储器的刷新频率装置的结构框图,图1中包括:内部时钟发生器1、外部时钟发生器2、重置模块101、第一边沿采集模块102、第二边沿采集模块103、排队模块104、仲裁模块105、和刷新时控模块106。其中,
内部时钟发生器1,用于设定并生成内部时钟信号;
外部时钟发生器2,用于设定并生成外部时钟信号;
重置模块101,包括第一输入端、第二输入端和输出端,其中,
第一输入端用于接收系统重置信号;
第二输入端用于接收排队模块104输出的刷新请求信号;
输出端用于输出第一重置信号。
重置模块101,用于根据排队模块104输出的刷新请求信号或系统重置信号,生成第一重置信号。
第一边沿采集模块102,包括第一输入端、第二输入端和输出端,其中,
第一输入端用于接收外部时钟信号,采集外部时钟信号的上升沿或下降沿,产生第一脉冲信号;
第二输入端用于接收重置模块101输出的第一重置信号,当第一边沿采集模块102接收到第一重置信号时,第一边沿采集模块102将恢复为初始工作状态,等待进入下一刷新周期工作状态;
输出端用于输出第一脉冲信号。
第二边沿采集模块103,包括第一输入端、第二输入端和输出端,其中,
第一输入端用于接收内部时钟信号,采集内部时钟信号的上升沿或下降沿,产生第二脉冲信号;
第二输入端用于接收重置模块101输出的第一重置信号,当第二边沿采集模块103接收到第一重置信号时,第二边沿采集模块103将恢复为初始工作状态,等待进入下一刷新周期工作状态;
输出端用于输出第二脉冲信号。
排队模块104,包括第一输入端、第二输入端、第三输入端和输出端,其中,
第一输入端用于接收第一边沿采集模块102输出的第一脉冲信号;
第二输入端用于接收第二边沿采集模块103输出的第二脉冲信号;
第三输入端用于接收刷新时控模块106输出的第二重置信号;
输出端用于输出刷新请求信号。
排队模块104根据接收的第一脉冲信号和第二脉冲信号,生成刷新请求信号。其中,
排队模块104,用于根据第一脉冲信号和第二脉冲信号的先后顺序生成刷新请求信号。
当外部时钟信号的频率比内部时钟信号的频率更高时,第一脉冲信号将比第二脉冲信号先到达排队模块104,排队模块104将根据第一脉冲信号生成刷新请求信号,此时,由外部时钟信号控制刷新操作;
当外部时钟信号的频率比内部时钟信号的频率更低时,第二脉冲信号将比第一脉冲信号先到达排队模块104,排队模块104将根据第二脉冲信号生成刷新请求信号,此时,由内部时钟信号控制刷新操作;
另外,当排队模块104接收刷新时控模块106输出的第二重置信号时,将恢复为初始工作状态,等待进入下一刷新周期工作状态。
仲裁模块105,包括第一输入端、第二输入端、第一输出端和第二输出端,其中,
第一输入端用于接收排队模块104输出的刷新请求信号;
第二输入端用于接收读写请求信号;
第一输出端用于输出刷新操作信号;
第二输出端用于输出读写操作信号。
仲裁模块105,用于对接收的刷新请求信号和读写请求信号进行仲裁,确定刷新操作和读写操作的执行顺序,输出刷新操作信号或读写操作信号;其中,
当仲裁模块105确定执行刷新操作时,将输出刷新操作信号;
当仲裁模块105确定执行读写操作时,将输出读写操作信号。
刷新时控模块106,包括输入端和输出端,其中,
输入端用于接收仲裁模块105输出的刷新操作信号;
输出端用于输出第二重置信号到排队模块104。
刷新时控模块106,用于根据刷新操作信号控制刷新操作,并发出第二重置信号。
图2为本发明第一实施例中动态存储器的刷新频率方法的流程图,具体步骤如下:
步骤201,内部时钟发生器1设定并生成内部时钟信号;
步骤202,外部时钟发生器2设定并生成外部时钟信号;
步骤203,第一边沿采集模块102接收外部时钟信号,采集外部时钟信号的上升沿或下降沿,产生第一脉冲信号;第二边沿采集模块103接收内部时钟信号,采集内部时钟信号的上升沿或下降沿,产生第二脉冲信号;
步骤204,排队模块104根据接收的第一脉冲信号和第二脉冲信号,生成刷新请求信号。其中,
排队模块104根据第一脉冲信号和第二脉冲信号的先后顺序生成刷新请求信号。
当外部时钟信号的频率比内部时钟信号的频率更高时,第一脉冲信号将比第二脉冲信号先到达排队模块104,排队模块104将根据第一脉冲信号生成刷新请求信号,此时,由外部时钟信号控制刷新操作;
当外部时钟信号的频率比内部时钟信号的频率更低时,第二脉冲信号将比第一脉冲信号先到达排队模块104,排队模块104将根据第二脉冲信号生成刷新请求信号,此时,由内部时钟信号控制刷新操作。
步骤205,仲裁模块105对接收的刷新请求信号和读写请求信号进行仲裁,确定刷新操作和读写操作的执行顺序,输出刷新操作信号或读写操作信号;其中,
当仲裁模块105确定执行刷新操作时,将输出刷新操作信号;
当仲裁模块105确定执行读写操作时,将输出读写操作信号。
步骤206,刷新时控模块106根据刷新操作信号控制刷新操作,并发出第二重置信号。
在执行上述步骤过程中,当重置模块101接收到排队模块104输出的刷新请求信号或系统重置信号时,将生成第一重置信号;当第一边沿采集模块102和第二边沿采集模块103接收到重置模块101输出的第一重置信号时,将恢复为初始工作状态,等待进入下一刷新周期工作状态;当排队模块104接收到刷新时控模块106输出的第二重置信号时,将恢复为初始工作状态,等待进入下一刷新周期工作状态。
图3为本发明第二实施例中动态存储器的刷新频率装置的结构框图,图3中包括:内部时钟发生器1、外部时钟发生器2、重置模块301、第一分频器302、第二分频器303、第三边沿采集模块304、第四边沿采集模块305、排队模块306、仲裁模块307、和刷新时控模块308。其中,
内部时钟发生器1,用于设定并生成内部时钟信号;
外部时钟发生器2,用于设定并生成外部时钟信号;
重置模块301,包括第一输入端、第二输入端和输出端,其中,
第一输入端用于接收系统重置信号;
第二输入端用于接收排队模块306输出的刷新请求信号;
输出端用于输出第一重置信号。
重置模块301,用于根据排队模块306输出的刷新请求信号或系统重置信号,生成第一重置信号。
第一分频器302,包括第一输入端、第二输入端、第三输入端和输出端,其中,
第一输入端用于接收外部时钟信号;
第二输入端用于接收第一分频控制信号;
第三输入端用于接收重置模块301输出的第一重置信号;
输出端用于输出经过分频的外部时钟信号。
第一分频器302,用于根据第一分频控制信号对外部时钟信号进行分频,确定和调整刷新频率门限值,生成经过分频的外部时钟信号。
当第一分频器302接收重置模块301输出的第一重置信号时,第一分频器302恢复为初始工作状态,等待进入下一刷新周期工作状态。
第二分频器303,包括第一输入端、第二输入端、第三输入端和输出端,其中,
第一输入端用于接收内部时钟信号;
第二输入端用于接收第二分频控制信号;
第三输入端用于接收重置模块301输出的第一重置信号;
输出端用于输出经过分频的内部时钟信号。
第二分频器303,用于根据第二分频控制信号对内部时钟信号进行分频,确定和调整最低刷新频率值,生成经过分频的内部时钟信号。
当第二分频器303接收重置模块301输出的第一重置信号时,第二分频器303恢复为初始工作状态,等待进入下一刷新周期工作状态。
第一分频器302、第二分频器303能够根据动态存储器的实际工作需要,分别对外部时钟信号和内部时钟信号进行动态、灵活调整,确保动态存储器在调整的刷新频率下正常稳定的工作。第一分频器302、第二分频器303的分频大小可以根据动态存储器的实际工作需要来动态、灵活调整,例如,由系统控制分频大小。这样做的好处是,对于不同制造工艺下的动态存储器,可以在进行动态存储器芯片测试的时候,通过控制第一分频器302、第二分频器303的分频大小来调整刷新频率,以满足不同的性能要求。
第三边沿采集模块304,包括输入端和输出端,其中,
输入端用于接收第一分频器302输出的经过分频的外部时钟信号,采集经过分频的外部时钟信号的上升沿或下降沿,产生第一脉冲信号;
输出端用于输出第一脉冲信号。
第四边沿采集模块305,包括输入端和输出端,其中,
输入端用于接收第二分频器303输出的经过分频的内部时钟信号,采集经过分频的内部时钟信号的上升沿或下降沿,产生第二脉冲信号;
输出端用于输出第二脉冲信号。
排队模块306,包括第一输入端、第二输入端和输出端,其中,
第一输入端用于接收第三边沿采集模块304输出的第一脉冲信号;
第二输入端用于接收第四边沿采集模块305输出的第二脉冲信号;
输出端用于输出刷新请求信号。
排队模块306根据接收的第一脉冲信号和第二脉冲信号,生成刷新请求信号。其中,
排队模块306,用于根据第一脉冲信号和第二脉冲信号的先后顺序生成刷新请求信号。
当经过分频的外部时钟信号的频率比经过分频的内部时钟信号的频率更高时,第一脉冲信号将比第二脉冲信号先到达排队模块306,排队模块306根据第一脉冲信号生成刷新请求信号,此时,由经过分频的外部时钟信号控制刷新操作;
当经过分频的外部时钟信号的频率比经过分频的内部时钟信号的频率更低时,第二脉冲信号将比第一脉冲信号先到达排队模块306,排队模块306根据第二脉冲信号生成刷新请求信号,此时,由经过分频的内部时钟信号控制刷新操作;
另外,当排队模块306接收刷新时控模块307输出的第二重置信号时,将恢复为初始工作状态,等待进入下一刷新周期工作状态。
仲裁模块307,包括第一输入端、第二输入端、第一输出端和第二输出端,其中,
第一输入端用于接收排队模块306输出的刷新请求信号;
第二输入端用于接收读写请求信号;
第一输出端用于输出刷新操作信号;
第二输出端用于输出读写操作信号。
仲裁模块307,用于对接收的刷新请求信号和读写请求信号进行仲裁,确定刷新操作和读写操作的执行顺序,输出刷新操作信号或读写操作信号;其中,
当仲裁模块307确定执行刷新操作时,将输出刷新操作信号;
当仲裁模块307确定执行读写操作时,将输出读写操作信号。
刷新时控模块308,包括输入端和输出端,其中,
输入端用于接收仲裁模块307输出的刷新操作信号;
输出端用于输出第二重置信号到排队模块306。
刷新时控模块308,用于根据刷新操作信号控制刷新操作,并发出第二重置信号。
图4为本发明第二实施例中动态存储器的刷新频率方法的流程图,具体步骤如下:
步骤401,内部时钟发生器1设定并生成内部时钟信号;
步骤402,外部时钟发生器2设定并生成外部时钟信号;
步骤403,第二分频器303根据第二分频控制信号对内部时钟信号进行分频,确定和调整最低刷新频率值,生成经过分频的内部时钟信号;
步骤404,第一分频器302根据第一分频控制信号对外部时钟信号进行分频,确定和调整刷新频率门限值,生成经过分频的外部时钟信号;
步骤405,第三边沿采集模块304接收第一分频器302输出的经过分频的外部时钟信号,采集经过分频的外部时钟信号的上升沿或下降沿,产生第一脉冲信号;第四边沿采集模块305接收第二分频器303输出的经过分频的内部时钟信号,采集经过分频的内部时钟信号的上升沿或下降沿,产生第二脉冲信号;
步骤406,排队模块306根据接收的第一脉冲信号和第二脉冲信号,生成刷新请求信号;其中,
排队模块306,用于根据第一脉冲信号和第二脉冲信号的先后顺序生成刷新请求信号。
当经过分频的外部时钟信号的频率比经过分频的内部时钟信号的频率更高时,第一脉冲信号将比第二脉冲信号先到达排队模块306,排队模块306根据第一脉冲信号生成刷新请求信号,此时,由经过分频的外部时钟信号控制刷新操作;
当经过分频的外部时钟信号的频率比经过分频的内部时钟信号的频率更低时,第二脉冲信号将比第一脉冲信号先到达排队模块306,排队模块306根据第二脉冲信号生成刷新请求信号,此时,由经过分频的内部时钟信号控制刷新操作;
步骤407,仲裁模块307对接收的刷新请求信号和读写请求信号进行仲裁,确定刷新操作和读写操作的执行顺序,输出刷新操作信号或读写操作信号;其中,
当仲裁模块307确定执行刷新操作时,将输出刷新操作信号;
当仲裁模块307确定执行读写操作时,将输出读写操作信号。
步骤408,刷新时控模块308根据刷新操作信号控制刷新操作,并发出第二重置信号;
在执行上述步骤过程中,当重置模块301接收到排队模块306输出的刷新请求信号或系统重置信号时,生成第一重置信号。当第一分频器302、第二分频器303接收到重置模块301输出的第一重置信号时,第一分频器302、第二分频器303将恢复为初始工作状态,等待进入下一刷新周期工作状态。当排队模块306接收刷新时控模块307输出的第二重置信号时,将恢复为初始工作状态,等待进入下一刷新周期工作状态。
图5为本发明第二实施例中动态存储器的刷新频率的曲线图。图5中,横轴表示外部时钟频率,纵轴表示刷新频率。如图5所示,如果外部时钟频率低于刷新频率门限,则由内部时钟控制刷新操作,刷新频率为最低刷新频率;如果外部时钟频率高于刷新频率门限,则由外部时钟控制刷新操作,刷新频率随着外部时钟频率的提高而提高。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,对本发明实施例所作的任何修改、变更、组合、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (18)

1.一种动态存储器的刷新频率装置,其特征在于,包括:
第一边沿采集模块,用于接收外部时钟信号,采集所述外部时钟信号的上升沿或下降沿,产生第一脉冲信号;
第二边沿采集模块,用于接收内部时钟信号,采集所述内部时钟信号的上升沿或下降沿,产生第二脉冲信号;
排队模块,用于接收并根据所述第一脉冲信号和所述第二脉冲信号生成刷新请求信号;
仲裁模块,用于对所述刷新请求信号和读写请求信号进行仲裁,确定刷新操作和读写操作的执行顺序,当确定执行刷新操作时,输出刷新操作信号,当确定执行读写操作时,输出读写操作信号;
刷新时控模块,用于接收并根据所述刷新操作信号控制刷新操作。
2.根据权利要求1所述的装置,其特征在于,所述刷新频率装置还包括第一分频器和第二分频器,其中,
所述第一分频器,用于根据第一分频控制信号对所述外部时钟信号进行分频,确定和调整刷新频率门限值,生成经过分频的外部时钟信号;
所述第二分频器,用于根据第二分频控制信号对所述内部时钟信号进行分频,确定和调整最低刷新频率值,生成经过分频的内部时钟信号;其中,
所述第一边沿采集模块,用于接收所述经过分频的外部时钟信号,采集所述经过分频的外部时钟信号的上升沿或下降沿,产生所述第一脉冲信号;
所述第二边沿采集模块,用于接收所述经过分频的内部时钟信号,采集所述经过分频的内部时钟信号的上升沿或下降沿,产生所述第二脉冲信号。
3.根据权利要求1所述的装置,其特征在于,
所述排队模块,用于根据所述第一脉冲信号和所述第二脉冲信号的先后顺序生成所述刷新请求信号。
4.根据权利要求3所述的装置,其特征在于,
所述排队模块,当所述外部时钟信号的频率比所述内部时钟信号的频率更高时,用于根据先到达所述排队模块的所述第一脉冲信号生成所述刷新请求信号;当所述外部时钟信号的频率比所述内部时钟信号的频率更低时,用于根据先到达所述排队模块的所述第二脉冲信号生成所述刷新请求信号。
5.根据权利要求1所述的装置,其特征在于,所述刷新频率装置还包括:
重置模块,用于接收所述排队模块输出的所述刷新请求信号或系统重置信号生成第一重置信号。
6.根据权利要求5所述的装置,其特征在于,
所述第一边沿采集模块和所述第二边沿采集模块,用于接收并根据所述第一重置信号,恢复为初始工作状态,等待进入下一刷新周期工作状态。
7.根据权利要求2所述的装置,其特征在于,所述刷新频率装置还包括:
重置模块,用于接收所述排队模块输出的所述刷新请求信号或系统重置信号生成第一重置信号。
8.根据权利要求7所述的装置,其特征在于,
所述第一分频器和所述第二分频器,用于接收并根据所述第一重置信号,恢复为初始工作状态,等待进入下一刷新周期工作状态。
9.根据权利要求1所述的装置,其特征在于,
所述刷新时控模块,用于发出第二重置信号;
所述排队模块,用于接收并根据所述第二重置信号,恢复为初始工作状态,等待进入下一刷新周期工作状态。
10.一种动态存储器的刷新频率方法,其特征在于,包括:
第一边沿采集模块接收外部时钟信号,采集所述外部时钟信号的上升沿或下降沿,产生第一脉冲信号;
第二边沿采集模块接收内部时钟信号,采集所述内部时钟信号的上升沿或下降沿,产生第二脉冲信号;
排队模块接收并根据所述第一脉冲信号和所述第二脉冲信号生成刷新请求信号;
仲裁模块对所述刷新请求信号和读写请求信号进行仲裁,确定刷新操作和读写操作的执行顺序,当确定执行刷新操作时,输出刷新操作信号,当确定执行读写操作时,输出读写操作信号;
刷新时控模块接收并根据所述刷新操作信号控制刷新操作。
11.根据权利要求10所述的方法,其特征在于,所述方法还包括:
第一分频器根据第一分频控制信号对所述外部时钟信号进行分频,确定和调整刷新频率门限值,生成经过分频的外部时钟信号;
第二分频器根据第二分频控制信号对所述内部时钟信号进行分频,确定和调整最低刷新频率值,生成经过分频的内部时钟信号;其中,
所述第一边沿采集模块接收所述经过分频的外部时钟信号,采集所述经过分频的外部时钟信号的上升沿或下降沿,产生所述第一脉冲信号;
所述第二边沿采集模块接收所述经过分频的内部时钟信号,采集所述经过分频的内部时钟信号的上升沿或下降沿,产生所述第二脉冲信号。
12.根据权利要求10所述的方法,其特征在于,
所述排队模块根据所述第一脉冲信号和所述第二脉冲信号的先后顺序生成所述刷新请求信号。
13.根据权利要求12所述的方法,其特征在于,
当所述外部时钟信号的频率比所述内部时钟信号的频率更高时,根据先到达所述排队模块的所述第一脉冲信号生成所述刷新请求信号;
当所述外部时钟信号的频率比所述内部时钟信号的频率更低时,根据先到达所述排队模块的所述第二脉冲信号生成所述刷新请求信号。
14.根据权利要求10所述的方法,其特征在于,所述方法还包括:
重置模块接收所述排队模块输出的所述刷新请求信号或系统重置信号生成第一重置信号。
15.根据权利要求14所述的方法,其特征在于,
所述第一边沿采集模块和所述第二边沿采集模块接收并根据所述第一重置信号,恢复为初始工作状态,等待进入下一刷新周期工作状态。
16.根据权利要求11所述的方法,其特征在于,所述方法还包括:
重置模块接收所述排队模块输出的所述刷新请求信号或系统重置信号生成第一重置信号。
17.根据权利要求16所述的方法,其特征在于,
所述第一分频器和所述第二分频器接收并根据所述第一重置信号,恢复为初始工作状态,等待进入下一刷新周期工作状态。
18.根据权利要求10所述的方法,其特征在于,
所述刷新时控模块发出第二重置信号;
所述排队模块接收并根据所述第二重置信号,恢复为初始工作状态,等待进入下一刷新周期工作状态。
CN201010552301.7A 2010-11-18 2010-11-18 一种动态存储器的刷新频率装置及其方法 Active CN102467958B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010552301.7A CN102467958B (zh) 2010-11-18 2010-11-18 一种动态存储器的刷新频率装置及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010552301.7A CN102467958B (zh) 2010-11-18 2010-11-18 一种动态存储器的刷新频率装置及其方法

Publications (2)

Publication Number Publication Date
CN102467958A CN102467958A (zh) 2012-05-23
CN102467958B true CN102467958B (zh) 2015-03-04

Family

ID=46071489

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010552301.7A Active CN102467958B (zh) 2010-11-18 2010-11-18 一种动态存储器的刷新频率装置及其方法

Country Status (1)

Country Link
CN (1) CN102467958B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114974343B (zh) * 2021-02-24 2024-09-03 华邦电子股份有限公司 半导体存储装置
CN114141288A (zh) * 2021-11-23 2022-03-04 西安紫光国芯半导体有限公司 存储单元的刷新方法、控制电路以及堆叠芯片

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1845252A (zh) * 2006-05-12 2006-10-11 北京芯技佳易微电子科技有限公司 无时钟条件下动态随机存取存储器内核稳定刷新的方法
CN1945733A (zh) * 2005-09-28 2007-04-11 海力士半导体有限公司 半导体存储器件中的延迟锁定操作

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101481578B1 (ko) * 2008-10-16 2015-01-21 삼성전자주식회사 지연 동기 루프 회로의 동작을 제어하는 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1945733A (zh) * 2005-09-28 2007-04-11 海力士半导体有限公司 半导体存储器件中的延迟锁定操作
CN1845252A (zh) * 2006-05-12 2006-10-11 北京芯技佳易微电子科技有限公司 无时钟条件下动态随机存取存储器内核稳定刷新的方法

Also Published As

Publication number Publication date
CN102467958A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
JP2018514776A (ja) Fmcwレーダーシステムにおけるチャープの動的プログラミング
US9817434B2 (en) Memory system controlling peak current generation for a plurality of memories by synchronizing internal clock of each memory with a processor clock at different times to avoid peak current generation period overlapping
US10665286B2 (en) Pseudo static random access memory and control method thereof
CN113168268B (zh) 触控检测方法、触控检测电路、触控芯片以及电子设备
US7778093B2 (en) Memory control circuit capable of dynamically adjusting deglitch windows, and related method
CN103986454A (zh) 一种数字数据信号的采样方法及装置
CN108124057A (zh) 电子装置内存的抗干扰方法及相关产品
CN102467958B (zh) 一种动态存储器的刷新频率装置及其方法
EP2911064B1 (en) Memory initializing method and electronic device supporting the same
CN103093778A (zh) 音频处理系统及音频信号暂存器的调整方法
US6748464B2 (en) Semiconductor device comprising CPU and peripheral circuit wherein control unit performs wait cycle control that makes peripheral circuit wait a predetermined time before responding to CPU
US11270751B2 (en) Pseudo static random access memory and method for writing data thereof
WO2018222641A1 (en) Mid-cycle adjustment of internal clock signal timing
JP5449032B2 (ja) メモリシステム
CN112485640A (zh) 内置电容器的检测方法、装置、检测设备和存储介质
US10181353B2 (en) Memory control circuit and method thereof
EP2735927A2 (en) Data processing apparatus and method in PLC system
CN103714012A (zh) 数据处理方法和装置
CN1937075A (zh) 数据传送操作完成检测电路和包含其的半导体存储器件
CN107632787B (zh) 数据读取方法、装置及系统
US10496328B2 (en) Memory control circuit and memory controlling method
CN101261875A (zh) 存储器控制器
CN112433967B (zh) Ddr设备的控制方法、装置、设备、芯片及存储介质
CN110648703B (zh) 数据采集电路、读数据窗口的控制方法及装置
US20070277006A1 (en) Systems and methods capable of controlling multiple data access

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C53 Correction of patent of invention or patent application
CB02 Change of applicant information

Address after: 100083 Beijing City, Haidian District Xueyuan Road No. 30, large industrial building A block 12 layer

Applicant after: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

Address before: 100084 Room 301, B building, Tsinghua Science and Technology Park, Haidian District, Beijing

Applicant before: GigaDevice Semiconductor Inc.

COR Change of bibliographic data

Free format text: CORRECT: APPLICANT; FROM: BEIJING GIGADEVICE SEMICONDUCTOR INC. TO: BEIJING GIGADEVICE SEMICONDUCTOR CO., LTD.

C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094

Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd.

Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing

Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc.

CP03 Change of name, title or address