CN114141288A - 存储单元的刷新方法、控制电路以及堆叠芯片 - Google Patents

Abstract

本申请涉及半导体存储器技术领域，尤其是涉及一种存储单元的刷新方法、控制电路、存储芯片以及堆叠芯片。其中，存储单元的刷新方法，包括：获取读写操作频率；基于所述读写操作频率调整存储单元的刷新频率。其能够在保证DRAM本身对刷新频率的要求下，动态调整刷新频率，提高读写操作效率。

Description

存储单元的刷新方法、控制电路以及堆叠芯片

技术领域

本申请涉及半导体存储器技术领域，尤其是涉及一种存储单元的刷新方法、控制电路以及堆叠芯片。

背景技术

DRAM是动态随机存取存储器的英文简称，其基本存储单元由晶体管和电容器两个元件组成。在实际使用中，随着时间的推移，电容器会泄漏电荷，导致电容器上所存储的电荷数量，并不足以正确的判别数据，而导致数据毁损。因此，为了保持存储在内存中的数据，必须定期刷新电容器，确保数据不会丢失。

由于在DRAM刷新时无法进行读写操作，且现有技术中仅考虑DRAM本身对刷新频率的要求，较少考虑读写效率对刷新频率的影响，导致在特定情形下读写操作效率不能达到最优。

发明内容

本申请提供一种存储单元的刷新方法、刷新控制电路以及堆叠芯片，其能够在保证DRAM本身对刷新频率的要求下，动态调整刷新频率，提高读写操作效率。

为解决上述技术问题，本申请提供的第一个技术方案为：提供一种存储单元的刷新方法，包括：获取读写操作频率；基于所述读写操作频率调整存储单元的刷新频率。

其中，所述读写操作频率与所述存储单元的刷新频率呈负相关。

其中，所述基于所述读写操作频率调整存储单元的刷新频率的步骤，包括：响应于所述读写操作频率大于第一频率阈值，利用第一刷新频率刷新所述存储单元，所述第一刷新频率小于预设刷新频率；响应于所述读写操作频率大于第二频率阈值，停止对所述存储单元刷新；所述第二频率阈值大于所述第一频率阈值。

其中，所述响应于所述读写操作频率大于第一频率阈值，利用第一刷新频率刷新所述存储单元的步骤之后，包括：响应于所述读写操作频率小于所述第一频率阈值，利用所述预设刷新频率刷新所述存储单元。

其中，所述获取读写操作频率的步骤，还包括：获取读写模式；基于所述读写操作频率调整存储单元的刷新频率的步骤，包括：基于所述读写模式以及所述读写操作频率调整所述存储单元的刷新频率。

其中，所述基于所述读写模式以及所述读写操作频率调整所述存储单元的刷新频率的步骤，包括：

响应于所述读写操作频率大于第一频率阈值，且所述读写模式为顺序遍历，利用第二刷新频率刷新所述存储单元；响应于所述读写操作频率大于第一频率阈值，且所述读写模式为随机遍历，利用第三刷新频率刷新所述存储单元；所述第二刷新频率以及所述第三刷新频率小于预设刷新频率；所述第二刷新频率与所述第三刷新频率不同；

响应于所述读写操作频率大于第二频率阈值，且所述读写模式为顺序遍历，停止对所述存储单元刷新；响应于所述读写操作频率大于第二频率阈值，且所述读写模式为随机遍历；停止对所述存储单元刷新；其中，所述第二频率阈值大于所述第一频率阈值。

其中，所述基于所述读写模式以及所述读写操作频率调整存储单元的刷新频率的步骤之后，包括：响应于所述读写操作频率小于第一频率阈值，且所述读写模式为顺序遍历，利用所述预设刷新频率刷新所述存储单元；响应于所述读写操作频率小于第一频率阈值，且所述读写模式为随机遍历，利用所述预设刷新频率刷新所述存储单元。

为解决上述技术问题，本申请提供的第二个技术方案为：提供一种刷新控制电路，包括：监控单元，用于获取读写操作频率；计时单元，连接所述监控单元，用于基于所述读写操作频率输出刷新指令，以调整存储单元的刷新频率。

其中，还包括控制单元，所述控制单元包括读写接口，所述监控单元连接所述读写接口，通过所述读写接口获取所述控制单元控制读写操作的读写操作频率；所述计时单元连接所述控制单元，基于所述读写操作频率输出刷新指令，以使得所述控制单元基于所述刷新指令调整所述存储单元的刷新频率。

其中，所述监控单元还用于获取读写模式；所述计时单元基于所述读写操作频率以及所述读写模式输出刷新指令，以使得所述控制单元基于所述刷新指令调整所述存储单元的刷新频率。

其中，所述控制单元还包括：物理接口，用于连接存储单元，所述控制单元基于所述刷新指令通过所述物理接口输出刷新控制指令至所述存储单元，以调整所述存储单元的刷新频率。

为解决上述技术问题，本申请提供的第三个技术方案为：提供一种堆叠芯片，包括逻辑芯片和存储芯片；所述逻辑芯片包括刷新控制电路，所述刷新控制电路包括上述所述刷新控制电路；所述存储芯片包括存储单元；所述逻辑芯片于所述存储芯片层叠设置，且互相连接。

本申请的有益效果，区别于现有技术的情况，本申请通过获取读写操作频率，基于读写频率高于或者低于常规读写频率参数，动态调整存储单元的刷新频率，即在读写频率高于常规参数时，降低存储单元的刷新频率；在读写频率低于常规设置参数时，提高存储单元的刷新频率，以实现在保证存储单元本身对刷新频率的要求下，提高读写操作效率。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图，其中：

图1为本申请存储单元的刷新方法第一实施例的流程图；

图2为图1步骤S12的流程图；

图3为本申请存储单元的刷新方法的第二实施例的流程图；

图4为图3步骤S22的流程图；

图5为本申请刷新控制电路的一实施例的结构示意图；

图6为本申请堆叠芯片的一实施例的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本申请。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。此外，本文中的“多”表示两个或者多于两个。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果特定姿态发生改变时，则方向性指示也相应地随之改变。本申请实施例中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或组件。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

DRAM是动态随机存取存储器的英文简称，是一种特定类型的随机存取存储器，它允许以较低的成本获得更高的密度，常用于笔记本电脑和台式机中的内存模块。DRAM中的基本存储单元由两个元件组成：晶体管和电容器。当需要将一个位放入存储器时，晶体管用于对电容器充电或放电，充电电容表示逻辑高或“1”，而放电电容表示逻辑低或“0”。充电/放电通过字线和位线完成，其中，在读或写期间，字线变高，晶体管将电容器连接到位线。位线上的任何值(“1”或“0”)都会从电容器中存储或检索。存储在每个电容器上的电荷太小而无法直接读取，而是由称为感测放大器的电路测量。传感器放大器检测电荷的微小差异并输出相应的逻辑电平。从位线读取的动作迫使电荷流出电容器。因此，在DRAM中，读取是破坏性的。为了解决这个问题，需要进行一种称为预充电的操作，将从位线读取的值放回电容器中。此外，随着时间的推移，电容器会泄漏电荷，导致电容器上所存储的电荷数量，并不足以正确的判别数据，而导致数据毁损。因此，为了保持存储在内存中的数据，必须定期刷新电容器，确保数据不会丢失，即每隔一段时间就会动态刷新一次，将从位线读取的值放回电容器中。

但由于在DRAM刷新时，DRAM无法进行读写操作，且现有技术中仅考虑DRAM本身对刷新频率的要求，较少考虑刷新频率对读写效率的影响，导致读写操作效率不高。因此，针对上述情况，本申请提供一种存储单元的刷新方法、控制电路以及堆叠芯片，通过获取读写操作频率，基于读写频率高于或者低于常规读写频率参数，动态调整存储单元的刷新频率，即在读写频率高于常规参数时，降低存储单元的刷新频率；在读写频率低于常规设置参数时，提高存储单元的刷新频率，以实现在保证存储单元本身对刷新频率的要求下，提高读写操作效率。下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

参见图1和图5，其中，图1为本申请存储单元的刷新方法第一实施例的流程图。一种存储单元的刷新方法，包括：

S11：获取读写操作频率。

需要说明的是，在存储单元20例如DRAM在进行刷新操作时无法进行读写操作，因此刷新操作会影响到读写操作，在读写操作频率高的时候，会影响到读写效率。

本实施例，获取读写操作频率。读写操作例如为CPU发起数据读取以及数据写入的指令。也即此时获取数据读取以及数据写入指令的频率，或者用户输入数据读取以及数据写入指令的频率。

S12：基于读写操作频率调整存储单元20的刷新频率。

由于存储单元20进行刷新操作时，无法进行读写操作，本实施例，获取读写操作频率，基于读写操作频率调整存储单元的刷新频率。通过适当的刷新频率，能够提高读写操作效率。

例如，在一实施例中，设置读写操作频率与存储单元20的刷新频率呈负相关，即存储单元20的读写操作频率高时，刷新频率降低；或者存储单元20的读写操作频率降低时，刷新频率增大。

在一具体实施例中，参见图2和图5，图2为图1步骤S12的流程图，包括：

S121：响应于读写操作频率大于第一频率阈值，利用第一刷新频率刷新存储单元20，第一刷新频率小于预设刷新频率。

可以理解的，当获取到读写操作频率大于第一频率阈值时，对存储单元20的刷新频率进行调整。具体的，预设刷新频率为正常对存储单元进行刷新的频率。也即，实际上在读写操作频率大于第一频率阈值时，此时读写操作频率增大，利用小于正常刷新频率(预设刷新频率)的第一刷新频率对存储单元进行刷新，也即实际上减小刷新频率。

具体的，本实施例中，在读写操作频率增大时，降低刷新频率。例如正常的刷新频率为64ms/次，在读写操作频率增大时，可以设置128ms/次的刷新频率进行刷新，以此提高读写操作频率。

需要说明的是，为了保证数据不丢失，存储有效数据的每一行，在64ms内，进行至少一次读、写或者刷新操作。

进一步的，响应于读写操作频率小于第一频率阈值，利用预设刷新频率刷新存储单元20。

可以理解的，当获取到读写操作频率小于第一频率阈值时，对存储单元20的刷新频率进行调整。也即实际上在读写操作频率小于第一阈值时，此时读写操作频率降低，利用预设刷新频率对存储单元20进行刷新，也即存储单元20的刷新频率恢复到正常的刷新频率30ms/次。

S122：响应于读写操作频率大于第二频率阈值，停止对存储单元20刷新；第二频率阈值大于所述第一频率阈值。

可以理解的，当获取到读写操作频率大于第二频率阈值时，第二频率阈值大于第一频率阈值，停止对存储单元20进行刷新，此时存储单元20只进行读写操作，不对存储单元20进行刷新操作。例如，当读写频率非常大时，在64ms内，存储有效数据的每一行，一定进行过至少一次读、写操作。此时，可以省略刷新操作。

本申请中通过获取读写操作频率，基于读写操作频率调整刷新频率。在读写操作频率大于第一频率阈值时，也即读写操作频率增大时，降低刷新频率；在读写操作频率小于第一频率阈值时，也即读写操作频率降低时，提高刷新频率；在读写操作频率大于第二频率阈值时，停止对存储单元20刷新，只进行读写操作。如此动态调整存储单元20的刷新频率，实现在保证存储单元20的刷新频率的要求下，提高存储单元20的读写频率。

参见图3和图5，图3为本申请存储单元的刷新方法的第二实施例的流程图。存储单元的刷新方法的步骤，包括：

S21：获取读写模式和读写操作频率；

S22：基于读写模式以及读写操作频率调整存储单元的刷新频率。

本实施例中，因读写模式对刷新频率具有一定的影响，故在获取读写操作频率的同时对读写模式进行侦测。基于读写模式以及读写操作频率调整存储单元20的刷新频率。其中，读写模式包括顺利遍历和随机遍历。

在一具体的实施例中，参见图4和图5，图4为图3步骤S22的流程图，包括：

S221：响应于读写操作频率大于第一频率阈值，且读写模式为顺序遍历，利用第二刷新频率刷新存储单元20；响应于读写操作频率大于第一频率阈值，且读写模式为随机遍历，利用第三刷新频率刷新存储单元20。其中，第二刷新频率以及第三刷新频率小于预设刷新频率，第二刷新频率与第三刷新频率不同。

可以理解的，当获取到读写操作频率大于第一频率阈值且读写模式为顺序遍历时，对存储单元20的刷新频率进行调整。也即，实际上在读写操作频率大于第一频率阈值且读写模式为顺序遍历时，此时读写操作频率增大，利用小于正常刷新频率(预设刷新频率)的第二刷新频率对存储单元20进行刷新，也即实际上减小刷新频率。其中，顺序遍历为对存储单元20存储的数据访问时，根据存储顺序依次进行访问。

当获取到读写操作频率大于第一频率阈值且读写模式为随机遍历时，对存储单元20的刷新频率进行调整。也即，实际上在读写操作频率大于第一频率阈值且读写模式为随机遍历时，此时读写操作频率增大，利用小于正常刷新频率(预设刷新频率)的第三刷新频率对存储单元进行刷新，也即实际上减小刷新频率。其中，随机遍历为对储单元20存储的数据访问时，根据预设或者随机方式进行访问。

具体的，本实施例中，在读写操作频率增大，且读写模式为顺序遍历或随机遍历时，降低刷新频率。例如正常的刷新频率为30ms/次，在读写操作频率增大且读写模式为顺序遍历时，可以设置50ms/次的刷新频率进行刷新；在读写操作频率增大且读写模式为随机遍历时，可以设置45ms/次的刷新频率进行刷新，以此提高读写操作频率。

进一步的，响应于读写操作频率小于第一频率阈值，且读写模式为顺序遍历，利用预设刷新频率刷新存储单元20；响应于读写操作频率小于第一频率阈值，且读写模式为随机遍历，利用预设刷新频率刷新存储单元20。

可以理解的，当获取到读写操作频率小于第一频率阈值且读写模式为顺序遍历时，对存储单元20的刷新频率进行调整。也即，实际上在读写操作频率小于第一频率阈值且读写模式为顺序遍历时，此时读写操作频率降低，利用预设刷新频率刷新存储单元20，也即存储单元20的刷新频率恢复到正常的刷新频率。

当获取到读写操作频率小于第一频率阈值且读写模式为随机遍历时，对存储单元20的刷新频率进行调整。也即，实际上在读写操作频率小于第一频率阈值且读写模式为随机遍历时，此时读写操作频率降低，利用预设刷新频率刷新存储单元20，也即存储单元20的刷新频率恢复到正常的刷新频率。具体的，本实施例中，正常的刷新频率可为30ms/次。

S222：响应于读写操作频率大于第二频率阈值，且读写模式为顺序遍历，停止对存储单元20刷新；响应于读写操作频率大于第二频率阈值，且读写模式为随机遍历；停止对存储单元刷新。其中，第二频率阈值大于所述第一频率阈值。

可以理解为，当获取到读写操作频率大于第二频率阈值，且读写模式为顺序遍历时，第二频率阈值大于第一频率阈值，停止对存储单元20进行刷新，此时存储单元20只进行读写操作，不对存储单元20进行刷新操作。也即，此时读写操作的频率非常大，刷新会严重影响到读写操作的效率，此时停止刷新。

当获取到读写操作频率大于第二频率阈值，且读写模式为随机遍历时，第二频率阈值大于第一频率阈值，停止对存储单元20进行刷新，此时存储单元20只进行读写操作，不对存储单元20进行刷新操作。也即，此时读写操作的频率非常大，刷新会严重影响到读写操作的效率，此时停止刷新。

需要说明的是，为了保证数据不丢失，存储有效数据的每一行，在64ms内，进行至少一次读、写或者刷新操作。

本申请中通过获取读写操作频率以及读写模式，基于读写操作频率以及读写模式调整刷新频率。也即，在读写操作频率小于第一频率阈值，且读写模式为顺序遍历或者随机遍历时，此时读写操作频率降低，恢复至正常刷新频率；在读写操作频率大于第一频率阈值，且读写模式为顺序遍历或者随机遍历时，此时读写操作频率增大，降低刷新频率；在读写操作频率大于第二频率阈值，且读写模式为顺序遍历或者随时遍历时，停止对存储单元20刷新，只进行读写操作。如此以实现动态调整存储单元20的刷新频率，提高存储单元20的读写频率。

参见图5，本申请刷新控制电路的一实施例的结构示意图。刷新控制电路10包括监控单元11和计时单元12。

在一实施例中，监控单元11用于获取读写操作频率。计时单元12连接监控单元11，用于基于读写操作频率输出刷新指令，以调整存储单元20的刷新频率。

进一步的，刷新控制电路10还包括控制单元13，控制单元13包括读写接口14和物理接口15。

其中，读写接口14连接监控单元11，监控单元11通过读写接口14侦测控制单元13控制读写操作的读写操作频率；计时单元12连接控制单元13，基于读写操作频率输出刷新指令，以使得控制单元13基于刷新指令调整存储单元20的刷新频率。

物理接口15连接存储单元20，控制单元13基于刷新指令通过物理接口15输出刷新控制指令至存储单元20，以调整存储单元20的刷新频率。

可以理解的，当监控单元11通过读写接口14侦测到读写操作频率大于第一频率阈值时，计时单元12对刷新频率进行调整。也即，实际上在读写操作频率大于第一频率阈值时，此时读写操作频率增大，计时单元12输出刷新指令，控制单元13通过物理接口15利用小于正常刷新频率(预设刷新频率)的第一刷新频率对存储单元20进行刷新，也即实际上减小刷新频率。

具体的，例如正常的刷新频率为30ms/次，在读写操作频率增大时，可以设置50ms/次的刷新频率进行刷新，以此提高读写操作频率。

可以进一步理解的，当监控单元11通过读写接口14侦测到读写操作频率小于第一频率阈值时，计时单元12对刷新频率进行调整。也即，实际上在读写操作频率小于第一频率阈值时，此时读写操作频率降低，计时单元12输出刷新指令，控制单元13通过物理接口15利用预设刷新频率对存储单元20进行刷新，也即恢复到正常的刷新频率。

可以进一步理解的，当监控单元11通过读写接口14侦测到读写操作频率大于第二频率阈值时，第二频率阈值大于第一频率阈值，计时单元12关闭刷新计时周期，控制单元13通过物理接口15停止对存储单元20进行刷新，此时存储单元20只进行读写操作，不对存储单元20进行刷新操作。也即，此时读写操作的频率非常大，刷新会严重影响到读写操作的效率，此时停止刷新。

在另一实施例中，监控单元11通过读写接口14还侦测读写模式，计时单元12基于读写操作频率以及读写模式输出刷新指令，以使得控制单元13基于刷新指令调整存储单元20的刷新频率。

可以理解的，当监控单元11通过读写接口14侦测到读写操作频率大于第一频率阈值，且读写模式为顺序遍历时，计时单元12对刷新频率进行调整。也即，实际上在读写操作频率大于第一频率阈值，且读写模式为顺序遍历时，此时读写操作频率增大，计时单元12输出刷新指令，控制单元13通过物理接口15利用小于正常刷新频率(预设刷新频率)的第二刷新频率对存储单元20进行刷新，也即实际上减小刷新频率。

当监控单元11通过读写接口14侦测到读写操作频率大于第一频率阈值，且读写模式为随机遍历时，计时单元12对刷新频率进行调整。也即，实际上在读写操作频率大于第一频率阈值，且读写模式为随机遍历时，此时读写操作频率增大，计时单元12输出刷新指令，控制单元13通过物理接口15利用小于正常刷新频率(预设刷新频率)的第三刷新频率对存储单元20进行刷新，也即实际上减小刷新频率。

具体的，例如正常的刷新频率为30ms/次，在读写操作频率增大且读写模式为顺序遍历时，可以设置50ms/次的刷新频率进行刷新；在读写操作频率增大且读写模式为随机遍历时，可以设置45ms/次的刷新频率进行刷新，以此提高读写操作频率。

进一步可以理解的，当监控单元11通过读写接口14侦测到读写操作频率小于第一频率阈值，且读写模式为顺序遍历时，计时单元12对刷新频率进行调整。也即，实际上在读写操作频率小于第一频率阈值，且读写模式为顺序遍历时，此时读写操作频率降低，计时单元12输出刷新指令，控制单元13通过物理接口15利用预设刷新频率对存储单元20进行刷新，也即恢复至正常刷新频率。

当监控单元11通过读写接口14侦测到读写操作频率小于第一频率阈值，且读写模式为随机遍历时，计时单元12对刷新频率进行调整。也即，实际上在读写操作频率小于第一频率阈值，且读写模式为随机遍历时，此时读写操作频率降低，计时单元12输出刷新指令，控制单元13通过物理接口15利用预设刷新频率对存储单元20进行刷新，也即恢复至正常刷新频率。具体的，本实施例中，正常的刷新频率可为30ms/次。

可以进一步理解的，当监控单元11通过读写接口14侦测到读写操作频率大于第二频率阈值，且读写模式为顺序遍历时，第二频率阈值大于第一频率阈值，计时单元12关闭刷新计时周期，控制单元13通过物理接口15停止对存储单元20进行刷新，此时存储单元20只进行读写操作，不对存储单元20进行刷新操作。

当监控单元11通过读写接口14侦测到读写操作频率大于第二频率阈值，且读写模式为随机遍历时，第二频率阈值大于第一频率阈值，计时单元12关闭刷新计时周期，控制单元13通过物理接口15停止对存储单元20进行刷新，此时存储单元20只进行读写操作，不对存储单元20进行刷新操作。

参见图6，本申请堆叠芯片的一实施例的结构示意图。堆叠芯片50包括逻辑芯片40和存储芯片30，逻辑芯片40与存储芯片30层叠设置，且互相连接。

其中，逻辑芯片40包括刷新控制电路10，刷新控制电路10在上述实施例中已做出说明，此处不再赘述。

存储芯片30包括存储单元20，刷新控制电路10连接存储单元20，刷新控制电路10对存储单元20进行侦测并对存储单元20的刷新频率进行控制，具体的控制步骤，上述实施例已经说明，此处亦不再赘述。

以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (12)

1.一种存储单元的刷新方法，其特征在于，包括：

获取读写操作频率；

基于所述读写操作频率调整存储单元的刷新频率。

2.根据权利要求1所述的方法，其特征在于，所述读写操作频率与所述存储单元的刷新频率呈负相关。

3.根据权利要求2所述的方法，其特征在于，所述基于所述读写操作频率调整存储单元的刷新频率的步骤，包括：

响应于所述读写操作频率大于第一频率阈值，利用第一刷新频率刷新所述存储单元，所述第一刷新频率小于预设刷新频率；

响应于所述读写操作频率大于第二频率阈值，停止对所述存储单元刷新；所述第二频率阈值大于所述第一频率阈值。

4.根据权利要求3所述的方法，其特征在于，所述响应于所述读写操作频率大于第一频率阈值，利用第一刷新频率刷新所述存储单元的步骤之后，包括：

响应于所述读写操作频率小于所述第一频率阈值，利用所述预设刷新频率刷新所述存储单元。

5.根据权利要求1所述的方法，其特征在于，所述获取读写操作频率的步骤，还包括：

获取读写模式；

基于所述读写操作频率调整存储单元的刷新频率的步骤，包括：

基于所述读写模式以及所述读写操作频率调整所述存储单元的刷新频率。

6.根据权利要求5所述的方法，其特征在于，所述基于所述读写模式以及所述读写操作频率调整所述存储单元的刷新频率的步骤，包括：

响应于所述读写操作频率大于第一频率阈值，且所述读写模式为顺序遍历，利用第二刷新频率刷新所述存储单元；响应于所述读写操作频率大于第一频率阈值，且所述读写模式为随机遍历，利用第三刷新频率刷新所述存储单元；所述第二刷新频率以及所述第三刷新频率小于预设刷新频率；所述第二刷新频率与所述第三刷新频率不同；

响应于所述读写操作频率大于第二频率阈值，且所述读写模式为顺序遍历，停止对所述存储单元刷新；响应于所述读写操作频率大于第二频率阈值，且所述读写模式为随机遍历；停止对所述存储单元刷新；其中，所述第二频率阈值大于所述第一频率阈值。

7.根据权利要求5所述的方法，其特征在于，所述基于所述读写模式以及所述读写操作频率调整存储单元的刷新频率的步骤之后，包括：

响应于所述读写操作频率小于第一频率阈值，且所述读写模式为顺序遍历，利用所述预设刷新频率刷新所述存储单元；

响应于所述读写操作频率小于第一频率阈值，且所述读写模式为随机遍历，利用所述预设刷新频率刷新所述存储单元。

8.一种刷新控制电路，其特征在于，包括：

监控单元，用于获取读写操作频率；

计时单元，连接所述监控单元，用于基于所述读写操作频率输出刷新指令，以调整存储单元的刷新频率。

9.根据权利要求8所述的刷新控制电路，其特征在于，还包括：

控制单元，包括读写接口，所述监控单元连接所述读写接口，通过所述读写接口获取所述控制单元控制读写操作的读写操作频率；所述计时单元连接所述控制单元，基于所述读写操作频率输出刷新指令，以使得所述控制单元基于所述刷新指令调整所述存储单元的刷新频率。

10.根据权利要求9所述的刷新控制电路，其特征在于，所述监控单元还用于获取读写模式；所述计时单元基于所述读写操作频率以及所述读写模式输出刷新指令，以使得所述控制单元基于所述刷新指令调整所述存储单元的刷新频率。

11.根据权利要求10所述的刷新控制电路，其特征在于，

所述控制单元还包括：物理接口，用于连接存储单元，所述控制单元基于所述刷新指令通过所述物理接口输出刷新控制指令至所述存储单元，以调整所述存储单元的刷新频率。

12.一种堆叠芯片，其特征在于，包括：

逻辑芯片；所述逻辑芯片包括刷新控制电路，所述刷新控制电路包括上述权利要求8～11任一项所述的刷新控制电路；

存储芯片，所述存储芯片包括存储单元；

所述逻辑芯片于所述存储芯片层叠设置，且互相连接。

Images