CN102457355B - 解码设备和方法 - Google Patents

解码设备和方法 Download PDF

Info

Publication number
CN102457355B
CN102457355B CN201110332260.5A CN201110332260A CN102457355B CN 102457355 B CN102457355 B CN 102457355B CN 201110332260 A CN201110332260 A CN 201110332260A CN 102457355 B CN102457355 B CN 102457355B
Authority
CN
China
Prior art keywords
code word
decoding
time
ldpc
time period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110332260.5A
Other languages
English (en)
Other versions
CN102457355A (zh
Inventor
横川峰志
中田丰
池谷亮志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102457355A publication Critical patent/CN102457355A/zh
Application granted granted Critical
Publication of CN102457355B publication Critical patent/CN102457355B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H03M13/3753—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding using iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6555—DVB-C2

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

在此公开了一种解码设备，包括：提取部分、存储部分、分配部分和解码部分。提取部分获取包含一帧中的多个码字和除了多个码字外的信息的数据，并且按每个码字从所述数据提取多个码字。存储部分至少存储由所述提取部分提取的一个码字。分配部分将通过用于一帧的时间除以一帧中包含的码字的数目所获得的时间设为分配到一个码字的解码的时间。解码部分在由所述分配部分分配的时间中解码码字。

Description

解码设备和方法
技术领域
本公开涉及解码设备和解码方法以及程序，并且更具体地，涉及通过其可以更精确地执行解码的解码设备和解码方法，以及用于在其中使用的程序。
背景技术
近年来，例如，诸如移动通信的通信领域以及诸如地面广播或卫星数字广播的广播领域中的研究已经显著进步。随着该研究的进步，为了增加纠错编码和解码的效率，正在积极进行关于编码理论的研究。
由C.E.Shannon进行的通信路径编码定律给出的Shannon极限已知为编码性能的理论极限。为了开发表现接近Shannon极限的性能的代码的目的，进行了关于编码理论的研究。近年来，作为从过去已知的编码方法的低密度奇偶校验码(下文中称为“LDPC码”)引人注意。
在R.G.Gallagar的非专利文献1(“Low-DensityParity-CheckCodes”，IRETransactionsonInformationTheory，1962年)中首先提出LDPC编码。此后，LDPC编码在D.J.C.Mackay的“Gooderrorcorrectingcodesbasedonverysparsematrices，IEEETrans.Inf.Theory，IT-45，399页-431页，1999年”以及M.G.Luby，M.Mitzenmacher，M.A.Shokrollahi和D.A.Spielman的“Analysisoflowdensitycodesandimproveddesignsusingirregulargraphs，ProceeingsofACMSymposiumonTheoryofComputing，249页-258页，1998年”等中重新受到关注。
关于LDPC编码，从近来的研究发现随着代码长度变长，获得接近Shannon极限的性能。此外，如上所述，在地面数字广播标准中采用LDPC编码。例如，在DVB-T2(数字视频广播-地面2)、DVB-C2(数字视频广播-有线2)、DTMB(数字地面多媒体广播)等中采用LDPC编码。
发明内容
LDPC码是重复码，并且通过使用称为简短传播算法(BriefPropagationAlgorithm)的重复解码来解码。LDPC码的性能(精度)取决于重复的次数。因此，随着重复的次数变得更多，精度变高。因此，优选的是增加重复的次数并且精确执行解码。然而，由于对于花费在解码处理上的时间的限制，可能在一些情况下不能必然获得足够的重复次数。
例如，让我们考虑这样的情况，其中在预定时间段内分别解码多个码字(也就是说，三个码字)：码字A、码字B和码字C。当码字A、码字B和码字C在将预定时间段等分的时间段内分别解码时，码字A、码字B和码字C可以以与相同重复次数的重复次数解码。然而，通常即使等分用于处理的预定时间段，也预期由于保护间隔等的存在的影响等而可能不能以相同的重复次数执行重复解码。
当用于码字A、码字B和码字C的重复次数相互不同时，因为可能不能以相同的重复次数执行三块重复解码，所以对应于较少重复次数的码字的性能变为主导。结果，使得解码性能变差。
已经做出本公开，以便解决上述问题，并且因此希望提供一种解码设备和解码方法以及用于其中使用的程序，通过该解码设备和解码方法，当执行重复解码时，控制其重复次数，从而使得可能移除用于每个码字的解码精度上的差异。
为了实现上述希望，根据本公开的实施例，提供了一种解码设备，包括：提取部分，获取包含一帧中的多个码字和除了多个码字外的信息的数据，并且按每个码字从所述数据提取多个码字；存储部分，至少存储由所述提取部分提取的一个码字；分配部分，将通过用于一帧的时间除以一帧中包含的码字的数目所获得的时间设为分配到一个码字的解码的时间；以及解码部分，在由所述分配部分分配的时间中解码码字。
根据本公开的另一实施例，提供了一种在包括提取部分、存储部分、分配部分和解码部分的解码设备中使用的解码方法，所述解码方法包括：通过所述提取部分，获取包含一帧中的多个码字和除了多个码字外的信息的数据，并且按每个码字从所述数据提取多个码字；通过所述存储部分，至少存储由所述提取部分提取的一个码字；通过所述分配部分，将通过用于一帧的时间除以一帧中包含的码字的数目所获得的时间设为分配到一个码字的解码的时间；以及通过所述解码部分，在由所述分配部分分配的时间中解码码字。
根据本公开的又一实施例，提供了一种可由计算机读取的程序，所述计算机控制包括提取部分、存储部分、分配部分和解码部分的解码设备。所述程序指令所述计算机执行处理，包括：通过所述提取部分，获取包含一帧中的多个码字和除了多个码字外的信息的数据，并且按每个码字从所述数据提取多个码字；通过所述存储部分，至少存储由所述提取部分提取的一个码字；通过所述分配部分，将通过用于一帧的时间除以一帧中包含的码字的数目所获得的时间设为分配到一个码字的解码的时间；以及通过所述解码部分，在由所述分配部分分配的时间中解码码字。
根据本公开的上述实施例，获取其中包含一帧中的多个码字和除了多个码字外的信息的数据。按每个码字从所述数据提取多个码字，并且至少存储如此提取的一个码字。将通过用于一帧的时间除以一帧中包含的码字的数目所获得的时间设为分配到一个码字的解码的时间，从而执行解码。
如上所述，根据本公开，当执行重复解码时，控制其重复次数，其导致可能移除对于每个码字的解码的精度的差异。
附图说明
图1是部分以电路说明用于接收数字广播波的配置的框图；
图2是示出作为根据本公开的解码设备的解码部分的第一实施例的配置的框图；
图3A到3F分别是说明在解码处理上花费的时间的时序图；
图4A到4F分别是说明在解码处理上花费的时间的时序图；
图5A到5G分别是说明在解码处理上花费的时间的时序图；
图6是说明图2所示的解码部分中的处理的流程图；
图7是示出作为根据本公开的解码设备的解码部分的第二实施例的配置的框图；
图8是说明图7所示的解码部分中的处理的流程图；
图9A到9C分别是说明在解码处理上花费的时间的时序图；以及
图10是示出记录介质的配置的框图。
具体实施方式
以下将参照附图详细描述本公开的实施例。下面将描述的解码设备可以应用于接收数字地面波广播的接收器。因此，首先下面将描述包括解码设备的第一实施例的接收器。
包括解码设备的第一实施例的接收器的配置
图1是部分以电路说明用于接收数字广播波的配置的框图。
接收器1包括天线11、调谐器12、A/D(模拟到数字)转换部分13、切换部分14、单载波解调部分15、多载波解调部分16和控制器17。接收器1例如是符合作为地面数字广播的标准的数字地面多媒体广播(DTMB)的一个。
在DTMB标准中，可以选择使用单载波的调制系统和使用多载波的调制系统的任一作为用于调制数据的系统。为符合DTMB标准的接收器准备解调由使用单载波的调制系统发送的数据的功能以及解调由使用多载波的调制系统发送的数据的功能。
下文中，通过应用使用单载波的调制系统的数据发送将称为“单载波发送”，并且通过应用使用多载波的调制系统的数据发送将称为“多载波发送”。
调谐器12接收RF信号，并且输出通过RF信号的频率转换获得的IF信号到A/D转换部分13。
A/D转换部分13使从调谐器12提供到其的IF信号经历A/D转换，并且输出得到的数据(数字信号)到切换部分14。
切换部分14根据由控制器17进行的控制切换从A/D转换部分13提供到其的数据(数字信号)的输出目的地。当解调已经通过单载波发送发送到切换部分14的数据时，切换部分14将开关14A连接到端子14B，并且将从A/D转换部分13提供到其的数据输出到单载波解调部分15。另一方面，当解调已经通过多载波发送发送到切换部分14的数据时，切换部分14将开关14A连接到端子14C，并且将从A/D转换部分13提供到其的数据输出到多载波解调部分16。
单载波解调部分15根据由控制器17进行的控制解调从切换部分14提供到其的数据，并且输出得到的数据。
多载波解调部分16根据由控制器17进行的控制解调从切换部分14提供到其的数据，并且输出得到的数据。当在多载波发送中使用OFDM系统时，已经通过在处理部分(未示出)中执行以便针对来自A/D转换部分13的输出信号的正交解调所获得的、具有基带的OFDM信号输入到多载波解调部分16。
例如，已经在单载波解调部分15或在多载波解调部分16中解调的数据提供到随后级中的处理部分。因此，处理部分使得提供到其的数据经历误差校正。
控制器17执行预定程序，从而控制接收器1的整个操作。例如，取决于在接收中在信道中使用的调制系统在单载波发送还是在多载波发送中使用，控制器17控制切换部分14，从而将数据的输出目的地切换到另一个。
已经在单载波解调部分15或多载波解调部分16中解调的数据输入到图2所示的解码部分。图2所示的解码部分50是与用于解码通过LDPC编码获得的码字的部分相关的一个，并且对应于本公开的解码设备的第一实施例。此外，在来自单载波解调部分15或来自多载波解调部分16的数据之后获得的数据进一步经历必须的处理(如，时间解交织(de-interleave))，也就是说，针对LDPC解码的数据输入到解码部分50。
在以下描述中，单载波解调部分15或多载波解调部分16将描述为“解调部分”。此外，输入到图2所示的解码部分50(稍后将描述的LDPC码字分割处理部分51)的数据描述为“数据”。此外，从稍后将描述的LDPC码字分割处理部分51输出的数据描述为“LDPC码字”。
图2所示的解码部分50包括LDPC码字分割处理部分51、控制部分52、存储器53和LDPC解码部分54。已经经历映射之后的信号点(I，Q)作为数据提供到解码部分50的LDPC码字分割处理部分51。预定条的信息(如“1单位时间”、“LDPC码字的数目”和“数据使能”)单独地提供到控制部分52。LDPC码字从LDPC码字分割处理部分51提供到存储器53。存储器53暂时存储提供到其的LDPC码字，并且根据由控制部分52进行的控制输出存储的LDPC码字到LDPC解码部分54。
LDPC解码部分54对提供到其的LDPC码字进行LDPC解码，并且将如此LDPC解码的LDPC码字提供到例如执行如BCH解码的处理的随后级中的处理部分。这里，在针对图2所示的解码部分50中的LDPC码字分割处理部分51、控制部分53、存储器53和LDPC解码部分54的详细处理的描述之前，为了描述在图2所示的解码部分50中可以比在现有解码部分中更精确地执行解码的目的，现在将参照图3A到3F描述现有解码阶段中的解码处理。
图3A到3F分别是说明涉及LDPC码和解码的发送器侧的处理以及接收器侧的处理两者的时序图。图3A到3C分别是说明发送器侧的处理的时序图。此外，图3D到3F分别是说明接收器侧的处理的时序图。在图3A到3F中，现在通过当一个单位设为DTMB系统中的1信号帧并且使用64QAM时给出示例，给出描述。
现在参照图3A，从时间t0到时间t1为1信号帧生成三个码字LDPC1-1、LDPC1-2和LDPC1-3，并且每个码字用作发送的对象。符号LDPC1-1到LDPC1-3代表已经经历LDPC编码的码字。根据星座图(constellation)信息(也就是说，在此情况下的64QAM)映射通过将LDPC1-1到LDPC1-3相互耦合获得的位串，其导致如图3B所示的位串，生成数据1。数据1是(I，Q)映射之后获得的数据。
如PN系列1和系统信息1的信息添加到这样的数据1，并且具有添加到其的PN系列1和系统信息1的数据1发送到接收器侧。如编码率和星座图信息的信息包含在系统信息1中。
同样地，从时间t1到时间t2为1信号帧生成三个码字：LDPC2-1、LDPC2-2和LDPC2-3。根据64QAM映射通过将LDPC2-1到LDPC2-3相互耦合获得的位串，从而生成数据2。此外，如PN系列2和系统信息2的信息添加到数据2，并且具有添加到其的PN系列2和系统信息2的数据2发送到接收器侧。重复执行这样的处理，其导致生成数据并且从发送器侧发送到接收器侧。
如图3D所示，已经对其添加如图3C所示的PN系列1和系统信息1的信息的数据1在时间t0’提供到接收器侧的处理部分。取决于在发送中间获得的发送状态等，各种噪声1添加到数据1。可能由于噪声1，可能不能适当地解码数据1。
从接收的数据移除对于LDPC解码不需要的如PN系列1和系统信息1的数据，从而提取数据1。对如此提取的数据1执行如对应于64QAM的解映射的处理(参照图3E的状态)。在解调部分中从系统信息1恢复关于星座图和编码率的信息，并且然后提供到误差校正部分(在此情况下用于执行LDPC解码的部分)。
图3F示出了这样的情况，其中信息在误差校正部分中按位转换为似然度(likelihood)，并且分割为三个LDPC码字单位。图3F所示的LDPC1-1、LDPC1-2和LDPC1-3示出了执行LDPC解码之前的状态，并且示出了其中包含噪声1的状态。执行对于LDPC解码的三块处理，以便分别对应于LDPC1-1、LDPC1-2和LDPC1-3。
类似于数据1的情况，对于接收的数据2也执行这样的处理。如图3F所示，对于LDPC2-1、LDPC2-2和LDPC2-3执行LDPC解码。这样的处理对于接收数据重复、连续执行。
在接收器侧，对于从时间t0’到时间t1’的时间段，按照顺序接收和处理PN系列1、系统信息1和数据1。如上所述，PN系列1和系统信息1两者对于误差校正部分不需要。因此，从已经获取数据1的时间起(也就是说，从图3F中的时间t0”起)，对于LDPC1-1执行LDPC解码。考虑这些，从时间t0’到时间t0”的时间段变为在误差校正部分中不执行校正处理的时间段。注意到，精确地说，因为花费时间执行预定块的处理(如各部分中的解调)，所以尽管这不是说例如如图3E和3F所示在相同定时(在时间t0”的时间点)获得数据1和LDPC1-1两者，但是为了描述的方便，以这样的方式进行图示并且我们继续描述。
当执行这样的解码时，在时间t0”的时间点开始LDPC1-1的解码。此外，在LDPC1-1的解码之后，解码LDPC1-2。在LDPC1-2的解码之后，解码LDPC1-3。在时间t1’(也就是说，开始对于作为下一个数据的数据2的解码处理的时间点(开始提供PN系列2的时间点))，结束LDPC1-3的解码。
在这样的解码的情况下，解码部分50三等分从时间t0”到时间t1的时间段，并且通过花费相同的时间段解码LDPC1-1到LDPC1-3。换句话说，对于从时间t0”到时间t1的时间段，以相同的重复次数解码LDPC1-1到LDPC1-3。以这样的方式以相同的重复次数解码LDPC1-1到LDPC1-3，其导致可以均衡对于LDPC1-1到LDPC1-3的解码处理的精度。
然而，随着解码阶段中重复的次数越大，解码处理的性能变得越好。优选地，更好的是重复的次数大。这里，再次参照图3F，LDPC1-3的解码在时间t1结束，并且不执行解码处理直到在时间t1”开始LDPC2-1的解码。使得对于不执行解码的时间段进行解码处理，并且执行处理以便增加对于各个码字的重复次数。
图4A到4F分别是说明另一解码处理的时序图。因此，图4A到4F分别是说明这样的情况的时序图，其中对于从时间t1’到时间t1”的时间段以这样的方式执行控制，执行解码处理。图4A到4F所示的预定块时间分别与图3A到3F所示的那些块时间相同。
类似于图3F所示的情况，三等分从时间t0”到时间t1’的时间段，并且通过使用对应于通过三等分获得的一个时间间隔的时间段解码LDPC1-1和LDPC1-2的每个。通过使用通过将从时间t1’到时间t1”的时间段添加到对应于通过三等分获得的一个时间间隔的时间段获得的时间段，解码LDPC1-3。
也就是说，在此情况下，在参照图3F描述的解码处理中，将解码部分50没有执行解码的从时间t1’到时间t1”的时间段分配为用于LDPC1-3的解码的时间段。因此，通过花费比LDPC1-1和LDPC1-2的每个更多的时间解码LDPC1-3。换句话说，在LDPC1-3的解码阶段中重复的次数大于在LDPC1-1和LDPC1-2的每个的解码阶段中重复的次数。因此，LDPC1-3以比LDPC1-1和LDPC1-2的每个中更大的重复次数解码。因此，比LDPC1-1和LDPC1-2的每个更精确地解码LDPC1-3。
这样的解码处理意味着取决于码字在解码阶段中的重复次数中存在差异。当取决于码字在解码阶段中的重复次数中存在差异时，因为对应于小的重复次数的码字的性能变为主导，所以可能整个解码性能变差。
从参照图3A到3F和图4A到4F给出的描述，理解当重复次数设为尽可能大时，并且对于码字的重复次数相互相等时，改进解码处理的性能。然后，使得以如图5A到5G所示的方式执行解码。
因为在图5A到5G中，图5A到5F分别与图3A到3F相同，并且因为之前给出了其描述，所以为了简化的目的省略其描述。
如图5F所示，执行解映射处理等，其导致在执行LDPC解码之前获得LDPC1-1到LDPC1-3作为码字。以这样的方式执行控制，使得对于从时间t0”到时间t1”的时间段以相同的重复次数LDPC解码LDPC1-1到LDPC1-3(参照图5G所示的状态)。
以这样的方式执行控制，使得通过使用从预定信号帧中包含的多个码字(如LDPC1-1到LDPC1-3)到达能够开始被解码的时间点直到下一个信号帧中包含的多个码字(如LDPC2-1到LDPC2-3)开始之前的时间点的时间段，解码预定信号帧中包含的多个码字(如LDPC1-1到LDPC1-3)。以这样的方式解码多个码字，其导致可以以相同的重复次数解码多个码字，以及可以通过使用可以解码多个码字的最大时间段来最大化重复次数的状态。
可以执行这样的解码处理，其导致可能避免由于取决于码字的重复次数的差异导致对应于小重复次数的码字的性能变为主导，以及因此解码的整个性能变差。此外，可能改进对于各个码字的解码处理的精度，并且还可能整体提高解码处理的精度。
现在将再次参照图2描述用于执行这种解码的解码部分50。已经在解调部分中解调的数据输入到解码部分50的LDPC码字分割处理部分51。LDPC码字分割处理部分51以一个LDPC码字为单位分割输入到其的数据，并且将得到的数据输出到存储器53。例如，图5E所示的数据1输入到LDPC码字分割处理部分51。LDPC码字分割处理部分51执行用于将如此输入到其的数据1转换为图5F所示的LDPC1-1到LDPC1-3的处理，并且将得到的LDPC1-1到LDPC1-3输出到存储器53。也就是说，因为数据1中包含三个LDPC码字LDPC1-1、LDPC1-2和LDPC1-3，所以在LDPC码字分割处理部分51中执行用于将三个LDPC码字一个接一个切割为LDPC码字的处理(用于一个接一个提取三个LDPC码字的处理)。
从LDPC码字分割处理部分51输出的LDPC码字输入到存储器53，以存储在其中。存储器53根据从控制部分52发出的指令，执行用于写入从LDPC码字分割处理部分51提供到其的LDPC码字的操作，以及用于将LDPC码字读取到LDPC解码部分54的操作。
如“1单位时间”、“LDPC码字的数目”和“数据使能”的三条信息从解调部分提供到控制部分52。关于“1单位时间”的信息是例如在DTMB系统的情况下用于1个信号帧的时间段。在图5D到5G中，“1单位时间”例如意味着从时间t0’到时间t1’的时间段，并且将关于该时间段的信息作为关于“1单位时间”的信息从解调部分提供到控制部分52。
关于“LDPC码字的数目”的信息意味着在1单位时间中包括的LDPC码字的数目。在图5D到5G中，“LDPC码字的数目”例如是3，因为在1单位时间中包括三个码字LDPC2-1、LDPC2-2和LDPC2-3。因此，将关于“3”的信息作为关于“LDPC码字的数目”的信息从解调部分提供到控制部分52。
关于“数据使能”的信息意味着当数据可以利用时代表数据使能的信号(在此情况下设置在“H”)。当该信号设置在“H”时，以这样的方式发出指令，使得从LDPC码字分割处理部分51提供的LDPC码字写入到存储器53。
控制部分52生成并且提供控制信号到存储器53，根据该控制信号写入到存储器53的码字以预定定时提供到LDPC解码部分54。如下获得控制信号。首先，由表达式(1)表示通过将1单位时间T除以关于在1单位时间内输入的LDPC码字的数目N_L的信息获得的时间A：
时间A＝T/N_L(1)
从表达式(1)理解，因为时间A是通过将1单位时间除以包含在1单位时间中的LDPC码字的数目获得的值，所以时间A是当1单位时间由LDPC码字的数目等分时分配到1个LDPC码字的时间。也就是说，时间A是可以分配到用于对于1个LDPC码字解码的处理的时间。
这里，再次参照图5A到5G，在图5F中，例如，从时间t0’到时间t0”的时间段(指定为时间段M)是处理PN系列1和系统信息1两者的一个时间段。然而，该时间段是等于从时间t1’到时间t1”的时间段(指定为时间段N)内处理PN系列2和系统信息2两者的时间段，如由表达式(2)表示。
时间段M＝时间段N(2)
在图5G中，LDPC_1到LDPC_3全部处理的时间段是时间t0”到时间t1”的时间段(指定为时间段X)。用于处理的该时间段X包括从时间t0”到时间t1’的时间段(指定为时间段Y)以及从时间t1’到时间t1”的时间段(指定为时间段N)，如由表达式(3)表示。
用于处理的时间段X＝时间段Y+时间段N(3)
如上所述，因为时间段N等于从时间t0’到时间t0”的时间段，所以时间段N变为时间段M。因此，用于处理的时间段X变为通过将时间段Y和时间段M相互相加获得的时间段，如由表达式(4)表示：
用于处理的时间段X＝时间段Y+时间段M(4)
因此，时间段X结果变为等于用于1个信号帧的时间的时间段。因此，当用于处理的时间段X(1单位时间(用于1信号帧的时间段))除以其中包含的LDPC码字的数目时，得到的时间段变为用于花费在1个LDPC码字的解码的处理的时间段。因此，如上所述，通过使用1单位时间T和1单位时间内LDPC码字的数目N_L，通过计算表达式(1)获得用于花费在对于1个LDPC码字的解码处理的用于解码的时间段。
在控制部分52已经以此方式计算在对于1个LDPC码字的解码处理花费的时间段之后，控制部分52生成控制信号，根据该控制信号以这样的方式将1个LDPC码字从存储器53提供到LDPC解码部分54，使得LDPC解码部分54可以对于用于解码处理的时间段执行解码处理。
控制信号是用于以这样的方式进行控制的信号，使得对于时间段A，1个LDPC码字从存储器53提供到LDPC解码部分54，并且控制信号因此输出到存储器53。当1个LDPC码字中包含的数据的数目例如是n时，用于从存储器53读出1个LDPC码字的控制信号设置为这样的控制信号，使得每A/n执行一个读取操作。在此情况下，控制信号以这样的方式提供到存储器53，使得每个数据对于时间段A连续输出n条数据。或者，控制信号还可以以这样方式提供到存储器53，使得以突发方式读出n条数据。在此情况下，优选地，以这样的方式执行控制，使得避免该操作与用于写入组成1个LDPC码字的数据的操作重叠。
根据从控制部分52生成并且提供到其的控制信号，存储器53写入从LDPC码字分割处理部分51提供到其的LDPC码字或读取1个LDPC码字到LDPC解码部分54。从存储器53读出并且然后提供到LDPC解码部分54的LDPC码字是如图5G所示的数据。也就是说，参照图5G，对于从时间t0”到时间t1”的时间段，通过花费相同的时间段，在允许LDPC解码部分54中的解码的定时以LDPC1-1、LDPC1-2和LDPC1-3的顺序连续输出LDPC1-1、LDPC1-2和LDPC1-3。
LDPC解码部分54通过使用从存储器53提供到其的1个LDPC码字上的数据执行重复解码，直到下一个LDPC码字上的数据输入到其。也就是说，例如，当如图5G所示执行LDPC1-1的解码时，对于LDPC1-1执行重复解码直到LDPC1-2输入到LDPC解码部分54。当LDPC1-2已经输入到LDPC解码部分54时，结束LDPC1-1的解码。并且对于LDPC1-1的解码处理切换到LDPC1-2。重复执行这样的解码处理。
在LDPC解码部分54中执行解码，这导致分配到码字的时间段分别变为统一，并且因此使各个码字中重复编码的次数相等。因此，移除在解码阶段中重复次数的差异，并且可以增加各个码字中的重复次数。因此，可能改进单个码字的解码精度，并且还可能整体上提高解码的精度。
下面将参照图6所示的流程图描述解码部分50的操作。在步骤S11中，解码部分50获取数据和信息两者。LDPC码字分割处理部分51从解码部分获取作为解码对象的数据。此外，控制部分52从解码部分获取关于“1单位时间”、“LDPC码字的数目”和“数据使能”的信息。
在步骤S12中，LDPC码字分割处理部分51将如此获取的数据分割为1个LDPC码字。在步骤S13中，控制部分52从如此获取的信息生成控制信号。如上所述，如此生成的控制信号是根据指令哪个LDPC码字写入到存储器53或从存储器53读出哪个LDPC码字的信号。
在步骤S14中，存储器53根据从控制部分52提供到其的控制信号提供LDPC码字到LDPC解码部分54。此外，在步骤S15中，LDPC解码部分54执行对于提供到其的LDPC码字的重复解码。在LDPC解码部分54执行解码的同时，在步骤S16中，控制部分52判断要输出下一个LDPC码字的定时是否已经到达。直到控制部分52在步骤S16中判断要输出下一个LDPC码字的定时已经到达，继续执行步骤S15中LDPC解码部分54中的解码。
当控制部分52在步骤S16中判断要输出下一个LDPC码字的定时已经到达时，操作返回到步骤S13中的处理。操作返回到步骤S13中的处理，这导致控制部分52生成用于指令LDPC解码部分54输出1个LDPC码字的控制信号，并且将如此生成的控制信号输出到存储器53。结果，操作进到步骤S14中的处理，并且1个LDPC码字从存储器53提供到LDPC解码部分54。当新的1个LDPC码字已经提供到LDPC解码部分54时，LDPC解码部分54完成在该时间点已经解码的1个LDPC码字的解码，并且将当前解码处理切换到用于解码新提供到其的1个LDPC码字的处理。
在解码部分50中执行这样的处理，其导致精确地执行解码。
[第二实施例]
接下来，将详细描述作为解码设备的解码部分100的第二实施例。在解码部分50的第一实施例中，如图2所示配置解码部分50，并且执行图6的流程图所示的处理，从而执行对于LDPC码字的解码。在第一实施例中，计算在对于1个LDPC码字的解码处理上花费的时间段作为时间段A，并且相同的时间段分配到1单位时间段中包含的多个LDPC码字的每一个。在该条件下，执行对于LDPC码字的解码。
关于LDPC解码，执行解码结束的判断，并且因此在一些情况下结束解码。因此，像第一实施例，当以相同的重复次数编码多个码字时，取决于码字执行过度的重复编码，从而在一些情况下对于LDPC码字执行解码。此外，还预期取决于码字，重复的次数小，并且因此在在结束判断中判断解码处理结束之前结束解码处理。那么，在第二实施例中，在对于码字的解码处理上花费的时间段不是固定的，而是可变的。
图7是示出解码部分的第二实施例的配置的框图。图7所示的解码部分100包括LDPC码字分割处理部分101、控制部分102、存储器103和LDPC解码部分104。尽管图7所示的解码部分100具有基本与图2所示的解码部分50的配置相同的配置，但是图7所述的解码部分100与图2所示的解码部分50在配置上不同在于：LDPC解码部分104在解码处理的结束阶段输出结束通知信号到控制部分102。因为图7所示的解码部分100的其它点在配置上与图2所示的解码部分50的那些点相同，所以这里为了简化省略其描述。
LDPC解码部分104判断对于正在解码的LDPC码字的解码处理是否已经结束。当LDPC解码部分104判断对于正在解码的LDPC码字的解码处理已经结束时，LDPC解码部分104输出代表解码处理结束的结束通知信号到控制部分102。根据图8所示的流程图，在以这样方式配置的解码部分100中执行解码处理。
因为步骤S31到S35和S37中的6条处理基本与图6的步骤S11到S16中的那些相同，所以这里为了简化省略其描述。
在步骤S36中，控制部分102判断是否已经从LDPC解码部分104接收结束通知信号。当LDPC解码部分104判断对于LDPC码字的解码处理已经结束时，LDPC解码部分104输出结束通知信号到控制部分102。LDPC解码部分104执行重复解码处理，并且每次重复解码处理执行结束判断。此外，当LDPC解码部分104判断对于正在解码LDPC码字的解码处理已经结束时，LDPC解码部分104输出结束通知信号到控制部分102。
当控制部分102判断已经从LDPC解码部分104接收结束通知信号时，操作返回到步骤S33中的处理。在步骤S33中，控制部分102生成控制信号。在通过控制部分102接收结束通知信号之后生成的控制信号不同于当已经从解调部分获取信息时生成的控制信号。
在通过控制部分102接收结束通知信号之后生成的控制信号是基于每个还没有解码的LDPC码字的数目以及剩余的时间段生成的。例如，从1单位时间减去在对其已经完成解码的LDPC码字的解码处理上花费的时间段(从控制信号输出到存储器103到接收结束通知信号的时间段)。此外，将剩余时间段除以每个还没有解码的LDPC码字的数目，从而重新计算花费在对于1个LDPC码字的解码处理上的用于解码的时间段。
现在将参照图9A到9C给出描述。现在参照图9A，当控制部分102识别1单位时间是从时间t0到时间t3的时间段T0，并且LDPC码字的数目根据从解码部分获取的信息是3，时间段T0除以3，从而计算时间段A＝时间段T1＝时间段T2＝时间段T3的关系。时间段T1是从时间t0到时间t1的时间段，时间段T2是从时间t1到时间t2的时间段，并且时间段T3是从时间t2到时间t3的时间段。
让我们考虑这样的情况，其中LDPC解码部分104判断从时间t0起解码LDPC1-1，并且在时间t1’结束对于LDPC1-1的解码处理，并且LDPC解码部分104输出结束通知信号到控制部分102。时间t1’是早于时间t1的时间。换句话说，在实际解码处理上花费的时间段T1’短于分配给用于LDPC1-1的解码处理的时间段T1。在此情况下，从时间段T0(1单位时间)减去在用于LDPC1-1的解码处理上花费的时间段T1’，从而计算剩余的时间段T0’(从时间t1’到时间t3的时间段)。此外，因为每个还没有解码的LDPC码字是2个码字，如LDPC1-2和LDPC1-3，所以时间段T0’除以2，从而计算时间段T2’和时间段T3’。
时间段T2’和时间段T3’显示时间段T2’＝时间段T3’的关系。时间段T2’是在新分配到LDPC1-2的解码处理上花费的时间段。此外，时间段T3’是在新分配到LDPC1-3的解码处理上花费的时间段。因为时间段T2’长于在原始分配到LDPC1-2的解码处理上花费的时间段T2，所以可以使得LDPC1-2的重复次数大于在时间段T2的情况下的重复次数。同样地，因为时间段T3’长于在原始分配到LDPC1-3的解码处理上花费的时间段T3，所以可以使得所以LDPC1-3的重复次数大于在时间段T3的情况下的重复次数。
因此，可能提高对于LDPC1-2和LDPC1-3每个的解码处理的精度。此外，因为已经判断对于LDPC1-1的解码结束，所以即使以比LDPC1-2和LDPC1-3的每个重复次数更小的重复次数解码LDPC1-1，也不是说对于LDPC1-1的解码处理的精度低，而是说维持精度等于或高于对于LDPC1-2和LDPC1-3的解码处理的精度。
以这样的方式使得重复次数可变，其导致重复次数有差异。然而，因为不是说因为以小重复次数解码的LDPC码字在精度上低(满足必要精度)，所以避免解码处理的精度由于重复次数的差异而降低。
返回参照图8所示的流程图的描述，已经在步骤S36(是)接收代表解码处理完成的信号的控制部分102在步骤S33生成控制信号。以如上所述的方式生成控制信号。根据如此生成的控制信号，执行在步骤S34中或之后的四条处理。也就是说，根据新控制信号，存储器103输出LDPC码字到LDPC解码部分104，并且LDPC解码部分104执行解码处理。
另一方面，当控制部分102在步骤S36判断控制部分102还没有接收代表解码处理完成的信号(否)，操作进到步骤S37中的处理。在步骤S37中，控制部分102判断输出下一个数据的定时是否已经到达。当控制部分102在步骤S37中判断输出下一个数据的定时还没有到达(否)，操作返回到步骤S35中的处理。也就是说，在此情况下，控制部分102指令LDPC解码部分104继续解码处理，并且LDPC解码部分104继续解码处理。
另一方面，在步骤S37中，控制部分102判断输出下一个数据的定时已经到达(是)，操作返回到步骤S33中的处理，并且重复执行步骤S33中和之后的五条处理。
以这样方式首先固定重复次数，并且以这样的方式进行设置，使得在重复次数上不存在差异，并且在此条件下，执行解码处理。此后，当提早结束解码处理时，以这样的方式改变重复次数，使得更多重复次数分配到剩余的码字，并且在此情况下，执行解码处理。
因此，可能增加解码处理阶段中的重复次数，并且因此可能提高解码处理的精度。
[第三实施例]
在解码部分(解码设备)的第一和第二实施例中，已经通过示例包括存储器53(存储器103)的解码部分50(解码部分100)给出描述。当在LDPC解码54(LDPC解码104)的之前级中提供在用于时间交织器(卷积交织器)的处理期间使用的存储器时，该存储器可以替代使用存储器53(存储器103)来使用。以这样的方式使用在用于时间交织器(卷积交织器)的处理期间使用的存储器，其导致因为不需要采用配置使得当执行上述解码处理时新添加存储器，所以可能避免为了执行上述解码处理存储器数目增加。
尽管在上述第一到第三实施例中，已经通过示例LDPC码(LDPC解码)给出描述，但是只要系统是用于执行重复解码的编码系统(解码系统)，本公开就可以应用于这样的系统。
此外，尽管在第一和第二实施例中，提供存储器53(存储器103)这样的配置已经描述为示例，但是也可以存在这样的配置，其中替代提供存储器53(存储器103)，提供延迟部分。
根据本公开，在用于执行LDPC解码的之前级中提供存储器(延迟部分)，并且以这样的方式调整从存储器(延迟部分)的输出，使得在码字的解码期间的重复次数变得恒定。因此，可以在LDPC解码期间在重复次数上不存在差异的状态下执行解码，因此可能提高解码处理的精度。此外，在固定重复次数之后，可以使得如此固定的重复次数可变。即使当使得如此固定的重复次数可变时，也可能避免由于重复次数上的差异的解码处理的精度的劣化，并且可能在提高精度的状态下执行解码。
[使用应用]
上述一系列处理可以通过硬件执行或可以通过软件执行。当上述一系列处理通过软件执行时，构成软件的程序安装在个人计算机中。这里，并入专用硬件中的计算机、可以通过在其中安装各种软件执行各种功能的计算机(例如，通用个人计算机)等包括在涉及的计算机中。
图10是图示用于根据程序执行上述一系列处理的计算机的硬件的配置示例的框图。在计算机中，中央处理单元(CPU)201、只读存储器(ROM)202和随机存取存储器(RAM)203通过总线204相互连接。I/O(输入/输出)接口205也连接到总线204。输入部分206、输出部分207、存储器部分208、通信部分209和驱动器210连接到I/O接口205。
在此情况下，输入部分206包括键盘、鼠标、麦克风等。输出部分207包括显示设备、扬声器等。存储器部分208包括硬盘或非易失性存储器等。通信部分209包括网络接口等。驱动器210驱动如磁盘、光盘、磁光盘或半导体存储器的可移除介质211。
例如，在以如上所述方式配置的计算机的情况下，CPU201通过I/O接口205和总线204将存储器部分208中存储的程序加载到ROM203，以便执行程序，从而执行上述一系列处理。
计算机(CPU201)执行的程序例如可以记录在作为要提供的封装介质等的可移除介质211中。此外，程序可以通过有线或无线发送介质(如局域网(LAN)、因特网或数字卫星广播)提供。
在计算机中，通过将可移除介质211安装到驱动器210，程序可以通过I/O接口205安装在存储器部分208中。此外，可以通过有线或无线发送介质在通信部分209接收程序以便安装在存储器部分208中。此外，程序可以之前安装在ROM202或存储器部分208中。
要注意，计算机执行的程序可以是根据沿着本说明书中描述的顺序以时间序列方式执行的预定条的处理的程序，或者可以是根据并行或在必要定时(如当进行调用时)执行的预定条的处理的程序。
此外，在本说明书中，系统意味着包括多个设备的整个装置。
要注意，本公开的实施例绝不限于上述实施例，并且可以进行各种改变而不背离本公开的主题。
本领域技术人员应当理解，依赖于设计需求和其他因素可以出现各种修改、组合、子组合和更改，只要它们在权利要求或其等效物的范围内。
本申请包含涉及于2010年10月27日向日本专利局提交的日本优先权专利申请JP2010-240242中公开的主题，在此通过引用并入其全部内容。

Claims (7)

1.一种解码设备，包括：
提取部分，获取包含一帧中的多个码字和除了多个码字外的信息的数据，并且按每个码字从所述数据提取多个码字；
存储部分，至少存储由所述提取部分提取的一个码字；
分配部分，将通过用于一帧的时间除以一帧中包含的码字的数目所获得的时间设为分配到一个码字的解码的时间；以及
解码部分，在由所述分配部分分配的时间中解码码字。
2.如权利要求1所述的解码设备，其中所述解码部分执行重复解码。
3.如权利要求1所述的解码设备，其中所述解码部分执行低密度奇偶校验解码。
4.如权利要求1所述的解码设备，其中每个分配的时间从所述存储部分读出一个码字。
5.如权利要求1所述的解码设备，其中当通过所述解码部分的码字的解码在所述时间之前的时间点结束时，并且所述分配部分将通过从用于一帧的时间减去在解码上花费的时间所获得的时间除以每个还没有解码的码字的数目，并且将得到的时间设为分配到每个还没有解码的码字的解码的时间。
6.如权利要求1所述的解码设备，其中所述存储部分是在时间交织器的处理期间使用的存储器。
7.一种在包括提取部分、存储部分、分配部分和解码部分的解码设备中使用的解码方法，所述解码方法包括：
通过所述提取部分，获取包含一帧中的多个码字和除了多个码字外的信息的数据，并且按每个码字从所述数据提取多个码字；
通过所述存储部分，至少存储由所述提取部分提取的一个码字；
通过所述分配部分，将通过用于一帧的时间除以一帧中包含的码字的数目所获得的时间设为分配到一个码字的解码的时间；以及
通过所述解码部分，在由所述分配部分分配的时间中解码码字。
CN201110332260.5A 2010-10-27 2011-10-27 解码设备和方法 Expired - Fee Related CN102457355B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010240242A JP5674015B2 (ja) 2010-10-27 2010-10-27 復号装置および方法、並びにプログラム
JP2010-240242 2010-10-27

Publications (2)

Publication Number Publication Date
CN102457355A CN102457355A (zh) 2012-05-16
CN102457355B true CN102457355B (zh) 2016-08-03

Family

ID=44651257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110332260.5A Expired - Fee Related CN102457355B (zh) 2010-10-27 2011-10-27 解码设备和方法

Country Status (4)

Country Link
US (1) US8751908B2 (zh)
EP (1) EP2448125A1 (zh)
JP (1) JP5674015B2 (zh)
CN (1) CN102457355B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130693B (zh) * 2010-11-10 2013-06-05 华为技术有限公司 一种低密度奇偶校验码的译码方法和装置
JP5973779B2 (ja) * 2012-05-10 2016-08-23 日本放送協会 送信装置、受信装置、及びプログラム
EP3221968A1 (en) * 2014-11-19 2017-09-27 Lantiq Beteiligungs-GmbH & Co. KG Ldpc decoding with finite precision and dynamic adjustment of the number of iterations
CN111049619A (zh) * 2018-10-12 2020-04-21 瑞昱半导体股份有限公司 解码装置及解码方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375939A (zh) * 2001-03-19 2002-10-23 三菱电机株式会社 性能约束条件下编码数据块尺寸最佳化的方法
GB0314203D0 (en) * 2003-06-18 2003-07-23 Motorola Inc Arrangement and method for iterative decoding
WO2006038829A1 (en) * 2004-09-29 2006-04-13 Intel Corporation Iterative decoding with buffering and restoring intermediate decoder states

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3672139B2 (ja) * 1996-02-19 2005-07-13 ソニー株式会社 データ復号装置及びその方法並びにデータ再生装置
WO2004008437A2 (en) * 2002-07-16 2004-01-22 Koninklijke Philips Electronics N.V. Audio coding
US7395495B2 (en) * 2004-01-12 2008-07-01 Intel Corporation Method and apparatus for decoding forward error correction codes
JP2007006382A (ja) * 2005-06-27 2007-01-11 Matsushita Electric Ind Co Ltd 受信装置および反復復号方法
US20070113143A1 (en) * 2005-10-25 2007-05-17 Yu Liao Iterative decoder with stopping criterion generated from error location polynomial
JP2008011460A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd ターボ復号器
JP4803057B2 (ja) * 2007-02-06 2011-10-26 富士通株式会社 誤り訂正符号復号装置
JP2008206045A (ja) * 2007-02-22 2008-09-04 Nippon Telegr & Teleph Corp <Ntt> 無線通信システム及び無線機
JP5455191B2 (ja) 2009-04-08 2014-03-26 任天堂株式会社 姿勢算出装置、姿勢算出プログラム、姿勢算出システム、および姿勢算出方法
CN102090016B (zh) * 2008-07-08 2016-05-25 马维尔国际贸易有限公司 用于宽带无线通信系统的物理层帧格式设计
WO2010079868A1 (en) * 2009-01-09 2010-07-15 Lg Electronics Inc. Apparatus for transmitting and receiving a signal and method of transmitting and receiving a signal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375939A (zh) * 2001-03-19 2002-10-23 三菱电机株式会社 性能约束条件下编码数据块尺寸最佳化的方法
GB0314203D0 (en) * 2003-06-18 2003-07-23 Motorola Inc Arrangement and method for iterative decoding
WO2006038829A1 (en) * 2004-09-29 2006-04-13 Intel Corporation Iterative decoding with buffering and restoring intermediate decoder states

Also Published As

Publication number Publication date
EP2448125A1 (en) 2012-05-02
JP5674015B2 (ja) 2015-02-18
CN102457355A (zh) 2012-05-16
US20120110407A1 (en) 2012-05-03
JP2012095063A (ja) 2012-05-17
US8751908B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
KR101723258B1 (ko) 통신 시스템에서 데이터 송수신 방법 및 장치
JP5506099B2 (ja) 低密度パリティ検査符号を使用する通信システムにおけるチャネル符号化方法及びその装置
KR101929145B1 (ko) 데이터 처리 장치, 및 데이터 처리 방법
KR101577469B1 (ko) 데이터 처리 장치 및 데이터 처리 방법
JP5219699B2 (ja) 符号化装置及び復号装置
KR102340200B1 (ko) 프리앰블의 구조적 사전 정보를 이용한 채널 복호화 방법 및 장치
AU2010342630B2 (en) Decoding method and device for concatenated code
WO2009072854A1 (en) Method and apparatus for encoding and decoding channel in a communication system using low-density parity-check codes
WO2011071293A2 (en) Method and apparatus for channel encoding and decoding in a communication system using a low-density parity check code
KR20220141767A (ko) 고정 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR20160105311A (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
CN102457355B (zh) 解码设备和方法
KR20220142404A (ko) 고정 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
KR20150117651A (ko) 데이터 처리 장치, 및 데이터 처리 방법
KR20160105309A (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 펑처링 장치 및 이를 이용한 패리티 펑처링 방법
KR20180133947A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR102453475B1 (ko) 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
KR20220141768A (ko) 가변 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR20220141766A (ko) 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
KR20220141769A (ko) 가변 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
KR20180133948A (ko) 데이터 처리 장치 및 데이터 처리 방법
KR102453471B1 (ko) 고정 길이 시그널링 정보 부호화를 위한 제로 패딩 장치 및 이를 이용한 제로 패딩 방법
JP5441282B2 (ja) 低密度パリティ検査符号を使用するシステムにおけるチャネル符号化方法及び復号化方法並びにそれらの装置
KR102453476B1 (ko) 고정 길이 시그널링 정보 부호화를 위한 패리티 인터리빙 장치 및 이를 이용한 패리티 인터리빙 방법
JP2009201084A (ja) 符号化器及び送信装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160803

Termination date: 20171027

CF01 Termination of patent right due to non-payment of annual fee