CN102130693B - 一种低密度奇偶校验码的译码方法和装置 - Google Patents

一种低密度奇偶校验码的译码方法和装置 Download PDF

Info

Publication number
CN102130693B
CN102130693B CN2010105386715A CN201010538671A CN102130693B CN 102130693 B CN102130693 B CN 102130693B CN 2010105386715 A CN2010105386715 A CN 2010105386715A CN 201010538671 A CN201010538671 A CN 201010538671A CN 102130693 B CN102130693 B CN 102130693B
Authority
CN
China
Prior art keywords
decoding
code word
time period
decoding unit
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010105386715A
Other languages
English (en)
Other versions
CN102130693A (zh
Inventor
蔡梦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN2010105386715A priority Critical patent/CN102130693B/zh
Priority to CA2817467A priority patent/CA2817467C/en
Priority to PCT/CN2011/075252 priority patent/WO2011144170A1/zh
Priority to EP11783087.7A priority patent/EP2627009A4/en
Priority to AU2011255028A priority patent/AU2011255028B2/en
Publication of CN102130693A publication Critical patent/CN102130693A/zh
Priority to US13/889,917 priority patent/US8756476B2/en
Application granted granted Critical
Publication of CN102130693B publication Critical patent/CN102130693B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1145—Pipelined decoding at code word level, e.g. multiple code words being decoded simultaneously
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H03M13/353—Adaptation to the channel
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3746—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding
    • H03M13/3753—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with iterative decoding using iteration stopping criteria

Abstract

本发明实施例公开了一种低密度奇偶校验码的译码方法和装置，包括：第一译码单元在第2时间段到第O时间段对第一码字进行译码计算，第二译码单元在第3时间段到第O+1时间段对第二码字进行译码计算；第N译码单元在第N+1时间段到第N+O-1时间段对第N码字进行译码计算；第M译码单元在第M+1时间段到第M+O-1时间段对第M码字进行译码计算。每个译码单元可以在多个时间段内进行译码计算，从而可以根据译码算法、信道状况等调整译码计算的迭代时间，从而可以有效增加迭代次数以保证译码性能，多个译码单元可以同时工作且相互之间不会产生干扰，从而可以有效提交数据的处理量，使得译码处理的速率能够满足目前网络带宽迅速增长的需求。

Description

一种低密度奇偶校验码的译码方法和装置
技术领域
本发明涉及通信技术领域，尤其涉及一种低密度奇偶校验码的译码方法和装置。
背景技术
通信系统的目的在于将信息由信源快速、可靠、有时还需要安全地传送到信宿。信源有多种形式，如语音、数据、图像和视频等。在通信系统中传输信息的信道种类很多，有移动通信信道、卫星通信信道、光纤通信信道、水声通信信道、红外通信信道、铜缆传输信道以及数据存储信道等。一般来说，信道总会引入不同量级的噪声与干扰，从而降低信息的正确性。为了对抗噪声与干扰，可采用信道编码技术。信道编码简而言之就是在发送端依照一定的规则，在原始信息中添加冗余信息，在接收端利用这些冗余信息来纠正信道噪声所引入的错误，因此信道编码亦可称为纠错编码。
低密度奇偶校验码(Low-density parity-check，LDPC)是一种性能接近香农极限，并且可以实现的编码译码方案。
LDPC译码包括存储、译码计算和输出三个步骤，存储完第一码字后进行第一码字的译码计算，存储完第二码字后结束第一码字的译码计算，开始第二码字的译码计算，第一码字的译码计算的时间和第二码字的存储时间相同，假设存储完一个码字需要5000时钟周期，译码计算中完成一次译码迭代需要500时钟周期，则可以完成10次译码迭代，译码计算的性能和迭代次数密切相关。
发明内容
本发明实施例提供了一种低密度奇偶校验码的译码方法和装置，可以很好提高低密度奇偶校验码的译码性能，提高译码迭代的次数。
本发明实施例提供了一种低密度奇偶校验码的译码方法，译码装置包括M个译码单元，M为大于1的自然数，所述方法包括：
第一译码单元在第1时间段存储第一码字；
第二译码单元在第2时间段存储第二码字；
第N译码单元在第N时间段存储第N码字，N为大于等于1小于M的自然数；
第M译码单元在第M时间段存储第M码字；
第一译码单元在第2时间段到第O时间段对第一码字进行译码计算，O为大于3的自然数；
第二译码单元在第3时间段到第O+1时间段对第二码字进行译码计算；
第N译码单元在第N+1时间段到第N+O-1时间段对第N码字进行译码计算；
第M译码单元在第M+1时间段到第M+O-1时间段对第M码字进行译码计算；
第一译码单元在第1+O时间段输出译码后的第一码字；
第二译码单元在第2+O时间段输出译码后的第二码字；
第N译码单元在第N+O时间段输出译码后的第N码字；
第M译码单元在第M+O时间段输出译码后的第M码字；
所述方法还包括，当信道速率变低时，提高O的数值；当信道速率变高时，降低O的数值。
本发明实施例提供了一种低密度奇偶校验码的译码装置，所述译码装置包括M个译码单元，M为大于1的自然数，所述装置包括：
第一译码单元用于在第1时间段存储第一码字；
第二译码单元用于在第2时间段存储第二码字；
第N译码单元用于在第N时间段存储第N码字，N为大于等于1小于M的自然数；
第M译码单元用于在第M时间段存储第M码字；
第一译码单元用于在第2时间段到第O时间段对第一码字进行译码计算，O为大于3的自然数；
第二译码单元用于在第3时间段到第O+1时间段对第二码字进行译码计算；
第N译码单元用于在第N+1时间段到第N+O-1时间段对第N码字进行译码计算；
第M译码单元用于在第M+1时间段到第M+O-1时间段对第M码字进行译码计算；
第一译码单元用于在第1+O时间段输出译码后的第一码字；
第二译码单元用于在第2+O时间段输出译码后的第二码字；
第N译码单元用于在第N+O时间段输出译码后的第N码字；
第M译码单元用于在第M+O时间段输出译码后的第M码字；
控制单元，用于当信道速率变低时，提高O的数值；当信道速率变高时，降低O的数值。
本发明实施例通过第一译码单元在第1时间段存储第一码字；第二译码单元在第2时间段存储第二码字；第N译码单元在第N时间段存储第N码字，N为大于等于1小于M的自然数；第M译码单元在第M时间段存储第M码字；第一译码单元在第2时间段到第O时间段对第一码字进行译码计算，O为大于3的自然数；第二译码单元在第3时间段到第O+1时间段对第二码字进行译码计算；第N译码单元在第N+1时间段到第N+O-1时间段对第N码字进行译码计算；第M译码单元在第M+1时间段到第M+O-1时间段对第M码字进行译码计算；第一译码单元在第1+O时间段输出译码后的第一码字；第二译码单元在第2+O时间段输出译码后的第二码字；第N译码单元在第N+O时间段输出译码后的第N码字；第M译码单元在第M+O时间段输出译码后的第M码字。每个译码单元可以在O-1多个时间段内进行译码计算，码字译码计算的时间大于码字的存储时间，可以提高译码迭代的次数，同时可以根据译码算法、信道状况等调整译码计算的迭代时间，当信道速率低时，提高O的数值，从而提高译码计算的时间进而提高译码迭代的次数提高译码迭代的性能；当信道速率高时，降低O的数值，保证能够及时完成译码迭代。多个译码单元可以同时工作且相互之间不会产生干扰，从而可以有效提高数据的处理量，使得译码处理的速率能够满足目前网络带宽迅速增长的需求。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种低密度奇偶校验码的译码装置结构图；
图2是本发明实施例提供的一种第一译码单元结构图；
图3是本发明实施例提供的一种第一译码单元和第N译码单元结构图；
图4是本发明实施例提供的另一种低密度奇偶校验码的译码装置结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1所示，本发明实施例提供了一种低密度奇偶校验码的译码装置100，该译码装置100包括M个译码单元，M为大于1的自然数，包括：
第一译码单元101用于在第1时间段存储第一码字；
第二译码单元102用于在第2时间段存储第二码字；
第N译码单元103用于在第N时间段存储第N码字，N为大于等于1小于M的自然数；
第M译码单元104用于在第M时间段存储第M码字；
第一译码单元101用于在第2时间段到第O时间段对第一码字进行译码计算，O为大于3的自然数；
第二译码单元102用于在第3时间段到第O+1时间段对第二码字进行译码计算；
第N译码单元103用于在第N+1时间段到第N+O-1时间段对第N码字进行译码计算；
第M译码单元104用于在第M+1时间段到第M+O-1时间段对第M码字进行译码计算；
第一译码单元101用于在第1+O时间段输出译码后的第一码字；
第二译码单元102用于在第2+O时间段输出译码后的第二码字；
第N译码单元103用于在第N+O时间段输出译码后的第N码字；
第M译码单元104用于在第M+O时间段输出译码后的第M码字。
如图1所示，本实施例中的LDPC译码装置还可以包括：
控制单元105，用于控制所述M个译码单元进行存储、译码计算和输出；
总线106，用于传输所述第一码字、所述第二码字、所述第N码字和所述第M码字，并向所述M个译码单元输入所述第一码字、所述第二码字、所述第N码字和所述第M码字；还用于接收所述M个译码单元输出的所述译码后的第一码字、所述译码后的第二码字、所述译码后的第N码字和所述译码后的第M码字，并传输所述译码后的第一码字、所述译码后的第二码字、所述译码后的第N码字和所述译码后的第M码字；
总线仲裁器107，用于控制所述M个译码单元对所述总线的使用。
如图1所示，本实施例中的LDPC译码装置还可以包括：
信道信息收集单元108，用于收集信道信息；
串并变换单元109，用于根据所述信道信息调整串并变换的速率，并根据所述串并变换的速率向所述总线输入码字；
所述控制单元105还用于根据所述串并变换的速率控制所述M个译码单元进行存储、译码计算和输出。
信道信息收集单元108以及串并变换单元109的使用使得LDPC译码装置100可以自适应信道速率的变化，例如之前信道条件不好，并行输入的数据为64比特，信道信息收集单元发现信道状况变好，可以调整并行输入的数据为128比特，使得LDPC译码装置100的吞吐量提高了一倍，微波信道受环境天气等因素的影响较大，本实施例可以很好的解决这一问题，自适应微波的信道条件。
本实施例中，如图1所示，控制单元105与各个译码单元相连，与总线仲裁器107相连，与串并变换单元109相连，串并变换单元109与信道信息收集单元108相连，在其它实施例中，控制单元105、总线仲裁器107、信道信息收集单元108和串并变换单元109之间通过总线106实现信息交互。
另外，本实施例中还可以包括监控单元(图中为示出)，用于监控所述M个译码单元的译码计算，若监控得到译码结果正确，则停止译码计算。本发明实施例中，监控单元可以集成在各个译码单元中，可以集成在控制单元中，也可以作为一个独立的单元监控各个译码单元。监控单元的设置可以很好的降低系统功耗，从而在不影响译码性能的情况下实现绿色通信。
如图2所示，本发明实施例提供的一种第一译码单元101，包括：
存储单元201，用于在第1时间段存储第一码字
译码计算单元202，用于在第2时间段到第O时间段对第一码字进行译码计算，O为大于3的自然数；
输出单元203，用于在第1+O时间段输出译码后的第一码字。
各个译码单元均可以采用这种结构。
输出单元203本质上是一个存储单元，并且一般情况下同一个译码单元的存储单元201和输出单元203并不会同时工作，为了节约成本，实现绿色通信，存储单元201和输出单元203可以为同一个单元体，分时间段分别实现存储和输出的工作。
在某些时间段时，译码计算单元202并不工作，为了充分利用宝贵的计算资源，不同译码单元分时间段可以公用同一个译码计算单元。
如图3所示，给出了第一译码单元101和第N译码单元103公用译码计算单元303的示意图。
第一译码单元101的存储单元和输出单元为一个同一个单元体存储输出单元301，用于在第1时间段存储第一码字，在第1+O时间段输出译码后的第一码字；
第N译码单元102的存储单元和输出单元为一个同一个单元体存储输出单元302，用于在第N时间段存储第N码字，在第N+O时间段输出译码后的第N码字。
本实施例中，每个译码单元可以在多个时间段内进行译码计算，从而可以根据译码算法、信道状况等调整译码计算的迭代时间，从而可以有效增加迭代次数以保证译码性能，多个译码单元可以同时工作且相互之间不会产生干扰，从而可以有效提交数据的处理量，使得译码处理的速率能够满足目前网络带宽迅速增长的需求。
如图4所示，本发明实施例提供了一种低密度奇偶校验码的译码装置400，本实施例中，译码装置400包括4个译码单元，包括：
第一译码单元401用于在第一时间段存储第一码字；
第二译码单元402用于在第二时间段存储第二码字；
第三译码单元403用于在第三时间段存储第三码字；
第四译码单元404用于在第四时间段存储第四码字；
第一译码单元401用于在第二时间段到第O时间段对第一码字进行译码计算，O为大于3的自然数；
第二译码单元402用于在第三时间段到第O+1时间段对第二码字进行译码计算；
第三译码单元403用于在第四时间段到第O+2时间段对第三码字进行译码计算；
第四译码单元404用于在第五时间段到第O+3时间段对第四码字进行译码计算；
第一译码单元401用于在第O+1时间段输出译码后的第一码字；
第二译码单元402用于在第O+2时间段输出译码后的第二码字；
第三译码单元403用于在第O+3时间段输出译码后的第三码字；
第四译码单元404用于在第O+4时间段输出译码后的第四码字。
如表1所示，为O＝3的情况下译码装置400的工作状态。
Figure GDA00002555085200081
表1
译码开始后，数据进入LDPC译码单元1进行存储，存满一个码字后进行LDPC译码计算，同时进行LDPC译码单元2的存储。在存满一个码字后进行LDPC译码计算同时进行LDPC译码单元3的存储…依次类推，当存满LDPC译码单元4时，LDPC译码单元1已经完成了译码输出，因此可以被用来进行输入码字的存储。通过上述循环操作，可以无间断的进行码字的存储与计算，在提高性能的同时保证了较高的流量。
如表2所示，为O＝3的情况下译码装置400的工作状态，该实施例中译码单元1包括存储单元1，译码单元2包括存储单元2，译码单元3包括存储单元3，译码单元4包括存储单元4；译码单元1与译码单元3共用计算单元1，译码单元2与译码单元4共用计算单元2。表2中1T写存储单元1表示在第一时间段存储第一码字，4T输出存储单元1表示在第四时间段输出译码后的第一码字，2T和3T存储单元1工作表示计算单元1在译码计算的时候需要使用存储单元1进行缓存等工作。4T和5T存储单元3工作表示计算单元1在译码计算的时候需要使用存储单元3进行缓存等工作。可以看出译码单元1在2T和3T使用计算单元1进行译码计算，译码单元3在4T和5T使用计算单元1进行译码计算，该方案可以有效减少硬件资源。
Figure GDA00002555085200091
表2
本实施例中，每个译码单元可以在多个时间段内进行译码计算，从而可以根据译码算法、信道状况等调整译码计算的迭代时间，从而可以有效增加迭代次数以保证译码性能，多个译码单元可以同时工作且相互之间不会产生干扰，从而可以有效提交数据的处理量，使得译码处理的速率能够满足目前网络带宽迅速增长的需求。
本发明实施例提供了一种低密度奇偶校验码的译码方法，译码装置包括M个译码单元，M为大于1的自然数，包括：
第一译码单元在第1时间段存储第一码字；
第二译码单元在第2时间段存储第二码字；
第N译码单元在第N时间段存储第N码字，N为大于等于1小于M的自然数；
第M译码单元在第M时间段存储第M码字；
第一译码单元在第2时间段到第O时间段对第一码字进行译码计算，O为大于3的自然数；
第二译码单元在第3时间段到第O+1时间段对第二码字进行译码计算；
第N译码单元在第N+1时间段到第N+O-1时间段对第N码字进行译码计算；
第M译码单元在第M+1时间段到第M+O-1时间段对第M码字进行译码计算；
第一译码单元在第1+O时间段输出译码后的第一码字；
第二译码单元在第2+O时间段输出译码后的第二码字；
第N译码单元在第N+O时间段输出译码后的第N码字；
第M译码单元在第M+O时间段输出译码后的第M码字。
其中，所述第一译码单元在第1时间段存储第一码字之前还包括：
总线输入所述第一码字；
所述第一译码单元在第1+O时间段输出译码后的第一码字之后还包括：
总线输出所述译码后的第一码字。
所述总线输入所述第一码字之前还包括；
串并变换单元根据信道信息调整串并变换的速率，并根据所述串并变换的速率向所述总线输入所述第一码字。
所述串并变换单元根据信道信息调整串并变换的速率，并根据所述串并变换的速率向所述总线输入所述第一码字之后还包括：
控制单元根据所述串并变换的速率调整O的大小
所述第一译码单元在第2时间段到第O时间段对第一码字进行译码计算期间还包括：
监控单元监控所述第一译码单元的译码结果，当所述译码结果正确时停止译码计算。
本实施例中，每个译码单元可以在多个时间段内进行译码计算，从而可以根据译码算法、信道状况等调整译码计算的迭代时间，从而可以有效增加迭代次数以保证译码性能，多个译码单元可以同时工作且相互之间不会产生干扰，从而可以有效提交数据的处理量，使得译码处理的速率能够满足目前网络带宽迅速增长的需求。在完成LDPC译码器的初始化以后，同一时刻下，仅仅有一个译码单元处于读状态，一个译码器单元处于写状态，其他译码器单元则处于计算状态。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种低密度奇偶校验码的译码方法，其特征在于，译码装置包括M个译码单元，M为大于1的自然数，所述方法包括：
第一译码单元在第1时间段存储第一码字；
第二译码单元在第2时间段存储第二码字；
第N译码单元在第N时间段存储第N码字，N为大于等于1小于M的自然数；
第M译码单元在第M时间段存储第M码字；
第一译码单元在第2时间段到第O时间段对第一码字进行译码计算，O为大于3的自然数；
第二译码单元在第3时间段到第O+1时间段对第二码字进行译码计算；
第N译码单元在第N+1时间段到第N+O-1时间段对第N码字进行译码计算；
第M译码单元在第M+1时间段到第M+O-1时间段对第M码字进行译码计算；
第一译码单元在第1+O时间段输出译码后的第一码字；
第二译码单元在第2+O时间段输出译码后的第二码字；
第N译码单元在第N+O时间段输出译码后的第N码字；
第M译码单元在第M+O时间段输出译码后的第M码字；
所述方法还包括，当信道速率变低时，提高O的数值；当信道速率变高时，降低O的数值。
2.根据权利要求1所述的译码方法，其特征在于，
所述第一译码单元在第1时间段存储第一码字之前还包括：
总线输入所述第一码字；
所述第一译码单元在第1+O时间段输出译码后的第一码字之后还包括：
总线输出所述译码后的第一码字。
3.根据权利要求1所述的译码方法，其特征在于，
所述第一译码单元在第2时间段到第O时间段对第一码字进行译码计算期间还包括：
监控单元监控所述第一译码单元的译码结果，当所述译码结果正确时停止译码计算。
4.一种低密度奇偶校验码的译码装置，其特征在于，所述译码装置包括M个译码单元，M为大于1的自然数，所述装置包括；
第一译码单元用于在第1时间段存储第一码字；
第二译码单元用于在第2时间段存储第二码字；
第N译码单元用于在第N时间段存储第N码字，N为大于等于1小于M的自然数；
第M译码单元用于在第M时间段存储第M码字；
第一译码单元用于在第2时间段到第O时间段对第一码字进行译码计算，O为大于3的自然数；
第二译码单元用于在第3时间段到第O+1时间段对第二码字进行译码计算；
第N译码单元用于在第N+1时间段到第N+O-1时间段对第N码字进行译码计算；
第M译码单元用于在第M+1时间段到第M+O-1时间段对第M码字进行译码计算；
第一译码单元用于在第1+O时间段输出译码后的第一码字；
第二译码单元用于在第2+O时间段输出译码后的第二码字；
第N译码单元用于在第N+O时间段输出译码后的第N码字；
第M译码单元用于在第M+O时间段输出译码后的第M码字；
控制单元，用于当信道速率变低时，提高O的数值；当信道速率变高时，降低O的数值。
5.根据权利要求4所述的译码装置，其特征在于，还包括：
所述控制单元，还用于控制所述M个译码单元进行存储、译码计算和输出；
总线，用于传输所述第一码字、所述第二码字、所述第N码字和所述第M码字，并向所述M个译码单元输入所述第一码字、所述第二码字、所述第N码字和所述第M码字；还用于接收所述M个译码单元输出的所述译码后的第一码字、所述译码后的第二码字、所述译码后的第N码字和所述译码后的第M码字，并传输所述译码后的第一码字、所述译码后的第二码字、所述译码后的第N码字和所述译码后的第M码字；
总线仲裁器，用于控制所述M个译码单元对所述总线的使用。
6.根据权利要求5所述的译码装置，其特征在于，还包括：
信道信息收集单元，用于收集信道信息；
串并变换单元，用于根据所述信道信息调整串并变换的速率，并根据所述串并变换的速率向所述总线输入码字；
所述控制单元还用于根据所述串并变换的速率控制所述M个译码单元进行存储、译码计算和输出。
7.根据权利要求4所述的译码装置，其特征在于，
所述M个译码单元分别包括存储单元，译码计算单元和输出单元；
所述存储单元用于存储码字；
所述译码计算单元用于对所述存储码字进行译码计算；
所述输出单元用于输出译码计算后的码字。
8.根据权利要求7所述的译码装置，其特征在于，
同一个译码单元的存储单元和输出单元为分时间段公用的一个单元。
9.根据权利要求7所述的译码装置，其特征在于，
不同译码单元分时间段公用同一个译码计算单元。
10.根据权利要求4所述的译码装置，其特征在于，还包括：
监控单元，用于监控所述M个译码单元的译码计算，若监控得到译码结果正确，则停止译码计算。
CN2010105386715A 2010-11-10 2010-11-10 一种低密度奇偶校验码的译码方法和装置 Active CN102130693B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN2010105386715A CN102130693B (zh) 2010-11-10 2010-11-10 一种低密度奇偶校验码的译码方法和装置
CA2817467A CA2817467C (en) 2010-11-10 2011-06-03 Method and apparatus for decoding low-density parity-check codes
PCT/CN2011/075252 WO2011144170A1 (zh) 2010-11-10 2011-06-03 一种低密度奇偶校验码的译码方法和装置
EP11783087.7A EP2627009A4 (en) 2010-11-10 2011-06-03 METHOD AND DEVICE FOR DECODING A LOW DENSITY PARITY CHECK CODE
AU2011255028A AU2011255028B2 (en) 2010-11-10 2011-06-03 Method and device for decoding low-density parity-check code
US13/889,917 US8756476B2 (en) 2010-11-10 2013-05-08 Method and apparatus for decoding low-density parity-check codes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010105386715A CN102130693B (zh) 2010-11-10 2010-11-10 一种低密度奇偶校验码的译码方法和装置

Publications (2)

Publication Number Publication Date
CN102130693A CN102130693A (zh) 2011-07-20
CN102130693B true CN102130693B (zh) 2013-06-05

Family

ID=44268598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105386715A Active CN102130693B (zh) 2010-11-10 2010-11-10 一种低密度奇偶校验码的译码方法和装置

Country Status (6)

Country Link
US (1) US8756476B2 (zh)
EP (1) EP2627009A4 (zh)
CN (1) CN102130693B (zh)
AU (1) AU2011255028B2 (zh)
CA (1) CA2817467C (zh)
WO (1) WO2011144170A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6234770B2 (ja) * 2013-10-24 2017-11-22 ルネサスエレクトロニクス株式会社 動画像復号処理装置、動画像符号化処理装置およびその動作方法
WO2023102794A1 (en) * 2021-12-08 2023-06-15 Huawei Technologies Co., Ltd. Apparatus and method for decoding a plurality of codewords

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124889A (zh) * 1993-12-23 1996-06-19 株式会社理光 数据并行编码和译码的方法和装置
CN1992073A (zh) * 2005-12-28 2007-07-04 富士通株式会社 地址译码器、存储装置、处理器装置、以及地址译码方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7581159B2 (en) * 2004-11-23 2009-08-25 Texas Instruments Incorporated Simplified decoding using structured and punctured LDPC codes
WO2006120844A1 (ja) 2005-05-13 2006-11-16 Nec Corporation Ｌｄｐｃ符号化方式によるエンコーダ及びデコーダ
WO2006128164A2 (en) * 2005-05-27 2006-11-30 Aquantia Corporation Method and apparatus for extending decoding time in an iterative decoder using input codeword pipelining
US7934147B2 (en) * 2005-08-03 2011-04-26 Qualcomm Incorporated Turbo LDPC decoding
US7783958B1 (en) * 2005-11-03 2010-08-24 Entropic Communications, Inc. Broadband satellite system for the simultaneous reception of multiple channels using shared iterative decoder
JP2007241918A (ja) * 2006-03-13 2007-09-20 Fujitsu Ltd プロセッサ装置
KR100950661B1 (ko) * 2006-05-20 2010-04-02 삼성전자주식회사 통신 시스템에서 신호 수신 장치 및 방법
US8140948B2 (en) 2007-09-24 2012-03-20 Nec Laboratories America, Inc. Efficient low complexity high throughput LDPC decoding method and optimization
CN101442677B (zh) * 2007-11-23 2010-12-22 卓胜微电子（上海）有限公司 Dmb-t解调芯片中前向纠错解码的硬件构架及解码方法
CA2720102A1 (en) * 2008-03-31 2009-10-08 Sirius Xm Radio Inc. Efficient, programmable and scalable low density parity check decoder
US8301979B2 (en) 2008-10-07 2012-10-30 Sandisk Il Ltd. Low density parity code (LDPC) decoding for memory with multiple log likelihood ratio (LLR) decoders
US8335979B2 (en) * 2008-12-08 2012-12-18 Samsung Electronics Co., Ltd. Contention-free parallel processing multimode LDPC decoder
CN101420279B (zh) 2008-12-17 2010-08-11 航天恒星科技有限公司 用于移动多媒体广播中的高速ldpc译码器及译码方法
CN101777921B (zh) * 2010-01-28 2013-04-17 中国人民解放军国防科学技术大学 用于显式存储片上系统的结构化ldpc码译码方法及装置
CN101800559B (zh) * 2010-03-11 2013-02-27 复旦大学 一种基于tdmp的高速可配置qc-ldpc码解码器
TWI380598B (en) * 2010-05-18 2012-12-21 Univ Nat Taiwan Programmable ldpc code decoder and decoding method thereof
JP5674015B2 (ja) * 2010-10-27 2015-02-18 ソニー株式会社 復号装置および方法、並びにプログラム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124889A (zh) * 1993-12-23 1996-06-19 株式会社理光 数据并行编码和译码的方法和装置
CN1992073A (zh) * 2005-12-28 2007-07-04 富士通株式会社 地址译码器、存储装置、处理器装置、以及地址译码方法

Also Published As

Publication number Publication date
WO2011144170A1 (zh) 2011-11-24
CN102130693A (zh) 2011-07-20
CA2817467A1 (en) 2011-11-24
US20130246885A1 (en) 2013-09-19
CA2817467C (en) 2015-11-24
AU2011255028B2 (en) 2015-03-26
EP2627009A1 (en) 2013-08-14
US8756476B2 (en) 2014-06-17
AU2011255028A1 (en) 2013-05-30
EP2627009A4 (en) 2013-11-13

Similar Documents

Publication Publication Date Title
CN101777921B (zh) 用于显式存储片上系统的结构化ldpc码译码方法及装置
CN102857324A (zh) 基于查找表的深空通信中ldpc串行编码器和编码方法
CN111404555B (zh) 一种循环移位网络控制方法、系统、存储介质、译码器
CN102130693B (zh) 一种低密度奇偶校验码的译码方法和装置
CN113687975A (zh) 数据处理方法、装置、设备及存储介质
CN101707510B (zh) 一种高速Turbo译码方法和装置
CN103688502A (zh) 实现Turbo均衡补偿的方法以及Turbo均衡器和系统
CN104158549A (zh) 一种极性码译码方法及译码装置
CN103220007B (zh) 一种自适应调整子码不可靠位数的tpc迭代译码算法
CN102611462B (zh) 一种ldpc-cc译码算法及译码器
CN104052500A (zh) Ldpc码译码器及实现方法
CN104050119B (zh) 用于数据总线的考虑串扰的解码
CN102201817A (zh) 基于存储器折叠架构优化的低功耗ldpc译码器
CN105302764B (zh) 模式选择平衡编码互连
WO2014105173A1 (en) Crosstalk aware encoding for a data bus
CN108683425B (zh) 一种bch译码器
CN102064836B (zh) 一种专用比较单元及ldpc码校验节点运算电路
CN102301607A (zh) 数据处理方法、系统和接收机
CN112052115B (zh) 数据存储纠删方法、装置、设备及计算机可读存储介质
CN208691219U (zh) Ldpc译码器、存储设备及无线通信设备
CN102142926A (zh) 保证吞吐量时降低资源消耗的处理方法、处理单元及译码器
CN114142970B (zh) 一种用于二维阵列数据高速传输的容错传输方法
CN107423159A (zh) 一种基于闪存错误模式提升ldpc译码性能的方法
US20230412197A1 (en) Acceleration of s-polar ecc throughput by scheduler
CN102136842B (zh) 一种译码器及译码方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant