CN101442677B - Dmb-t解调芯片中前向纠错解码的硬件构架及解码方法 - Google Patents
Dmb-t解调芯片中前向纠错解码的硬件构架及解码方法 Download PDFInfo
- Publication number
- CN101442677B CN101442677B CN 200710094276 CN200710094276A CN101442677B CN 101442677 B CN101442677 B CN 101442677B CN 200710094276 CN200710094276 CN 200710094276 CN 200710094276 A CN200710094276 A CN 200710094276A CN 101442677 B CN101442677 B CN 101442677B
- Authority
- CN
- China
- Prior art keywords
- ldpc
- bch
- data processing
- data
- processing module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000012545 processing Methods 0.000 claims abstract description 130
- 238000012937 correction Methods 0.000 claims abstract description 18
- 230000015654 memory Effects 0.000 claims description 30
- 238000012804 iterative process Methods 0.000 claims description 9
- 230000008520 organization Effects 0.000 claims description 8
- 238000009966 trimming Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 238000012795 verification Methods 0.000 abstract 1
- 238000013461 design Methods 0.000 description 10
- 230000006870 function Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000009897 systematic effect Effects 0.000 description 2
- 241000220317 Rosa Species 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明公开了一种DMB-T解调芯片中前向纠错解码的硬件构架及解码方法。硬件构架包括8个并行的FEC数据处理模块，每个FEC数据处理模块包括1个LDPC数据处理模块和1个BCH数据处理模块；输入数据串并转换模块用于接收输入数据；LDPC数据处理模块用于实现LDPC解码时的迭代运算；LDPC状态控制模块用于控制LDPC数据处理模块的运算使能和LDPC SRAM存储器控制使能；BCH数据处理模块用于实现BCH验证和BCH校正；BCH状态控制模块控制BCH数据处理模块的运算使能和BCH SRAM存储器控制使能。本发明能够有效降低前向纠错解码的硬件实现的复杂度，并提高前向纠错性能。适用于所有需要LDPC解码的系统，尤其是DMB-T数字地面广播的解调芯片。
Description
技术领域
本发明涉及数字电视地面广播传输系统，特别是涉及一种用于DMB-T解调芯片的前向纠错(FEC)解码的硬件构架；本发明还涉及利用所述硬件构架进行前向纠错解码的方法。
背景技术
地面数字广播近几年来一直都是无线领域关注的热点。2007年8月1日起，我国实施数字电视地面广播传输系统强制标准-国标DMB-T。DMB-T系统中的前向纠错编码，是指在发送端引入数据冗余性的信道编码技术，籍此在接收端获得一定的纠错能力。前向纠错编码由外码(BCH码)和内码(LDPC码)级联实现。BCH码是一种应用广泛的能纠正多重错误的分组码。LDPC码是一种逼近香农限的，易实现和系统复杂度低的优秀的线性纠错码。LDPC码应用于采用正交频分复用技术的无线局域网及高速光纤通信领域取得了良好的性能，相比传统的纠错码有很优异的特点，具有良好的应用前景。
相应的，在DMB-T接收机中，FEC解码包含LDPC解码和BCH解码两部分，其解码算法都相对稳定。LDPC解码算法中广泛使用的是SPA算法和Min-Sum算法。相对Min-Sum算法，SPA算法有较好的纠错性能，但是，其设计复杂度较高并需要付出较高的硬件代价。BCH码的编码取决于其生成多项式。有了生成多项式，BCH编解码与普通的循环码编码相同，使用除法电路可以实现。BCH解码实现的功能有BCH验证和BCH校正。BCH验证实现的功能是指出数据块中是否有错误比特。BCH校正实现的功能是找出数据块中错误比特的位置，并将其校正。
因为解码算法的相对稳定性，FEC解码的硬件设计难点在于，如何对数据吞吐率和硬件成本进行折衷；如何使用最小的硬件代价，在可以容忍的数据吞吐率内，完成较高性能的LDPC解码运算。
由于LDPC迭代过程中需要存储大量的中间数据，LDPC解码的硬件设计难点在于，如何合理的使用SRAM存储中间计算结果，减少SRAM的数量，减轻芯片后端设计的压力，降低设计风险。
发明内容
本发明要解决的技术问题是提供一种DMB-T解调芯片中前向纠错解码的硬件构架，它能够有效降低硬件实现的复杂度，并提高FEC性能。为此，本发明还要提供一种利用所述硬件构架实现前向纠错解码的方法。
为解决上述技术问题，本发明的DMB-T解调芯片中前向纠错解码的硬件构架，包括1个输入数据串并转换模块，8个并行的FEC数据处理模块，1个LDPC状态控制模块，1个BCH状态控制模块；其中，每个FEC数据处理模块包括1个LDPC数据处理模块和1个BCH数据处理模块，在每个FEC数据处理模块内，采用LDPC迭代、BCH验证、BCH校正和前向纠错数据输出的流水线结构；
所述输入数据串并转换模块，用于接收输入数据，并将输入的32bits的串行数据转换成32x8bits数据宽度的并行数据流，每32bits数据输送给一个LDPC数据处理模块；
所述LDPC数据处理模块，用于实现LDPC解码时的迭代运算；
所述LDPC状态控制模块，用于控制所述8个FEC数据处理模块中LDPC数据处理模块的运算使能和LDPC_SRAM存储器控制使能，控制8个LDPC数据处理模块同时进行LDPC迭代，同时对LDPC_SRAM存储器进行读写；
所述BCH数据处理模块，用于在其所属的FEC数据处理模块中LDPC数据处理模块迭代到信息bit后，实现BCH验证和BCH校正；
所述BCH状态控制模块，控制所述8个FEC数据处理模块中BCH数据处理模块的运算使能和BCH_SRAM存储器控制使能，控制8个BCH数据处理模块同时进行BCH验证处理或BCH校正处理，同时对BCH_SRAM存储器进行读写。
所述8个并行的FEC数据处理模块共用LDPC_SRAM存储器，所述8个并行的FEC数据处理模块在LDPC迭代时产生的同一类型的中间数据，即行信息和列信息存入对应的LDPC_SRAM存储器的相同地址。
本发明的进行前向纠错解码的方法，包括如下步骤：
步骤一、由输入数据串并转换模块接收8个LDPC数据处理模块所需的连续32bits数据宽度的数据源，串并转换成32x8bits宽度的数据，每32bits输送给一个LDPC数据处理模块，所述8个LDPC数据处理模块皆获得数据；
步骤二、由LDPC状态控制模块控制8个LDPC数据处理模块的运算使能，使LDPC数据处理模块在同一时间对获得的数据开始LDPC迭代，在LDPC迭代过程中，在计算出节点列信息并进行更新的时候，同时使用节点的列信息计算出节点的行信息，并更新节点的行信息；
所述LDPC状态控制模块同时控制8个LDPC数据处理模块的LDPC_SRAM存储器控制使能，实现同时控制8个并行的LDPC数据处理模块对共用的LDPC_SRAM的读写；
在开始进行第一次LDPC迭代及其迭代过程中，由输入数据串并转换模块继续向8个LDPC数据处理模块输送数据，直至第一次LDPC迭代结束；
步骤三、在LDPC迭代到信息bit后，BCH状态控制模块控制8个BCH数据处理模块的运算使能，同时开始BCH验证处理；并且BCH状态控制模块控制8个BCH数据处理模块的BCH_SRAM存储器控制使能，实现同时控制8个并行的BCH数据处理模块对共用的BCH_SRAM存储器的读写；
步骤四、如果通过BCH验证，则停止迭代，输出数据，如果没有通过BCH验证，则继续进行下一次的LDPC迭代；
步骤五、在一次LDPC迭代结束时，如果所有的BCH数据处理模块都通过BCH验证，表明经过本次迭代后，数据纠错全部完成，则迭代结束，整个前向纠错解码过程结束，否则，判断迭代次数是否已经等于硬件允许的最大迭代次数，如果小于，则转至步骤二，进行下一轮迭代；如果等于，则继续进行BCH校正；
步骤六、在BCH校正过程中，如果发现任何一个BCH数据处理模块的错误bit的位置，则所有BCH数据处理模块的BCH校正停止，将其错误bit纠正，如果所有BCH数据处理模块的错误bit的位置都已找到，则校正结束，整个前向纠错解码结束；若没有找到错误bit的位置，则继续校正过程，直至BCH数据处理模块找不到错误bit的位置，整个前向纠错解码过程结束。
本发明从实现低成本，高性能的目的出发，使用8个FEC数据处理模块的并行结构。这样每个数据处理模块处理时间就扩展为8倍，LDPC迭代次数可以提高8倍以上。而且8块并行FEC数据处理模块内部的状态转换一致，可以使用相同的控制逻辑，因此降低硬件复杂度。
为了达到较好的性能指标，在LDPC解码算法中本发明采用SPA算法。根据SPA算法的特点，可以使得解调芯片纠错性能大大提高。为了进一步提高时间的利用率，本发明使用LDPC迭代、BCH验证、BCH校正和数据输出的流水线结构，进一步增加有效的迭代时间，进一步提高系统性能。
本发明采用8个FEC数据处理模块共用LDPC_SRAM的结构，8个FEC数据处理模块产生的同一类型中间数据(行信息和列信息)存入对应的LDPC_SRAM的相同地址。不仅减少了LDPC_SRAM的数量，减轻后端设计的压力，也减少了LDPC_SRAM的控制逻辑，降低设计成本。
为了达到DMB-T系统需要的性能指标，本发明将每次LDPC迭代计算中的每个节点的更新时间减少一半，节省了每次迭代所需要的时间，将LDPC迭代次数提高1倍。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是本发明的硬件构架结构框图；
图2是采用本发明的硬件构架进行LDPC迭代，BCH验证，BCH校正的流水线结构图；
图3是采用本发明的硬件构架输入数据顺序示意图；
图4是采用本发明的硬件构架存储行信息的SP_SRAM的结构图；
图5是采用本发明的硬件构架存储列信息的LBQ_SRAM的结构图；
图6是利用本发明的硬件构架实现前向纠错解码的方法控制流程图。
具体实施方式
由于FEC的纠错性能与LDPC迭代次数呈指数正比例关系，所以硬件结构所能实现的LDPC最大迭代次数决定了硬件结构的性能特点。在DMB-T的性能需求下，本发明选择SPA算法进行LDPC迭代，采用8个FEC数据处理模块并行处理数据的结构，因为BCH验证和BCH校正是在LDPC迭代的过程中进行的，所以，LDPC的并行结构决定了BCH的并行结构。
为了节省BCH验证和BCH校正占用的LDPC迭代时间，在每个FEC数据处理模块中，使用LDPC迭代，BCH验证，BCH校正和前向纠错数据输出的流水线结构(参见图2)。因此，帧间隔的全部时间可以全部用于LDPC迭代运算，提高时间的利用率，从而提高了系统性能。
参见图1所示，本发明的DMB-T解调芯片中前向纠错解码的硬件构架，包括：
一个FEC状态控制器，其包括一个输入数据串并转换模块，一个LDPC状态控制模块，一个BCH状态控制模块。
8个并行的FEC数据处理模块，每个FEC数据处理模块包括1个LDPC数据处理模块和1个BCH数据处理模块。
LDPC_SRAM存储器，由所述的8个并行的FEC数据处理模块共用。所述8个并行的FEC数据处理模块在LDPC迭代时产生的同一类型的中间数据，即行信息和列信息存入对应的LDPC_SRAM存储器的相同地址。
在LDPC迭代中，需要存储大量的中间数据，用来进行下一次的LDPC迭代，本发明使用LDPC_SRAM来实现数据存储。但是为了减少后端设计压力，需要使用尽可能少的LDPC_SRAM。在本发明的LDPC迭代的硬件构架中，使用的LDPC_SRAM有两种，存储行信息的SP_SRAM和按列储存每个节点值信息的LBQ_SRAM。SP_SRAM的结构如图4所示。每个FEC数据处理模块需要8个SP_SRAM来存储行信息以达到8个并行，而本发明又是8个FEC数据处理模块在并行工作，则一共需要64个SP_SRAM。为了减少SRAM的数量，本发明将8个不同LDPC迭代产生的行信息放入同一块SP_SRAM中。这样分别属于8个LDPC迭代的8个SP_SRAM可以被合并，最终只需要8个SP_SRAM。本发明的LBQ_SRAM的结构如图5所示。将8个FEC数据处理模块需要的8块LBQ_SRAM降低为4块LBQ_SRAM，即每两个LDPC迭代的节点值信息共用一个LBQ_SRAM。同时，由于8块FEC数据处理模块的处理过程完全一致，则对LDPC_SRAM的存储和取出的控制也完全一致。本发明通过一个控制模块控制公共的LDPC_SRAM，在减少LDPC_SRAM数量的同时，也减小芯片成本。
所述输入数据串并转换模块，用于接收输入数据，并将输入的32bits的串行数据转换成32x8bits数据宽度的并行数据流，每32bits数据输送给一个LDPC数据处理模块。
所述LDPC数据处理模块，用于实现LDPC解码时的迭代运算。
所述LDPC状态控制模块，用于控制所述8个FEC数据处理模块中LDPC数据处理模块的运算使能和LDPC_SRAM存储器控制使能，控制8个LDPC数据处理模块同时进行LDPC迭代，同时对LDPC_SRAM存储器进行读写。LDPC状态控制模块，使用同一组控制逻辑，同时控制8个LDPC数据处理模块，减少控制逻辑的冗余，降低设计复杂度。
所述BCH数据处理模块，用于在其所属的FEC数据处理模块中LDPC数据处理模块迭代到信息bit后，实现BCH验证和BCH校正。
所述BCH状态控制模块，控制所述8个FEC数据处理模块中BCH数据处理模块的运算使能和BCH_SRAM存储器控制使能，控制8个BCH数据处理模块同时进行BCH验证处理或BCH校正处理，同时对BCH_SRAM存储器进行读写。BCH状态控制模块，使用同一组控制逻辑，同时控制8个BCH数据处理模块，减少控制逻辑的冗余，降低设计复杂度。
FEC解码包含LDPC解码和BCH解码两部分。如图6所示，本发明的进行前向纠错解码的方法，包括如下步骤：
步骤一、由输入数据串并转换模块接收8个LDPC数据处理模块所需的连续32bits数据宽度的数据源，串并转换成32x8bits宽度的数据，每32bits输送给一个LDPC数据处理模块，所述8个LDPC数据处理模块皆获得数据。
步骤二、由LDPC状态控制模块控制8个LDPC数据处理模块的运算使能，使LDPC数据处理模块在同一时间对获得的数据开始LDPC迭代，在LDPC迭代过程中，在计算出节点列信息并进行更新的时候，同时使用节点的列信息计算出节点的行信息，并更新节点的行信息。
所述LDPC状态控制模块同时控制8个LDPC数据处理模块的LDPC_SRAM存储器控制使能，实现同时控制8个并行的LDPC数据处理模块对共用的LDPC_SRAM的读写。
结合图3所示，在开始进行第一次LDPC迭代及其迭代过程中，由输入数据串并转换模块继续向8个LDPC数据处理模块输送数据，直至第一次LDPC迭代结束。
步骤三、在LDPC迭代到信息bit后，BCH状态控制模块控制8个BCH数据处理模块的运算使能，同时开始BCH验证处理或BCH校正处理；并且BCH状态控制模块控制8个BCH数据处理模块的BCH_SRAM存储器控制使能，实现同时控制8个并行的BCH数据处理模块对共用的BCH_SRAM存储器的读写。
步骤四、如果通过BCH验证，则停止迭代，输出数据，如果没有通过BCH验证，则继续进行下一次的LDPC迭代。
步骤五、在一次LDPC迭代运算结束时，如果所有的BCH数据处理模块都通过BCH验证，表明经过本次迭代后，数据纠错全部完成，则迭代结束，整个前向纠错解码过程结束，否则，判断迭代次数是否已经等于硬件允许的最大迭代次数，如果小于，则转至步骤二，进行下一轮迭代；如果等于，则继续进行BCH校正。
步骤六、在BCH校正过程中，如果发现任何一个BCH数据处理模块的错误bit的位置，则所有BCH数据处理模块的BCH校正停止，将其错误bit纠正，如果所有BCH数据处理模块的错误bit的位置都已找到，则校正结束，整个前向纠错解码结束；若没有找到错误bit的位置，则继续校正过程，直至BCH数据处理模块找不到错误bit的位置，整个前向纠错解码过程结束。所述的找不到错误bit的位置，是指进行BCH校正时，检测出错误的bit的位置大于762，超过一个BCH数据处理模块的bit位数。
LDPC的迭代次数与帧间隔时间周期和LDPC校验矩阵的节点个数有关。在LDPC迭代过程中，需要对LDPC校验矩阵的每个节点分别进行列信息和行信息的更新。计算节点的列信息时，需要从LDPC_SRAM里读出相应行的信息，通过行信息计算出列信息，再将列信息写入对应的LDPC_SRAM中。即一个节点的行更新需要2个时钟周期。类似，节点的行信息的更新需要2个时钟周期。此时计算出最大可迭代次数为：
(式1)
为了进一步提高LDPC的迭代次数，本发明将LDPC的行信息和列信息的更新合并。在计算出节点的列信息的同时，更新节点的行信息。从存储节点值的LDPC_SRAM(LBQ_SRAM)里按列读出每个节点值，同时把每一点所在行的信息从行信息的LDPC_SRAM(SP_SRAM)读出来，然后计算得到每个节点新的值以及相应的行信息，并分别写回LBQ_SRAM和SP_SRAM。这样在按列处理每个节点的同时更新了行信息，不需要再按行处理每个节点，节省了一半时间，即一个节点在每次迭代过程中只花2个时钟周期。这样，最大可迭代次数为：
(式2)
可见LDPC的最大可迭代次数可提高一倍。
为了达到一定的性能指标，本发明采取并行处理的结构。则LDPC最大迭代次数变为：
本发明的前向纠错解码的硬件构架，不仅提高FEC解码性能，更降低硬件复杂度，适用于所有需要LDPC解码的系统，尤其是DMB-T数字地面广播的解调芯片。
Claims (4)
1.一种DMB-T解调芯片中前向纠错解码的硬件构架，其特征在于：包括1个输入数据串并转换模块，8个并行的FEC数据处理模块，1个LDPC状态控制模块，1个BCH状态控制模块；其中，每个FEC数据处理模块包括1个LDPC数据处理模块和1个BCH数据处理模块，在每个FEC数据处理模块内，采用LDPC迭代、BCH验证、BCH校正和前向纠错数据输出的流水线结构；
所述输入数据串并转换模块，用于接收输入数据，并将输入的32bits的串行数据转换成32x8bits数据宽度的并行数据流，每32bits数据输送给一个LDPC数据处理模块；
所述LDPC数据处理模块，用于实现LDPC解码时的迭代运算；
所述LDPC状态控制模块，用于控制所述8个FEC数据处理模块中LDPC数据处理模块的运算使能和LDPC_SRAM存储器控制使能，控制8个LDPC数据处理模块同时进行LDPC迭代，同时对LDPC_SRAM存储器进行读写；
所述BCH数据处理模块，用于在其所属的FEC数据处理模块中LDPC数据处理模块迭代到信息bit后，实现BCH验证和BCH校正；
所述BCH状态控制模块，控制所述8个FEC数据处理模块中BCH数据处理模块的运算使能和BCH_SRAM存储器控制使能，控制8个BCH数据处理模块同时进行BCH验证处理或BCH校正处理，同时对BCH_SRAM存储器进行读写。
2.如权利要求1所述的DMB-T解调芯片中前向纠错解码的硬件构架，其特征在于：所述8个并行的FEC数据处理模块共用LDPC_SRAM存储器，所述8个并行的FEC数据处理模块在LDPC迭代时产生的同一类型的中间数据，即行信息和列信息存入对应的LDPC_SRAM存储器的相同地址。
3.一种利用权利要求1或2所述的硬件构架进行前向纠错解码的方法，其特征在于：包括如下步骤：
步骤一、由输入数据串并转换模块接收8个LDPC数据处理模块所需的连续32bits数据宽度的数据源，串并转换成32x8bits宽度的数据，每32bits输送给一个LDPC数据处理模块，所述8个LDPC数据处理模块皆获得数据；
步骤二、由LDPC状态控制模块控制8个LDPC数据处理模块的运算使能，使LDPC数据处理模块在同一时间对获得的数据开始LDPC迭代，在LDPC迭代过程中，在计算出节点列信息并进行更新的时候，同时使用节点的列信息计算出节点的行信息并更新节点的行信息；
所述LDPC状态控制模块同时控制8个LDPC数据处理模块的LDPC_SRAM存储器控制使能，实现同时控制8个并行的LDPC数据处理模块对共用的LDPC_SRAM存储器的读写；
在开始进行第一次LDPC迭代及其迭代过程中，由输入数据串并转换模块继续向8个LDPC数据处理模块输送数据，直至第一次LDPC迭代结束；
步骤三、在LDPC迭代到信息bit后，BCH状态控制模块控制8个BCH数据处理模块的运算使能，同时开始BCH验证处理和BCH校正处理；并且BCH状态控制模块控制8个BCH数据处理模块的BCH_SRAM存储器控制使能，实现同时控制8个并行的BCH数据处理模块对共用的BCH_SRAM存储器的读写；
步骤四、如果通过BCH验证，则停止迭代，输出数据，如果没有通过BCH验证，则继续进行下一次的LDPC迭代；
步骤五、在一次LDPC迭代结束时，如果所有的BCH数据处理模块都通过BCH验证，表明经过本次迭代后，数据纠错全部完成，则迭代结束，整个前向纠错解码过程结束，否则，判断迭代次数是否已经等于硬件允许的最大迭代次数，如果小于，则转至步骤二，进行下一轮迭代；如果等于，则继续进行BCH校正；
步骤六、在BCH校正过程中，如果发现任何一个BCH数据处理模块的错误bit的位置，则所有BCH数据处理模块的BCH校正停止，将其错误bit纠正，如果所有BCH数据处理模块的错误bit的位置都已找到，则校正结束，整个前向纠错解码结束；若没有找到错误bit的位置，则继续校正过程，直至BCH数据处理模块找不到错误bit的位置，整个前向纠错解码过程结束。
4.根据权利要求3所述的方法，其特征在于：步骤六所述的找不到错误bit的位置，是指进行BCH校正时，检测出错误的bit的位置大于762，超过一个BCH数据处理模块的bit位数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710094276 CN101442677B (zh) | 2007-11-23 | 2007-11-23 | Dmb-t解调芯片中前向纠错解码的硬件构架及解码方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200710094276 CN101442677B (zh) | 2007-11-23 | 2007-11-23 | Dmb-t解调芯片中前向纠错解码的硬件构架及解码方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101442677A CN101442677A (zh) | 2009-05-27 |
| CN101442677B true CN101442677B (zh) | 2010-12-22 |
Family
ID=40726894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200710094276 Active CN101442677B (zh) | 2007-11-23 | 2007-11-23 | Dmb-t解调芯片中前向纠错解码的硬件构架及解码方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101442677B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130693B (zh) | 2010-11-10 | 2013-06-05 | 华为技术有限公司 | 一种低密度奇偶校验码的译码方法和装置 |
| CN102594504B (zh) * | 2012-02-08 | 2014-08-13 | 河南科技大学 | 一种lt编译码算法的dsp硬件实现方法 |
| CN107688506B (zh) * | 2017-08-31 | 2019-12-20 | 华中科技大学 | 一种流水结构的bch译码系统 |
| CN112332865B (zh) * | 2020-10-29 | 2024-06-07 | 深圳电器公司 | 基于bch并行算法和ldpc算法的纠错电路及方法 |
| CN114172521B (zh) * | 2022-02-08 | 2022-05-10 | 苏州浪潮智能科技有限公司 | 一种解压缩芯片验证方法、装置、设备及可读存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1361596A (zh) * | 2000-12-29 | 2002-07-31 | 深圳市中兴通讯股份有限公司 | 一种并行级联卷积码交织和解交织的实现方法和装置 |
| CN1467998A (zh) * | 2002-06-07 | 2004-01-14 | 三星电子株式会社 | 正交频分复用多载波调制数字广播信号的方法及发送器 |
| CN2738496Y (zh) * | 2004-10-29 | 2005-11-02 | 上海广电（集团）有限公司中央研究院 | CardBus接口的地面广播数字电视移动接收器 |
| CN1697441A (zh) * | 2002-06-07 | 2005-11-16 | 三星电子株式会社 | 正交频分复用多载波调制数字广播信号的方法及发送器 |
-
2007
- 2007-11-23 CN CN 200710094276 patent/CN101442677B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1361596A (zh) * | 2000-12-29 | 2002-07-31 | 深圳市中兴通讯股份有限公司 | 一种并行级联卷积码交织和解交织的实现方法和装置 |
| CN1467998A (zh) * | 2002-06-07 | 2004-01-14 | 三星电子株式会社 | 正交频分复用多载波调制数字广播信号的方法及发送器 |
| CN1697441A (zh) * | 2002-06-07 | 2005-11-16 | 三星电子株式会社 | 正交频分复用多载波调制数字广播信号的方法及发送器 |
| CN2738496Y (zh) * | 2004-10-29 | 2005-11-02 | 上海广电（集团）有限公司中央研究院 | CardBus接口的地面广播数字电视移动接收器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101442677A (zh) | 2009-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102075198B (zh) | 准循环低密度奇偶校验卷积码编译码系统及其编译码方法 | |
| US7853854B2 (en) | Iterative decoding of a frame of data encoded using a block coding algorithm | |
| US8756479B2 (en) | LDPC multi-decoder architectures | |
| CN101820288B (zh) | 低密度校验码的信息处理方法 | |
| US20140223255A1 (en) | Decoder having early decoding termination detection | |
| CN101442677B (zh) | Dmb-t解调芯片中前向纠错解码的硬件构架及解码方法 | |
| CN101800559B (zh) | 一种基于tdmp的高速可配置qc-ldpc码解码器 | |
| CN101478314B (zh) | 一种里德-所罗门编码译码器及其译码的方法 | |
| US8046658B2 (en) | Method and device for decoding blocks encoded with an LDPC code | |
| CN100553155C (zh) | 支持多速率多码长的串行低密度奇偶校验码译码器 | |
| WO2009074979A2 (en) | Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications | |
| CN101777921B (zh) | 用于显式存储片上系统的结构化ldpc码译码方法及装置 | |
| CN101106381A (zh) | 分层的低密度校验码译码器及译码处理方法 | |
| CN102664638A (zh) | 基于分层nms算法的多码长ldpc码译码器的fpga实现方法 | |
| CN103325425B (zh) | 存储器控制器 | |
| CN102340320B (zh) | 卷积Turbo码双向并行译码方法 | |
| CN101310447B (zh) | 用于mpe-fec帧解码的存储效率擦除信息表 | |
| CN101483443B (zh) | Turbo乘积码优化编译码算法的FPGA实现方法 | |
| CN102340317B (zh) | 结构化ldpc码的高吞吐率译码器及译码方法 | |
| CN102820892A (zh) | 一种用于并行bch编码的电路、编码器及方法 | |
| CN101958718B (zh) | 用于ldpc码的改进型半并行译码器和译码方法 | |
| CN102594369B (zh) | 基于fpga的准循环低密度校验码译码器及译码方法 | |
| CN101557232A (zh) | 一种低密度奇偶校验码解码方法 | |
| CN100417031C (zh) | 宽带无线接入系统中里德索洛门卷积级联码的实现方法 | |
| Qi et al. | Implementation of accelerated BCH decoders on GPU |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: MAXSCEND TECHNOLOGIES INC. Free format text: FORMER OWNER: MAXSCEND TECHNOLOGIES (SHANGHAI) INC. Effective date: 20130313 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 214072 WUXI, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130313 Address after: 214072 Jiangsu province Binhu District of Wuxi City Liyuan Development Zone 530 No. 1 building twelve room 1203 Patentee after: MAXSCEND TECHNOLOGIES Inc. Address before: 201203, room 3000, building 5, Zhangjiang port, Zhangjiang East Road, Pudong New Area,, Shanghai Patentee before: Maxscend Technologies Inc. |
|
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 214072 Jiangsu province Binhu District of Wuxi City Liyuan Development Zone 530 No. 1 building twelve room 1203 Patentee after: MAXSCEND MICROELECTRONICS Co.,Ltd. Address before: 214072 Jiangsu province Binhu District of Wuxi City Liyuan Development Zone 530 No. 1 building twelve room 1203 Patentee before: MAXSCEND TECHNOLOGIES Inc. |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: The hardware architecture and decoding method of forward error correction decoding in DMB-T demodulation chip Granted publication date: 20101222 Pledgee: Industrial and Commercial Bank of China Limited Wuxi Binhu Branch Pledgor: MAXSCEND MICROELECTRONICS Co.,Ltd. Registration number: Y2024980039405 |