CN102457052A - 击穿电流抑制电路 - Google Patents

Abstract

本发明揭露一种击穿电流抑制电路，包含主控选择单元及逻辑单元。主控选择单元接收一输入信号，输入信号具有第一逻辑准位及第二逻辑准位，主控选择单元根据输入信号输出一第一主控选择信号及一第二主控选择信号。逻辑单元包含第一逻辑单位及第二逻辑单位，其分别产生第一控制信号及第二控制信号，用以控制串联的两晶体管开关，第一逻辑单位及第二逻辑单位分别根据第一主控选择信号及第二主控选择信号，来改变第一控制信号及第二控制信号的状态。其中，第一逻辑单位及第二逻辑单位对应于输入信号于第一逻辑准位或第二逻辑准位而分别取得一主控权，取得主控权的逻辑单位在改变所产生的控制信号的状态后，触发另一逻辑单位改变所产生的控制信号。

Description

击穿电流抑制电路

技术领域

本发明涉及一种击穿电流抑制电路，特别涉及一种依输入信号控制驱动顺序的击穿电流抑制电路。

背景技术

在已知电源电路中，常见两晶体管开关串联于电源及接地之间，其是用以决定由电源输入的电力大小。一般而言，两晶体管开关的上臂晶体管开关为P型金属氧化物半导体场效晶体管，而下臂晶体管开关为N型金属氧化物半导体场效晶体管。理想上，可利用一输入信号同时控制两晶体管开关的导通与断开。当输入信号为低准位时，上臂晶体管开关导通而下臂晶体管开关断开，使电源的电力透过上臂晶体管开关传送至后级的电路；当输入信号为高准位时，上臂晶体管开关断开而下臂晶体管开关导通，以停止电源的电力传送。

然而，当实际电路运作时，由于晶体管开关无法立即于导通状态与断开状态之间进行切换，造成在两晶体管开关切换状态过程中，会有击穿电流(ShootThrough Current)由电源直接流经两晶体管开关到接地，而导致切换损失。尤其当击穿电流过大或产生时间过长，晶体管开关有因过热而烧毁的风险。因此，如何在控制电路中切换两晶体管，以降低击穿电流所造成的功耗并同时避免晶体管开关的毁损，为此控制电路设计时的主要考虑。

发明内容

本发明的目的在于提供一种击穿电流抑制电路，利用依顺序控制晶体管切换的方式，以避免同时进行两晶体管切换过程可能造成的过大击穿电流或过长切换时间而导致的功耗，甚至是晶体管毁损。

为达上述目的，本发明提供了一种击穿电流抑制电路，其包含一主控选择单元及一逻辑单元。主控选择单元接收一输入信号，输入信号具有一第一逻辑准位及一第二逻辑准位，主控选择单元根据输入信号输出一第一主控选择信号及一第二主控选择信号。逻辑单元包含一第一逻辑单位及一第二逻辑单位分别产生一第一控制信号及一第二控制信号，用以控制串联的两晶体管开关，第一逻辑单位及第二逻辑单位分别根据第一主控选择信号及第二主控选择信号改变第一控制信号及第二控制信号的状态。其中，第一逻辑单位及第二逻辑单位对应于输入信号于第一逻辑准位或第二逻辑准位而分别取得一主控权，取得主控权的逻辑单位改变所产生的控制信号的状态后触发另一逻辑单位改变所产生的控制信号。

本发明还提供了一种击穿电流抑制电路，包含一逻辑单元及优先决定单元。逻辑单元包含一第一逻辑单位及一第二逻辑单位分别产生一第一控制信号及一第二控制信号，用以控制串联的两晶体管开关。优先决定单元接收一输入信号，输入信号包含一第一逻辑准位及一第二逻辑准位，优先决定单元根据输入信号的准位决定第一逻辑单位及第二逻辑单位其中之一为优先逻辑单位，使优先逻辑单位改变所产生的控制信号的状态使所控制的晶体管转为断开。

因此，本发明的优点为：利用依顺序控制晶体管切换的方式，来避免同时进行两晶体管切换过程可能造成的过大击穿电流或过长切换时间而导致的功耗，甚至是晶体管毁损。

以上的概述与接下来的详细说明皆为示范性质，是为了进一步说明本发明的权利要求书。而有关本发明的其它目的与优点，将在后续的说明与附图加以阐述。

附图说明

图1为根据本发明的一第一较佳实施例的击穿电流抑制电路的电路示意图；

图2为根据本发明的一第二较佳实施例的击穿电流抑制电路的电路示意图；

图3为根据本发明的一第三较佳实施例的击穿电流抑制电路的电路示意图。

【主要组件符号说明】

11、22、28：反相器

15、25、35：第一逻辑单位

16、26、36：第二逻辑单位

33：延迟电路

Ck1：主控选择单元

Ck1′：优先决定单元

Ck2：逻辑单元

Ck3：驱动电路

Sin：输入信号

S1、S2：主控选择信号

S3、S4：触发信号

S5、S6：控制信号

M1、M2：晶体管开关

具体实施方式

请参见图1，图1为根据本发明的一第一较佳实施例的击穿电流抑制电路的电路示意图。击穿电流抑制电路包含一主控选择单元Ck1以及一逻辑单元Ck2，以根据一输入信号Sin控制串联的两晶体管开关M1、M2。主控选择单元Ck1接收输入信号Sin，并根据输入信号Sin产生一第一主控信号S1及一第二主控信号S2。逻辑单元Ck2耦接主控选择单元Ck1及晶体管开关M1、M2，并根据第一主控信号S1及第二主控信号S2产生一第一控制信号S5及一第二控制信号S6，以控制晶体管开关M1、M2的导通与断开。在本实施例中，晶体管开关M1、M2均为N型金属氧化物半导体场效晶体管。

主控选择单元Ck1包含一反相器11，反相器11将输入信号反相成为第一主控选择信号S1，而在本实施例中，主控选择单元Ck1直接将输入信号Sin作为第二主控选择信号S2输出。逻辑单元Ck2包含第一逻辑单位15及第二逻辑单位16，在本实施例中，第一逻辑单位15及第二逻辑单位16均为或非门，其中，第一逻辑单位15接收第一主控信号S1及一第一触发信号S3并输出第一控制信号S5，第二逻辑单位16接收第二主控信号S2及一第二触发信号S4并输出第二控制信号S6。在本实施例中，第一控制信号S1作为第二触发信号S4，而第二控制信号S6作为第一触发信号S3，也就是第一逻辑单位15及第二逻辑单位16的输出端耦接至彼此的输入端。

输入信号Sin具有一第一逻辑准位及一第二逻辑准位，以下以第一逻辑准位为高准位而第二逻辑准位为低准位作说明。当输入信号Sin为高准位时，第二主控信号S2也为高准位，经反相器11反相处理输入信号Sin后输出低准位的第一主控信号S1。由于或非门的特性为任一输入信号为高准位时，其输出必然为低准位，因此第二主控信号S2为高准位(此时输入信号Sin为高准位)时，第二逻辑单位16取得主控权，也就是由第二逻辑单位16决定第一逻辑单位15输出的第一控制信号S5的状态。此时，第二逻辑单位16输出低准位的第二控制信号S6，以使晶体管开关M2断开。然后，第二控制信号S6作为第一触发信号S3输入第一逻辑单位15，此时第一主控信号S1也为低准位，第一逻辑单位15输出高准位的第一控制信号S5以导通晶体管开关M1。当输入信号Sin转为低准位时，第二主控信号S2也为低准位，经反相器11反相处理输入信号Sin后输出高准位的第一主控信号S1。此时第一主控信号S1为高准位(此时输入信号Sin为低准位)，第一逻辑单位15取得主控权。因此，第一逻辑单位15将所输出第一控制信号S5的状态改变为低准位使晶体管开关M1断开后，触发第二逻辑单位16改变所输出第二控制信号S6的状态为高准位使晶体管开关M2导通。同上述，当输入信号Sin由低准位再转为高准位时，晶体管开关M2会先断开然后晶体管开关M1才导通。

如上述所说明，当输入信号Sin为高准位的第一逻辑准位时，第二逻辑单位16取得主控权，而当输入信号Sin为低准位的第二逻辑准位时，第一逻辑单位15取得主控权。通过输入信号Sin于不同逻辑准位而使逻辑单元Ck2中不同的逻辑单位取得主控权，使得晶体管开关M1、M2其中原为导通状态的一者将先转为断开状态，原为断开状态的另一晶体管开关才会转为导通状态。通过上述的切换顺序，可使晶体管开关M1、M2同时为导通的机率大幅下降，进而防止了击穿电流的产生。

请参见图2，图2为根据本发明的一第二较佳实施例的击穿电流抑制电路的电路示意图。击穿电流抑制电路包含一主控选择单元Ck1、一逻辑单元Ck2以及一驱动单元Ck3，以根据一输入信号Sin控制串联的两晶体管开关M1、M2。主控选择单元Ck1接收输入信号Sin，并根据输入信号Sin产生一第一主控信号S1及一第二主控信号S2。逻辑单元Ck2耦接至主控选择单元Ck1并透过驱动单元Ck3耦接至晶体管开关M1、M2，并根据第一主控信号S1及第二主控信号S2产生一第一控制信号S5及一第二控制信号S6，以控制晶体管开关M1、M2的导通与断开。驱动单元Ck3耦接于逻辑单元Ck2及两晶体管开关M1、M2之间，其是用以对应两晶体管开关M1、M2的类型，来调整第一控制信号S5及第二控制信号S6的状态。在本实施例中，晶体管开关M1、M2分为P型金属氧化物半导体场效晶体管及N型金属氧化物半导体场效晶体管。

主控选择单元Ck1包含一反相器22，主控选择单元Ck1直接将输入信号Sin作为第一主控选择信号S1的输出，且透过反相器22将输入信号反相成为第二主控选择信号S2。逻辑单元Ck2包含第一逻辑单位25及第二逻辑单位26，在本实施例中，第一逻辑单位25及第二逻辑单位26均为与非门。其中，第一逻辑单位25接收第一主控信号S1及一第一触发信号S3并输出第一控制信号S5，第二逻辑单位26接收第二主控信号S2及一第二触发信号S4并输出第二控制信号S6。在本实施例中，第一控制信号S1作为第二触发信号S4而第二控制信号S6作为第一触发信号S3，也就是第一逻辑单位25及第二逻辑单位26的输出端耦接至彼此的输入端。驱动单元Ck3包含一反相器28，其耦接至第二逻辑单位26，用以反相第二控制信号S6。

当输入信号Sin为高准位时，第一主控信号S1也为高准位，经反相器22反相处理输入信号Sin后输出低准位的第二主控信号S2。由于与非门的特性为任一输入信号为低准位时，其输出必然为高准位，因此第二主控信号S2为低准位(此时输入信号Sin为高准位)时，第二逻辑单位26取得主控权。此时，第二逻辑单位26输出高准位的第二控制信号S6，并经驱动单元Ck3中的反相器28反相为低准位使晶体管开关M2断开。然后，第二控制信号S6作为第一触发信号S3输入第一逻辑单位25，此时第一主控信号S1也为高准位，第一逻辑单位25输出低准位的第一控制信号S5以导通晶体管开关M1。当输入信号Sin转为低准位时，第一主控信号S1也为低准位，经反相器22反相处理输入信号Sin后输出高准位的第二主控信号S2。此时第一主控信号S1为低准位，第一逻辑单位25取得主控权。因此，第一逻辑单位25将所输出的第一控制信号S5的状态改变为高准位使晶体管开关M1断开后，触发第二逻辑单位26改变所输出第二控制信号S6的状态为低准位，并经反相器28反相为高准位使晶体管开关M2导通。同上述，当输入信号Sin由低准位再转为高准位时，晶体管开关M2会先断开然后晶体管开关M1才导通。

如上述说明，通过输入信号Sin于不同逻辑准位，而使逻辑单元Ck2中不同的逻辑单位取得主控权，使得晶体管开关M1、M2同时为导通的机率大幅下降，进而防止了击穿电流的产生。

图1所示的击穿电流抑制电路可如同图2所示的电路般增加一驱动单元，以对应驱动不同类型的晶体管开关。例如：在图1的实施例中，晶体管开关M1、M2改为P型金属氧化物半导体场效晶体管及N型金属氧化物半导体场效晶体管时，可增加一反相器耦接于第一逻辑单位15及晶体管开关M1之间，借此正确驱动晶体管开关M1、M2的切换。

上述图1及图2所示的电路中的主控选择单元Ck1所输出的第一主控信号S1、第二主控信号S2，其作用也可以视为决定逻辑单元Ck2中何者逻辑单位可优先改变所输出信号的状态。而另一逻辑单位可如上述实施例般由优先的逻辑单位或其它机制触发改变所输出信号的状态。在此，以图3所示的电路为例说明。

请参见图3，图3为根据本发明的一第三较佳实施例的击穿电流抑制电路的电路示意图。击穿电流抑制电路包含一优先决定单元Ck1′以及一逻辑单元Ck2，以根据一输入信号Sin控制串联的两晶体管开关M1、M2。优先决定单元Ck1′接收输入信号Sin，并根据输入信号Sin产生一第一主控信号S1及一第二主控信号S2。逻辑单元Ck2耦接优先决定单元Ck1及晶体管开关M1、M2，并根据第一主控信号S1及第二主控信号S2产生一第一控制信号S5及一第二控制信号S6，以控制晶体管开关M1、M2的导通与断开。在本实施例中，晶体管开关M1、M2均为N型金属氧化物半导体场效晶体管。

优先决定单元Ck1′包含一延迟电路33。优先决定单元Ck1′将输入信号Sin直接输出为一第一主控信号S1及一第二主控信号S2。延迟电路33接收输入信号Sin并经一预定延迟时间后输出输入信号Sin，并分别输出一第一触发信号S3至及一第二触发信号S4至逻辑单元Ck2。逻辑单元Ck2包含第一逻辑单位35及第二逻辑单位36，在本实施例中，第一逻辑单位35为与门，而第二逻辑单位36为或非门。第一逻辑单位35接收第一主控信号S1及第一触发信号S3并输出第一控制信号S5，第二逻辑单位36接收第二主控信号S2及第二触发信号S4并输出第二控制信号S6。另外，当晶体管开关M1、M2分别为P型金属氧化物半导体场效晶体管、N型金属氧化物半导体场效晶体管时，第一逻辑单位35为与非门而第二逻辑单位36为或非门即可正确驱动晶体管开关M1、M2进行切换。

当输入信号Sin为高准位时，第一主控信号S1及第二主控信号S2为高准位。如同先前所说明，或非门的特性为任一输入信号为高准位时，其输出必然为低准位，因此第二主控信号S2为高准位时，第二逻辑单位36取得优先权，也就是由第二逻辑单位36将优先改变所输出的第二控制信号S6的状态。因此，第二逻辑单位36输出低准位的第二控制信号S6以断开晶体管开关M2。于后，经延迟电路33延迟输出的高准位的第一触发信号S3及高准位的第二触发信号S4分别输入第一逻辑单位35及第二逻辑单位36。此时，第一逻辑单位35被第一触发信号S3触发而输出高准位的第一控制信号S5以导通晶体管开关M1。当输入信号Sin转为低准位时，第一主控信号S1及第二主控信号S2也为低准位。由于与门的特性为任一输入信号为低准位时，其输出必然为低准位，因此此时由第一逻辑单位35取得主控权。因此，第一逻辑单位35将所输出第一控制信号S5的状态改变为低准位使晶体管开关M1断开。于后，经延迟电路33延迟所输出的低准位的第一触发信号S3及低准位的第二触发信号S4分别输入至第一逻辑单位35及第二逻辑单位36。此时，第二逻辑单位36被低准位的第二触发信号S4触发而输出高准位的第二控制信号S6，以导通晶体管开关M2。同上述，当输入信号Sin由低准位再转为高准位时，晶体管开关M2会先断开，然后晶体管开关M1才导通。

因此，本发明利用依顺序控制晶体管切换的方式，来避免同时进行两晶体管切换过程可能造成过大击穿电流或过长切换时间而导致的功耗，甚至是晶体管毁损。

如上所述，本发明完全符合专利三要件：新颖性、进步性和产业上的利用性。本发明在上文中已以较佳实施例揭露，然熟悉本项技术者应理解的是，该实施例仅用于描绘本发明，而不应解读为限制本发明的范围。应注意的是，举凡与该实施例等效的变化与置换，均应设为涵盖于本发明的范畴内。因此，本发明的保护范围当以权利要求书所界定的范围为准。

Claims (12)

1.一种击穿电流抑制电路，其特征在于，包含：

一主控选择单元，用以接收一输入信号，该输入信号具有一第一逻辑准位及一第逻辑二准位，该主控选择单元根据该输入信号输出一第一主控选择信号及一第二主控选择信号；以及

一逻辑单元，包含一第一逻辑单位及一第二逻辑单位，该第一逻辑单位及该第二逻辑单位分别产生一第一控制信号及一第二控制信号，用以控制串联的两晶体管开关，该第一逻辑单位及该第二逻辑单位分别根据该第一主控选择信号及该第二主控选择信号来改变该第一控制信号及该第二控制信号的状态；

其中，该第一逻辑单位及该第二逻辑单位对应于该输入信号于该第一逻辑准位或该第二逻辑准位而分别取得一主控权，取得该主控权的该逻辑单位改变所产生的控制信号的状态后触发另一逻辑单位改变所产生的控制信号。

2.根据权利要求1所述的击穿电流抑制电路，其特征在于，取得该主控权的该逻辑单位改变所产生的控制信号，以使对应控制的该两晶体管之一者为断开。

3.根据权利要求2所述的击穿电流抑制电路，其特征在于，该主控选择单元包含一反相器，用以反相该输入信号成为该第一主控选择信号及该第二主控选择信号其中之一者。

4.根据权利要求2或3所述的击穿电流抑制电路，其特征在于，还包含一驱动单元，该驱动单元耦接于该逻辑单元及该两晶体管开关之间，用以对应该两晶体管开关的类型来调整该第一控制信号及该第二控制信号的状态。

5.根据权利要求2或3所述的击穿电流抑制电路，其特征在于，该第一逻辑单位及该第二逻辑单位为或非门，或与非门。

6.根据权利要求2或3所述的击穿电流抑制电路，其特征在于，该第一逻辑单位及该第二逻辑单位的输出端耦接至彼此的输入端，使取得该主控权的该逻辑单位在改变所产生的控制信号的状态后，触发另一逻辑单位改变所产生的控制信号。

7.一种击穿电流抑制电路，其特征在于，包含：

一逻辑单元，包含一第一逻辑单位及一第二逻辑单位，用以分别产生一第一控制信号及一第二控制信号，来控制串联的两晶体管开关；以及

一优先决定单元，用以接收一输入信号，该输入信号包含一第一逻辑准位及一第二逻辑准位，该优先决定单元根据该输入信号的逻辑准位决定该第一逻辑单位及该第二逻辑单位其中之一为优先逻辑单位，使该优先逻辑单位改变所产生的控制信号的状态使所控制的该两晶体管之一者转为断开。

8.根据权利要求7所述的击穿电流抑制电路，其特征在于，该优先决定单元包含一延迟电路，用以接收该输入信号并经一预定延迟时间后输出该输入信号，以触发该第一逻辑单位及该第二逻辑单位中另一逻辑单位，来改变所产生的控制信号的状态，以使所控制的该两晶体管之一者转为导通。

9.根据权利要求8所述的击穿电流抑制电路，其特征在于，该第一逻辑单位及该第二逻辑单位分别为一与门和一或非门。

10.根据权利要求7所述的击穿电流抑制电路，其特征在于，该第一逻辑单位及该第二逻辑单位的输出端耦接至彼此的输入端，使该优先逻辑单位在改变所产生的控制信号的状态后，触发另一逻辑单位改变所产生的控制信号。

11.根据权利要求8或10所述的击穿电流抑制电路，其特征在于，还包含一驱动单元，该驱动单元耦接于该逻辑单元及该两晶体管开关之间，用以对应该两晶体管开关的类型调整该第一控制信号及该第二控制信号的状态。

12.根据权利要求7所述的击穿电流抑制电路，其特征在于，该第一逻辑单位及该第二逻辑单位为或非门，或与非门。

Images