CN102456560B - 生成镍合金自对准硅化物的方法 - Google Patents

生成镍合金自对准硅化物的方法 Download PDF

Info

Publication number
CN102456560B
CN102456560B CN201010524969.0A CN201010524969A CN102456560B CN 102456560 B CN102456560 B CN 102456560B CN 201010524969 A CN201010524969 A CN 201010524969A CN 102456560 B CN102456560 B CN 102456560B
Authority
CN
China
Prior art keywords
nickel alloy
constraint
wafer
tenor
aligned silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010524969.0A
Other languages
English (en)
Other versions
CN102456560A (zh
Inventor
卢炯平
聂佳相
杨瑞鹏
孔祥涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201010524969.0A priority Critical patent/CN102456560B/zh
Publication of CN102456560A publication Critical patent/CN102456560A/zh
Application granted granted Critical
Publication of CN102456560B publication Critical patent/CN102456560B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种生成镍合金自对准硅化物的方法,包括:提供待生产晶圆,在待生产晶圆中选取第一晶圆和第二晶圆,使用第一镍合金靶在所述第一晶圆表面生成第一镍合金金属膜,在第一晶圆上由第一镍合金金属膜生成第一镍合金自对准硅化物,查找所述第一晶圆上的缺陷区域,制作第二镍合金靶,使用第二镍合金靶在第二晶圆表面生成第二镍合金金属膜,在第二晶圆上由第二镍合金金属膜生成第二镍合金自对准硅化物。根据本发明的生成镍合金自对准硅化物的方法,能够有效降低镍合金自对准硅化物中的镍对CMOS器件的沟道区的侵蚀作用,提高CMOS器件性能和晶圆良率。本发明在提高CMOS器件性能的同时,还有效地降低了昂贵的约束金属的用量。

Description

生成镍合金自对准硅化物的方法
技术领域
本发明涉及半导体工艺领域,尤其涉及一种生成镍合金自对准硅化物的方法。
背景技术
在半导体制造工艺中,晶圆上生成的互补型金属氧化物半导体(CMOS)器件是由金属栅极区、氧化硅栅介电区与半导体硅衬底所组成的。其中,栅极区大多以多晶硅来制作。然而使用多晶硅却衍生出其他的问题,例如器件效能因多晶硅的阻值太高而变差。所以,目前所采用的方式是在器件形成之后进行硅化工艺,以在栅极区与源极/漏极区上形成一层金属硅化物,从而降低器件的阻值。
在CMOS器件的栅极区与源极/漏极区上形成一层金属硅化物的工艺被称为自对准硅化物(Self Alignment Silicide)工艺,自对准硅化物工艺的具体工艺流程为:首先利用阻挡层将不需要形成金属硅化物的部分覆盖起来,然后在晶圆上生长一层金属膜,通过退火工艺使CMOS器件的栅极区与源极/漏极区的金属膜材料相应与栅极区的多晶硅和源极/漏极区的硅材料发生反应生成金属硅化物,最后通过清洗去除阻挡层上方的金属膜。
随着半导体器件尺寸的不断缩小,自对准硅化物中的缺陷对CMOS器件的性能的影响越来越大。目前自对准硅化物层一般由镍自对准硅化物构成,使用镍金属靶通过物理气相沉积(PVD)在晶圆上生长相应的镍金属膜,进而通过退火和清洗等工艺步骤在半导体器件的栅极区与源极/漏极区上形成镍自对准硅化物层。而由于镍自对准硅化物的热稳定性较低,其中的镍原子会侵蚀到CMOS器件的沟道区中,CMOS器件上的这种由于源/漏极区上所形成的自对准硅化物过渡侵蚀到栅极下面而形成的漏电就称为侵蚀缺陷,侵蚀缺陷会使CMOS器件的栅极区与源/漏极区间的绝缘能力降低,严重时会引起CMOS器件失效,进而降低晶圆的良率。
为有效地提高自对准硅化物的热稳定性,提高CMOS器件的性能,现有技术往往采用镍合金生成镍合金自对准硅化物层。例如镍铂合金和镍钯合金,以采用镍铂合金为例,由于镍铂合金自对准硅化物层中的铂可以很好地降低镍原子的动能,从而降低镍原子的侵蚀能力。采用镍铂合金和镍钯合金的效果要优于采用其他种类的镍合金靶生成相应的镍合金自对准硅化物层的效果。因此,在通过物理气相沉积和退火等工艺生成自对准硅化物层时,一般采用镍铂合金靶或镍钯合金靶生成镍合金自对准硅化物层。
但在采用镍铂合金靶生成镍铂合金自对准硅化物层的过程中,由于物理气相沉积工艺和退火等工艺的原因,尽管镍铂合金靶中的镍和铂在靶中是均匀分布的,但通过溅射技术在晶圆上沉积镍铂合金金属膜时,受沉积工艺的工艺能力限制,铂在镍铂合金金属膜中的分布会不均匀,进而导致相应生成的镍合金自对准硅化物层中的铂分布不均匀。一般晶圆上生成的镍铂合金自对准硅化物层的中心区域中的铂的含量要低于镍铂合金自对准硅化物层的边缘区域中的铂的含量。这样就会造成镍铂合金自对准硅化物层的中心区域的镍容易侵蚀到CMOS器件的沟道区中,从而造成器件失效。为解决这一问题,现有技术通过增加镍铂合金靶中的铂的含量,例如将镍铂合金靶中的铂的含量增加至20atom%(原子百分比)左右,来相应增加晶圆上生成的镍铂合金自对准硅化物层的中心区域中的铂的含量,从而使镍铂合金自对准硅化物层的中心区域的镍不容易侵蚀到CMOS器件的沟道区中。采用镍钯合金靶生成镍钯合金自对准硅化物层的过程和缺陷与镍铂合金靶类似,因此不再赘述。而由于铂和钯的价格极高,采用这种方法会使半导体生产的成本大幅提高,从而不利于在工业生产中的应用。
图1是现有技术镍铂合金自对准硅化物层中的镍对CMOS器件沟道区的侵蚀作用的示意图。如图1所示,在晶圆101的源/漏极区102上的镍铂合金自对准硅化物层103中的镍原子侵蚀到CMOS器件衬底中栅极区底部的区域,形成了侵蚀区104。侵蚀区104会破坏源/漏极区102与栅极区105间的绝缘,严重时会导致CMOS器件失效。
因此,如何有效且经济地降低镍合金自对准硅化物中的镍对CMOS器件的沟道区的侵蚀作用就成为亟待解决的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念,这将在具体实施例部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征,更不意味着试图确定所要求保护的技术方案的保护范围。
为解决现有技术无法有效且经济地降低镍合金自对准硅化物层中的镍对CMOS器件的沟道区的侵蚀作用的问题,本发明提供了一种生成镍合金自对准硅化物的方法,所述方法包括以下步骤:
提供待生产晶圆,其中,所述待生产晶圆上已生成CMOS器件;
在所述待生产晶圆中选取第一晶圆和第二晶圆;
使用第一镍合金靶在所述第一晶圆表面生成第一镍合金金属膜,其中,所述第一镍合金靶由镍和约束金属构成,所述约束金属在所述第一镍合金靶中具有第一约束金属含量且均匀分布;
在所述第一晶圆上由所述第一镍合金金属膜生成第一镍合金自对准硅化物;
查找所述第一晶圆上的缺陷区域;
制作第二镍合金靶,其中,所述第二镍合金靶的成份与所述第一镍合金靶相同,且将所述第二镍合金靶中与所述缺陷区域相对应的补偿区域的约束金属的含量提高至第二约束金属含量,而所述第二镍合金靶中所述补偿区域外的区域的约束金属含量等于所述第一约束金属含量;
使用所述第二镍合金靶在所述第二晶圆表面生成第二镍合金金属膜;
在所述第二晶圆上由所述第二镍合金金属膜生成第二镍合金自对准硅化物。
进一步的,所述缺陷区域为所述第一晶圆中沟道区发生了镍原子侵蚀的CMOS器件所在的区域。
进一步的,所述约束金属是铂或钯。
进一步的,所述第一约束金属含量为1atom%至20atom%。
进一步的,所述第二约束金属含量是所述第一约束金属含量的1.1倍至2倍。
进一步的,所述第二约束金属含量是所述第一约束金属含量的1.15倍。
进一步的,所述第二约束金属含量在所述补偿区域的中心位置最高,并由所述补偿区域的中心位置到所述补偿区域的边缘位置递减。
进一步的,所述第一镍合金自对准硅化物和所述第二镍合金自对准硅化物通过退火工艺分别由所述第一镍合金金属膜和所述第二镍合金金属膜生成。
根据本发明的生成镍合金自对准硅化物的方法,能够有效地降低镍合金自对准硅化物中的镍对CMOS器件的沟道区的侵蚀作用,提高CMOS器件的性能和晶圆良率。本发明的方法在提高CMOS器件的性能的同时,还有效地降低了昂贵的约束金属的用量,因此还具备经济实用的优点,能有效降低半导体制造厂商的生产成本。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。在附图中,
图1是现有技术镍铂合金自对准硅化物层中的镍对CMOS器件沟道区的侵蚀作用的示意图;
图2是根据本发明的一个实施例的生成镍合金自对准硅化物的方法的流程图;
图3A是根据本发明的一个优选实施例的生成镍合金自对准硅化物的方法的第一晶圆的第一镍合金自对准硅化物的约束金属分布示意图;
图3B是根据本发明的一个优选实施例的生成镍合金自对准硅化物的方法的第二镍合金靶的约束金属分布示意图;
图3C是根据本发明的一个优选实施例的生成镍合金自对准硅化物的方法的第二晶圆的第二镍合金自对准硅化物的约束金属分布示意图。
具体实施例
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员来说显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底了解本发明,将在下列的描述中提出详细的步骤,以便说明本发明是如何有效且经济地降低镍合金自对准硅化物层中的镍对CMOS器件的沟道区的侵蚀作用,提高CMOS器件的性能和晶圆良率。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
为了有效且经济地降低镍合金自对准硅化物层中的镍对CMOS器件的沟道区的侵蚀作用,提高CMOS器件的性能和晶圆良率。本发明提出了一种生成镍合金自对准硅化物的方法。
图2是根据本发明的一个实施例的生成镍合金自对准硅化物的方法的流程图。如图2所示,本实施例的生成镍合金自对准硅化物的方法包括以下步骤:
步骤201提供待生产晶圆,其中,待生产晶圆上已生成CMOS器件。根据半导体制造工艺的要求,镍合金自对准硅化物需要生成在CMOS器件的栅极区与源极/漏极区上。因此本实施例的方法所处理的晶圆上已经生成了CMOS器件。同时,实现本实施例的方法至少需要两个已生成CMOS器件的晶圆。需要说明的是,在晶圆上生成CMOS器件属于现有技术范畴,因此,为防止与本发明产生混淆,不对在晶圆上生成CMOS器件的具体工艺的工艺步骤和参数进行详细说明。
步骤202在待生产晶圆中选取第一晶圆和第二晶圆。选取第一晶圆是为了通过在第一晶圆上生成镍合金自对准硅化物,来查找在通过物理气相沉积和退火等工艺生成自对准硅化物层时,第一晶圆上的CMOS器件的沟道区发生了镍原子侵蚀的缺陷区域。因此,可以在待生产晶圆中随机选取第一晶圆。第二晶圆为半导体制造机台实际生产时所处理的晶圆,选取了第一晶圆后,剩余的待生产晶圆都可以看作是第二晶圆。因此,第二晶圆的选择可以根据实际生产要求进行。
步骤203使用第一镍合金靶在第一晶圆表面生成第一镍合金金属膜,其中,第一镍合金靶由镍和约束金属构成,约束金属在第一镍合金靶中具有第一约束金属含量且均匀分布。
具体地,半导体制造机台可采用由镍和约束金属构成的第一镍合金靶通过物理气相沉积工艺在第一晶圆表面生成第一镍合金金属膜。本申请中将用于约束镍原子,以防止镍原子侵蚀到CMOS器件的沟道区中的金属定义为约束金属。优选地,约束金属可以是铂或钯这类可以很好地降低镍原子的动能,从而降低镍原子的侵蚀能力的金属。第一镍合金靶可以通过半导体制造工艺中常用的靶材制造工艺制作,本领域技术人员可通过选择不同的压力加工过程、热处理条件、机械加工条件,调整靶材的晶粒取向、晶粒尺寸等,使第一镍合金靶最终满足溅射过程的要求。由于靶材制作工艺和物理气相沉积工艺属于现有技术范畴,因此,为防止与本发明产生混淆,不对第一镍合金靶的制作工艺和生成第一镍合金金属膜的生成工艺的具体工艺流程和参数进行详细说明。同时为便于对本实施例的技术方案进行清楚的说明,将第一镍合金靶中约束金属的含量定义为第一约束金属含量。
在采用第一镍合金靶在第一晶圆表面生成第一镍合金金属膜以及后续的由第一镍合金金属膜生成镍合金自对准硅化物的过程中,由于所采用的物理气相沉积工艺和退火工艺等工艺的具体工艺环节的限制,约束金属在第一晶圆上生成的镍合金自对准硅化物中的分布就会不均匀。而约束金属的不均匀分布会使镍合金自对准硅化物层中的镍原子在约束金属的含量低的区域中容易侵蚀到CMOS器件的沟道区中,从而形成缺陷区域。第一晶圆的作用是检测这些缺陷区域所在的位置,同时,为使缺陷区域能最大限度的在第一晶圆中充分反映出来,可使第一镍合金靶中的约束金属在第一镍合金靶中均匀分布。也就是说,第一镍合金靶中的各个位置的约束金属含量都等于第一约束金属含量。
优选地,第一约束金属含量为1atom%至20atomt%。为有效地防止生成的镍合金自对准硅化物层中的镍原子侵蚀到CMOS器件的沟道区中,同时降低昂贵的约束金属的用量,可令第一约束金属含量为1atom%~20atom%,在该数值范围内的第一约束金属含量一般可有效地提高所形成的镍合金自对准硅化物的热稳定性,从而提高相应CMOS器件的性能。需要说明的是,本优选实施例中的第一约束金属含量的范围是均衡考虑了节约约束金属的用量的因素而限定的,其并不能理解为对本发明的限制,本领域技术人员在不考虑成本因素的情况下,根据本发明所披露的内容得到的高于20atom%的第一约束金属含量也应纳入本发明的范围。
步骤204在第一晶圆上由第一镍合金金属膜生成第一镍合金自对准硅化物。具体可通过退火工艺在第一晶圆上由第一镍合金金属膜生成第一镍合金自对准硅化物。需要说明的是,退火工艺属于现有技术范畴,因此,为防止与本发明产生混淆,不对退火工艺的具体工艺步骤和参数进行详细说明。
步骤205查找第一晶圆上的缺陷区域。具体可通过采用例如能量散布X射线分析(EDX)技术、X射线光电子能谱(XPS)技术等手段对第一晶圆进行检测。通过检测可以找到第一晶圆上的CMOS器件的源/漏极区上所形成的镍合金自对准硅化物过渡侵蚀到栅极下面而形成侵蚀缺陷的CMOS器件,并相应将第一晶圆上存在侵蚀缺陷的CMOS器件所在的区域定义为缺陷区域。优选地,缺陷区域为第一晶圆中沟道区发生了镍原子侵蚀的CMOS器件所在的区域。需要说明的是,能量散布X射线分析技术、X射线光电子能谱技术等检测技术手段属于现有技术范畴,因此为防止与本发明产生混淆,不对能量散布X射线分析技术、X射线光电子能谱技术等检测手段的具体方法和参数进行详细说明。
步骤206制作第二镍合金靶,其中,第二镍合金靶的成份与第一镍合金靶相同,且将第二镍合金靶中与缺陷区域相对应的补偿区域的约束金属的含量提高至第二约束金属含量,而第二镍合金靶中补偿区域外的区域的约束金属含量等于第一约束金属含量。
具体地,第二镍合金靶成份与第一镍合金靶相同,例如,如果第一镍合金靶由镍和铂构成,则第二镍合金靶就由镍和铂构成。如果第一镍合金靶由镍和钯构成,则第二镍合金靶就由镍和钯构成。为有效地节约昂贵的约束金属的用量,在第二镍合金靶中将与第一晶圆上的缺陷区域相对应的补偿区域的约束金属的含量提高至第二约束金属含量。同时,使第二镍合金靶中补偿区域外的区域的约束金属含量等于第一约束金属含量。这样就使通过第二镍合金靶批量生产的第二晶圆的第二镍合金金属膜中的约束金属均匀分布,从而有效地起到对镍原子的约束作用,相应在生成的镍合金自对准硅化物层中使镍原子难以侵蚀到CMOS器件的沟道区中,从而使CMOS器件的栅极底部与源极和漏极间的绝缘能力提高,进而提高晶圆的良率。
第二镍合金靶可通过与第一镍合金靶相同的工艺制作,通过选择不同的压力加工过程、热处理条件、机械加工条件,调整靶材的晶粒取向、晶粒尺寸等,使第二镍合金靶最终满足溅射过程的要求。
优选地,第二约束金属含量是第一约束金属含量的1.1倍至2倍。需要说明的是,补偿区域的第二约束金属含量的大小与整个CMOS器件的制造工艺的水平有关,也就是说,如果整个CMOS器件的制造工艺优良、精度高的话,相应的第二约束金属含量就可以相对较低。因此,第二约束金属含量的大小的确定还需考虑整个CMOS器件的制造工艺的水平。通过生产实践,使第二约束金属含量达到第一约束金属含量的1.1倍至2倍,利用约束金属补偿后的第二镍合金靶在批量生产的第二晶圆上生成第二镍合金金属膜,并相应生成的第二镍合金自对准硅化物中的约束金属就可以有效地使镍原子难以侵蚀到CMOS器件的沟道区中,从而提高CMOS器件的性能。同时还使约束金属的用量不会有很大的提高。例如,当第一镍合金靶中约束金属的含量为5atom%时,需要使第二镍合金靶中的补偿区域的第二约束金属含量为5atom%的1.1倍至2倍。当第二约束金属含量是第一约束金属含量的1.2倍时,第二约束金属含量为5atom%的1.2倍,即为5atom%×1.2=6atom%。其中,就一般CMOS器件的制造工艺来说,使第二约束金属含量是第一约束金属含量的1.15倍就可以有效地满足约束金属补偿的要求。
优选地,第二约束金属含量所在补偿区域的中心位置最高,并由补偿区域的中心位置到补偿区域的边缘位置递减。为进一步节约约束金属的用量,并考虑到缺陷区域的约束金属的含量一般由该区域的中心位置向其边缘位置递增的实际情况。可相应使第二约束金属含量相应由补偿区域的中心位置向其边缘位置递减。例如,当第一约束金属含量为5atom%,需要使第二约束金属含量为第一约束金属含量的1.2倍时,补偿区域的中心位置的第二约束金属含量即为5atom%×1.2=6atom%,而相应其边缘位置的第二约束金属含量应低于6atom%并高于5atom%。其边缘位置的第一约束金属含量的具体数值的大小还需考虑所采用的CMOS器件的制造工艺的水平,并且为节约约束金属的用量,补偿区域中的第二约束金属含量相应由补偿区域的中心位置递减至其边缘位置。第二约束金属含量由补偿区域的中心位置递减至其边缘位置可以是线性递减,也可以是非线性递减,具体递减方式还需考虑所采用的CMOS器件的制造工艺的水平。
步骤207使用第二镍合金靶在第二晶圆表面生成第二镍合金金属膜。具体可通过采用与步骤203类似的物理气相沉积工艺在第二晶圆表面生成第二镍合金金属膜。
步骤208在所述第二晶圆上由第二镍合金金属膜生成第二镍合金自对准硅化物。具体可通过采用与步骤204类似的退火工艺在第二晶圆上由第二镍合金金属膜生成第二镍合金自对准硅化物。
本实施例的生成镍合金自对准硅化物的方法,能够有效地降低镍合金自对准硅化物中的镍对CMOS器件的沟道区的侵蚀作用,提高CMOS器件的性能和晶圆良率。本发明的方法在提高CMOS器件的性能的同时,还有效地降低了昂贵的约束金属的用量,因此还具备经济实用的优点,能有效降低半导体制造厂商的生产成本。
图3A是根据本发明的一个优选实施例的生成镍合金自对准硅化物的方法的第一晶圆的第一镍合金自对准硅化物的约束金属分布示意图。如图3A所示,第一晶圆的第一镍合金自对准硅化物301的缺陷区域302位于第一晶圆的第一镍合金自对准硅化物301的中心位置,第一约束金属含量为5atom%。需要说明的是,在实际生产过程中,由于半导体制造机台的缺陷,缺陷区域302可能不在第一晶圆的第一镍合金自对准硅化物301所在的平面的中心位置,也可能同时存在多个缺陷区域302。为更清楚地对本发明进行说明,在本实施例中仅对缺陷区域302位于第一晶圆的第一镍合金自对准硅化物301的中心位置进行了说明,但缺陷区域302不在第一晶圆的第一镍合金自对准硅化物301的中心位置和存在多个缺陷区域302的情况完全可以采用本发明所披露的技术方案来解决。因此本实施例的技术方案不能理解为对本发明的限制,在本发明所披露的技术方案的基础上,所得到的解决缺陷区域302不在第一晶圆的第一镍合金自对准硅化物301的中心位置和存在多个缺陷区域302技术方案也应纳入本发明的范围。经检测,缺陷区域302的中心位置的点301A的约束金属的含量为3.27atom%。同时,缺陷区域外的点302A和点303A之间的区域的约束金属的含量为4.2atom%。根据本优选实施例所采用的CMOS器件的制造工艺的水平,要求约束金属的含量应高于4atom%,才能有效地防止镍原子侵蚀到CMOS器件的沟道区中。因此可认为缺陷区域外的点302A和点303A之间的区域满足约束金属的含量应高于4atom%的工艺要求。
图3B是根据本发明的一个优选实施例的生成镍合金自对准硅化物的方法的第二镍合金靶的约束金属分布示意图。如图3B所示,第二镍合金靶303的补偿区域304与图3A所示的缺陷区域302相对应,位于第二镍合金靶303的中心区域。其中第二镍合金靶中的点301B对应于第一晶圆的第一镍合金自对准硅化物301中约束金属的含量的最低点301A。在第一镍合金自对准硅化物301中约束金属的含量自该最低点向缺陷区域302的边缘方向逐渐增加,并在缺陷区域302的边缘达到可接受的水平。因此补偿区域304的第二约束金属含量在补偿区域304的中心位置的点301B最高,并且可由补偿区域304的中心位置的点301B到补偿区域304的边缘位置的点302B递减。在本优选实施例中,第二约束金属含量从补偿区域304的中心位置的点301B到补偿区域304的边缘位置的点302B递减至等于第一约束金属含量。第二镍合金靶中的点302B所在的边缘位置对应第一晶圆的第一镍合金自对准硅化物301中缺陷区域302的边缘位置的点302A。具体补偿可在第二镍合金靶303的补偿区域304中将约束金属的含量提高到第二约束金属含量来进行补偿,包括:使点301B的约束金属含量由5atom%升高到6atom%,并且在补偿区域304中令第二约束金属含量由点301B的6atom%逐渐降低到补偿区域304边缘的点302B的5atom%,同时第二镍合金靶303的补偿区域304之外的区域的约束金属的含量保持等于第一约束金属含量,即为5atom%,例如,点302B至点303B之间的区域的约束金属的含量保持在5atom%。这样就得到了用于批量生产的第二镍合金靶303。
图3C是根据本发明的一个优选实施例的生成镍合金自对准硅化物的方法的第二晶圆的第二镍合金自对准硅化物的约束金属分布示意图。如图3C所示,使用图3B所示的优选实施例的第二镍合金靶在批量生产的第二晶圆上生成的第二镍合金自对准硅化物305中,经检测,与图3B所示的第二镍合金靶303的点301B所对应的第二晶圆的第二镍合金自对准硅化物305的点301C的约束金属的含量为4.2atom%,与图3B所示的第二镍合金靶303的点302B所对应的第二晶圆的第二镍合金自对准硅化物305的点302C的约束金属的含量为4.2atom%,与图3B所示的第二镍合金靶303的点303B所对应的第二晶圆的第二镍合金自对准硅化物305的点303C的约束金属的含量为4.2atom%。由此可以看出,采用本发明的生成镍合金自对准硅化物的方法在批量生产的第二晶圆上生成的第二晶圆的第二镍合金自对准硅化物305中的约束金属是均匀分布的,而且经检测不存在缺陷区域。并且约束金属的用量相比现有技术的镍合金靶中的约束金属的含量为20atom%左右有了大幅的降低,本发明的生成镍合金自对准硅化物的方法取得了良好的技术效果。
本发明的生成镍合金自对准硅化物的方法,能够有效地降低镍合金自对准硅化物中的镍对CMOS器件的沟道区的侵蚀作用,提高CMOS器件的性能和晶圆良率。本发明的方法在提高CMOS器件的性能的同时,还有效地降低了昂贵的约束金属的用量,因此还具备经济实用的优点,能有效降低半导体制造厂商的生产成本。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种生成镍合金自对准硅化物的方法,其特征在于,所述方法包括以下步骤:
提供待生产晶圆,其中,所述待生产晶圆上已生成CMOS器件;
在所述待生产晶圆中选取第一晶圆和第二晶圆;
使用第一镍合金靶在所述第一晶圆表面生成第一镍合金金属膜,其中,所述第一镍合金靶由镍和约束金属构成,所述约束金属在所述第一镍合金靶中具有第一约束金属含量且均匀分布;
在所述第一晶圆上由所述第一镍合金金属膜生成第一镍合金自对准硅化物;
查找所述第一晶圆上的缺陷区域,其中所述缺陷区域为所述第一晶圆中沟道区发生了镍原子侵蚀的CMOS器件所在的区域;
制作第二镍合金靶,其中,所述第二镍合金靶的成份与所述第一镍合金靶相同,且将所述第二镍合金靶中与所述缺陷区域相对应的补偿区域的约束金属的含量提高至第二约束金属含量,而所述第二镍合金靶中所述补偿区域外的区域的约束金属含量等于所述第一约束金属含量;
使用所述第二镍合金靶在所述第二晶圆表面生成第二镍合金金属膜;
在所述第二晶圆上由所述第二镍合金金属膜生成第二镍合金自对准硅化物。
2.根据权利要求1所述的方法,其特征在于,所述缺陷区域为所述第一晶圆中沟道区发生了镍原子侵蚀的CMOS器件所在的区域。
3.根据权利要求1所述的方法,其特征在于,所述约束金属是铂或钯。
4.根据权利要求1所述的方法,其特征在于,所述第一约束金属含量为1atom%至20atom%。
5.根据权利要求1所述的方法,其特征在于,所述第二约束金属含量是所述第一约束金属含量的1.1倍至2倍。
6.根据权利要求1所述的方法,其特征在于,所述第二约束金属含量是所述第一约束金属含量的1.15倍。
7.根据权利要求1所述的方法,其特征在于,所述第二约束金属含量在所述补偿区域的中心位置最高,并由所述补偿区域的中心位置到所述补偿区域的边缘位置递减。
8.根据权利要求1所述的方法,其特征在于,所述第一镍合金自对准硅化物和所述第二镍合金自对准硅化物通过退火工艺分别由所述第一镍合金金属膜和所述第二镍合金金属膜生成。
CN201010524969.0A 2010-10-29 2010-10-29 生成镍合金自对准硅化物的方法 Active CN102456560B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010524969.0A CN102456560B (zh) 2010-10-29 2010-10-29 生成镍合金自对准硅化物的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010524969.0A CN102456560B (zh) 2010-10-29 2010-10-29 生成镍合金自对准硅化物的方法

Publications (2)

Publication Number Publication Date
CN102456560A CN102456560A (zh) 2012-05-16
CN102456560B true CN102456560B (zh) 2014-11-05

Family

ID=46039608

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010524969.0A Active CN102456560B (zh) 2010-10-29 2010-10-29 生成镍合金自对准硅化物的方法

Country Status (1)

Country Link
CN (1) CN102456560B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649112A (zh) * 2003-11-17 2005-08-03 三星电子株式会社 镍-自对准硅化物工艺和利用该工艺制造半导体器件的方法
CN101140872A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 金属硅化物的形成方法
CN101566585A (zh) * 2008-04-22 2009-10-28 以色列商·应用材料以色列公司 评估物体的方法和系统
WO2010092863A1 (ja) * 2009-02-10 2010-08-19 日鉱金属株式会社 ニッケル合金スパッタリングターゲット及びニッケルシリサイド膜
CN102714159A (zh) * 2010-01-08 2012-10-03 国际商业机器公司 具有不同铂成分的硅化镍的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1649112A (zh) * 2003-11-17 2005-08-03 三星电子株式会社 镍-自对准硅化物工艺和利用该工艺制造半导体器件的方法
CN101140872A (zh) * 2006-09-04 2008-03-12 中芯国际集成电路制造(上海)有限公司 金属硅化物的形成方法
CN101566585A (zh) * 2008-04-22 2009-10-28 以色列商·应用材料以色列公司 评估物体的方法和系统
WO2010092863A1 (ja) * 2009-02-10 2010-08-19 日鉱金属株式会社 ニッケル合金スパッタリングターゲット及びニッケルシリサイド膜
CN102714159A (zh) * 2010-01-08 2012-10-03 国际商业机器公司 具有不同铂成分的硅化镍的形成方法

Also Published As

Publication number Publication date
CN102456560A (zh) 2012-05-16

Similar Documents

Publication Publication Date Title
Chen et al. Control of the metal–insulator transition in VO2 epitaxial film by modifying carrier density
KR101980196B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN103208526B (zh) 一种半导体器件及其制造方法
CN103227208A (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN102646676A (zh) 一种tft阵列基板
TWI567999B (zh) 薄膜電晶體陣列襯底結構及其製造方法
CN102810561A (zh) 半导体器件及其制造方法
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
TWI258048B (en) Structure of TFT electrode for preventing metal layer diffusion and manufacturing method thereof
CN101174650A (zh) 薄膜晶体管及其制造方法
US8361897B2 (en) Method for depositing a thin film electrode and thin film stack
CN102456560B (zh) 生成镍合金自对准硅化物的方法
CN103972297A (zh) 半导体元件结构及其制造方法
CN203312302U (zh) 薄膜晶体管、阵列基板及显示器
CN103361621B (zh) 一种用于沉积厚铝铜薄膜层的方法
TWI705574B (zh) 太陽能電池結構及其製作方法
US10490740B2 (en) Non-volatile memory system with reliability enhancement mechanism and method of manufacture thereof
CN103887159A (zh) 一种对晶圆表面金属进行钝化及合金化处理的方法
TWI515912B (zh) 半導體元件
KR101760212B1 (ko) 가스센서 및 이의 제조방법
WO2011021669A1 (ja) 薄膜トランジスタ
CN104078469A (zh) 一种阵列基板及其制备方法,显示面板、显示装置
Park et al. Effect of CoSi2 formation process on CMOS transistor electrical properties for sub-100-nm memory applications
JP5196505B2 (ja) 薄膜トランジスタ
US8500906B2 (en) Device for jetting gas and solar cell manufacturing method using the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20130105

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130105

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant