CN102446844B - 一种导电聚合物凝胶填充硅通孔的方法 - Google Patents
一种导电聚合物凝胶填充硅通孔的方法 Download PDFInfo
- Publication number
- CN102446844B CN102446844B CN201110359862XA CN201110359862A CN102446844B CN 102446844 B CN102446844 B CN 102446844B CN 201110359862X A CN201110359862X A CN 201110359862XA CN 201110359862 A CN201110359862 A CN 201110359862A CN 102446844 B CN102446844 B CN 102446844B
- Authority
- CN
- China
- Prior art keywords
- silicon
- hole
- conductive polymer
- polymer gel
- insulation barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体制造领域，尤其涉及一种导电聚合物凝胶填充硅通孔的方法。本发明一种导电聚合物凝胶填充硅通孔的方法，通过利用导电凝胶聚合之前为溶液，对硅通孔能实现良好填充的特性，在制备的绝缘阻挡层上形成充满硅通孔的导电聚合物凝胶，并利用导电凝胶的高导电性和稳定性，于硅通孔上表面及其底部形成上、下部金属突起，以实现导电互连，从而解决了因为硅通孔的高深宽比，采用铜互连工艺所要求的阻挡层和种子层的台阶覆盖性差，而导致硅通孔失效的问题。
Description
技术领域
本发明涉及半导体集成电路及其制造领域，尤其涉及一种导电聚合物凝胶填充硅通孔的方法。
背景技术
随着集成电路的集成度不断提高，半导体技术也持续的飞速发展。现有的集成度提高主要是采取减小最小特征尺寸，例如：从最小特征尺寸为90纳米减小至最小特征尺寸为45纳米，使得在给定的区域内能够集成更多的元件。但上述的减小最小特征尺寸在实质上基本都是二维（2D）集成，即被集成的元件都位于半导体晶圆（wafer）的表面，随着集成电路技术进入32纳米甚至22纳米技术平台之后，其系统复杂性、设备投资成本等方面的急剧上升；因此，利用现代电子封装技术实现高密度的三维（3D）集成，成为现今微电子电路（包括MEMS）系统集成的重要技术途径。
在众多的3D封装技术中，由于硅通孔（Through -Silicon-Via，简称TSV）具有互连长度可以缩短到与芯片厚度相等，采用垂直堆叠的逻辑模块取代水平分布的逻辑模块，且能显著的减小RC延迟和电感效应，提高数字信号传输速度和微波的传输，实现高密度、高深宽比的连接，进而实现复杂的多片全硅系统集成，且其密度比当前用于先进多片模块的物理封装高出许多倍，同时还更加节能，预期TSV能够降低芯片功耗大约40%等优势，使得其已经成为现在研究的热点。
图1-7是本发明背景技术中采用传统硅通孔（TSV）填充方法的流程结构示意图；如图1-7所示，传统填充硅通孔的方法：首先，在硅晶片1上设置硅通孔12（Via Formation），沉积绝缘阻挡层13覆盖硅晶片1的上表面和硅通孔12的侧壁及其底部（Insulation/Barrier deposition），沉积种子层14覆盖绝缘阻挡层13（seed deposition）；然后，电镀铜（Cu）覆盖种子层14并充满硅通孔12（Cu plating），形成铜金属层15并在其上黏粘晶圆载体16（wafer carrier attachment）；最后，减薄晶片1使得通孔12内底部的填充物暴露（wafer thinning），对剩余晶片11进行底部处理（backside processing）后去除晶圆载体16（wafer carrier remove）。
但是，TSV技术的最大难点在于硅通孔的填充，这主要是由于硅通孔的高深宽比所造成的。因为TSV技术中硅通孔的高深宽比，使得采用铜互连工艺所要求的阻挡层和种子层的台阶覆盖性较差，从而易导致通孔的失效。
而近几年，导电水凝胶的研究热点已经从起始的聚电解质导电水凝胶逐步过渡到无机物添加导电水凝胶及导电高分子基导电水凝胶，这主要是因为单一的聚电解质导电水凝胶的机械强度和稳定性都不能达到工艺的需求，而经过无机物添加或者导电高分子材料复合的导电水凝胶不但具有良好的导电性和稳定性，同时还具有较好的机械强度，且由于在凝胶产生之前其为溶液，对通孔的填充具有天然的优势，这就使其在集成电路互连方面具有了实际应用价值。
发明内容
本发明公开了一种导电聚合物凝胶填充硅通孔的方法，其中，包括以下步骤：
步骤S1：于一设置有硅通孔的硅晶片上淀积绝缘阻挡层覆盖硅晶片的上表面和硅通孔底部及其侧壁；
步骤S2：制备导电聚合物凝胶覆盖绝缘阻挡层并充满硅通孔；
步骤S3：去除覆盖在硅晶片上表面的导电聚合物凝胶和绝缘阻挡层；
步骤S4：依次采用金属薄膜沉积和光刻刻蚀工艺于硅通孔上形成上部金属凸起，该上部金属凸起覆盖剩余导电聚合物凝胶和剩余绝缘阻挡层的上表面；
步骤S5：减薄硅晶片并去除硅通孔底部的剩余绝缘阻挡层至硅通孔底部的导电聚合物凝胶，并采用金属薄膜沉积和光刻刻蚀工艺于硅通孔暴露部分上形成下部金属凸起，该下部金属凸起覆盖剩余导电聚合物凝胶和剩余覆盖在硅通孔侧壁上绝缘阻挡层的下表面。
上述的导电聚合物凝胶填充硅通孔的方法，其中，硅通孔的直径为1-50um，深度为10-500um。
上述的导电聚合物凝胶填充硅通孔的方法，其中，步骤S1中采用化学气相沉积工艺沉积绝缘阻挡层。
上述的导电聚合物凝胶填充硅通孔的方法，其中，绝缘阻挡层的材质为二氧化硅，厚度为5-500A。
上述的导电聚合物凝胶填充硅通孔的方法，其中，步骤S2中采用紫外线光引发聚合法制备导电聚合物凝胶。
上述的导电聚合物凝胶填充硅通孔的方法，其中，采用紫外线光引发聚合法制备导电聚合物凝胶，即：
首先，配制含有交联剂（NNMBA）、光引发剂丙酮二羧酸（OGA） 、单体2-丙烯酰胺基-2-甲基丙磺酸（AMPS）和苯胺的混合溶液，并均匀浸润硅晶片表面及硅通孔后，将该硅晶片在紫外光下照射；
然后，将该硅晶片浸入含有引发剂过硫酸铵的HCl溶液中制备具有半互穿网络结构的导电聚合物凝胶。
上述的导电聚合物凝胶填充硅通孔的方法，其中，紫外线的波长（λ）为365nm。
上述的导电聚合物凝胶填充硅通孔的方法，其中，步骤S2中通过采用无机物或高分子添加也能形成导电聚合物凝胶。
上述的导电聚合物凝胶填充硅通孔的方法，其中，导电聚合物凝胶的电导率大于100S/cm。
上述的导电聚合物凝胶填充硅通孔的方法，其中，上、下部金属凸起的材质为Al，厚度为10-50nm。
综上所述，由于采用了上述技术方案，本发明提出一种导电聚合物凝胶填充硅通孔的方法，通过利用导电凝胶聚合之前为溶液，对硅通孔能实现良好填充的特性，在制备的绝缘阻挡层上形成充满硅通孔的导电聚合物凝胶，并利用导电凝胶的高导电性和稳定性，于硅通孔上表面及其底部形成上、下部金属突起，以实现导电互连，从而解决了因为硅通孔（TSV）的高深宽比，采用铜互连工艺所要求的阻挡层和种子层的台阶覆盖性差，而导致硅通孔失效的问题。
附图说明
图1-7是本发明背景技术中采用传统硅通孔（TSV）填充方法的流程结构示意图；
图8-14是本发明导电聚合物凝胶填充硅通孔的方法的流程结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图8-14是本发明导电聚合物凝胶填充硅通孔的方法的流程结构示意图；如图8-14所示，本发明一种导电聚合物凝胶填充硅通孔的方法：
首先，在设置有硅通孔22（Through -Silicon-Via，简称TSV）的硅晶片2上采用化学气相淀积（chemical vapor deposition，简称CVD）工艺淀积绝缘阻挡层23，该绝缘阻挡层23覆盖硅晶片2的上表面和硅通孔22的底部及其侧壁；其中，硅通孔22的直径d为1-50um，深度H为10-500um，而绝缘阻挡层23的材质为二氧化硅，其厚度h为5-500A。
其次，采用波长λ为365nm的紫外线引发聚合法制备导电聚合物凝胶24，其覆盖绝缘阻挡层23并充满硅通孔22。具体的，配制含有交联剂（NNMBA）、光引发剂丙酮二羧酸（OGA） 、单体2-丙烯酰胺基-2-甲基丙磺酸（AMPS）和苯胺等的混合溶液，并将硅晶片2的表面及硅通孔22均匀浸润，以保证硅通孔22内充满该溶液；之后，将该硅晶片2在紫外光下照射，以使光引发剂在紫外光的作用下分解成自由基，而自由基再引发AMPS单体聚合，并交联成PAMPS水凝胶；再将该硅晶片2浸入含有引发剂过硫酸铵的HCl溶液中，以引发苯胺单体聚合，形成具有半互穿网络结构的导电聚合物凝胶24。其中，导电聚合物凝胶24的电导率大于100S/cm。
进一步的，通过采用无机物或高分子添加也能形成导电聚合物凝胶24。
然后，去除覆盖在硅晶片2的上表面部分的导电聚合物凝胶24和绝缘阻挡层23；继续依次采用金属薄膜沉积和光刻刻蚀工艺于硅通孔22上形成上部金属凸起25，该上部金属凸起25覆盖剩余导电聚合物凝胶241和剩余绝缘阻挡层231的上表面。
最后，减薄硅晶片2并去除覆盖在硅通孔22底部上部分的剩余绝缘阻挡层231至硅通孔底部的导电聚合物凝胶241，并再次采用金属薄膜沉积和光刻刻蚀工艺于此时硅通孔2暴露部分上形成下部金属凸起26，该下部金属凸起26覆盖剩余导电聚合物凝胶241和剩余覆盖在硅通孔22侧壁上绝缘阻挡层2311的下表面。
进一步的，上部金属凸起25和下部金属凸起26的材质为Al，厚度均为10-50nm。
综上所述，由于采用了上述技术方案，本发明提出一种导电聚合物凝胶填充硅通孔的方法，通过利用导电凝胶聚合之前为溶液，对硅通孔能实现良好填充的特性，在制备的绝缘阻挡层上形成充满硅通孔的导电聚合物凝胶，并利用导电凝胶的高导电性和稳定性，于硅通孔上表面及其底部形成上、下部金属突起，以实现导电互连，从而解决了因为硅通孔（TSV）的高深宽比，采用铜互连工艺所要求的阻挡层和种子层的台阶覆盖性差，而导致硅通孔失效的问题。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (9)
1.一种导电聚合物凝胶填充硅通孔的方法，其特征在于，包括以下步骤：
步骤S1：于一设置有硅通孔的硅晶片上淀积绝缘阻挡层覆盖硅晶片的上表面和硅通孔底部及其侧壁；
步骤S2：制备导电聚合物凝胶覆盖绝缘阻挡层并充满硅通孔；
步骤S3：去除覆盖在硅晶片上表面的导电聚合物凝胶和绝缘阻挡层；
步骤S4：依次采用金属薄膜沉积和光刻刻蚀工艺于硅通孔上形成上部金属凸起，该上部金属凸起覆盖剩余导电聚合物凝胶和剩余绝缘阻挡层的上表面；
步骤S5：减薄硅晶片并去除硅通孔底部的剩余绝缘阻挡层至硅通孔底部的导电聚合物凝胶，并采用金属薄膜沉积和光刻刻蚀工艺于硅通孔暴露部分上形成下部金属凸起，该下部金属凸起覆盖剩余导电聚合物凝胶和剩余覆盖在硅通孔侧壁上绝缘阻挡层的下表面。
2.根据权利要求1所述的导电聚合物凝胶填充硅通孔的方法，其特征在于，硅通孔的直径为1-50um，深度为10-500um。
3.根据权利要求1所述的导电聚合物凝胶填充硅通孔的方法，其特征在于，步骤S1中采用化学气相沉积工艺沉积绝缘阻挡层。
4.根据权利要求1或3所述的导电聚合物凝胶填充硅通孔的方法，其特征在于，绝缘阻挡层的材质为二氧化硅，厚度为5-500A。
5.根据权利要求1所述的导电聚合物凝胶填充硅通孔的方法，其特征在于，步骤S2中采用紫外线光引发聚合法制备导电聚合物凝胶。
6.根据权利要求5所述的导电聚合物凝胶填充硅通孔的方法，其特征在于，采用紫外线光引发聚合法制备导电聚合物凝胶，即：
首先，配制含有交联剂（NNMBA）、光引发剂丙酮二羧酸（OGA）、单体2-丙烯酰胺基-2-甲基丙磺酸（AMPS）和苯胺的混合溶液，并均匀浸润硅晶片表面及硅通孔后，将该硅晶片在紫外光下照射；
然后，将该硅晶片浸入含有引发剂过硫酸铵的HCl溶液中制备具有半互穿网络结构的导电聚合物凝胶。
7.根据权利要求5或6所述的导电聚合物凝胶填充硅通孔的方法，其特征在于，紫外线的波长（λ）为365nm。
8.根据权利要求1、5或6所述的导电聚合物凝胶填充硅通孔的方法，其特征在于，导电聚合物凝胶的电导率大于100S/cm。
9.根据权利要求1所述的导电聚合物凝胶填充硅通孔的方法，其特征在于，上、下部金属凸起的材质为Al，厚度为10-50nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110359862XA CN102446844B (zh) | 2011-11-15 | 2011-11-15 | 一种导电聚合物凝胶填充硅通孔的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110359862XA CN102446844B (zh) | 2011-11-15 | 2011-11-15 | 一种导电聚合物凝胶填充硅通孔的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446844A CN102446844A (zh) | 2012-05-09 |
| CN102446844B true CN102446844B (zh) | 2013-12-04 |
Family
ID=46009223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110359862XA Active CN102446844B (zh) | 2011-11-15 | 2011-11-15 | 一种导电聚合物凝胶填充硅通孔的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102446844B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6390728B2 (ja) * | 2017-02-22 | 2018-09-19 | Tdk株式会社 | 磁気センサとその製造方法 |
| CN108943972B (zh) * | 2018-07-09 | 2020-06-16 | 业成科技（成都）有限公司 | 多层感测薄膜结构的填胶方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW508738B (en) * | 2001-05-22 | 2002-11-01 | United Microelectronics Corp | Partial gap fill polymer procedure for dual damascene process |
| JP2006169291A (ja) * | 2004-12-13 | 2006-06-29 | Yokohama Rubber Co Ltd:The | 変性導電性高分子並びにそれを用いた導電性部材 |
| US7538434B2 (en) * | 2005-03-08 | 2009-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Copper interconnection with conductive polymer layer and method of forming the same |
| US8187972B2 (en) * | 2008-07-01 | 2012-05-29 | Teledyne Scientific & Imaging, Llc | Through-substrate vias with polymer fill and method of fabricating same |
-
2011
- 2011-11-15 CN CN201110359862XA patent/CN102446844B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102446844A (zh) | 2012-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12014972B2 (en) | Semiconductor devices including through-silicon-vias and methods of manufacturing the same and semiconductor packages including the semiconductor devices | |
| CN102117798B (zh) | 堆叠封装 | |
| TWI602271B (zh) | 用於去耦電容器的埋藏矽通孔 | |
| KR100826979B1 (ko) | 스택 패키지 및 그 제조방법 | |
| US8049327B2 (en) | Through-silicon via with scalloped sidewalls | |
| US9484293B2 (en) | Semiconductor devices with close-packed via structures having in-plane routing and method of making same | |
| CN103367285B (zh) | 一种通孔结构及其制作方法 | |
| CN104538318B (zh) | 一种扇出型圆片级芯片封装方法 | |
| CN105118823A (zh) | 一种堆叠型芯片封装结构及封装方法 | |
| KR101300587B1 (ko) | 반도체 소자의 제조 방법 | |
| US20130249047A1 (en) | Through silicon via structure and method for fabricating the same | |
| CN103579188A (zh) | 嵌入式集成电路封装及其制造方法 | |
| CN103426864B (zh) | 适用于转接板的tsv结构及其制备方法 | |
| CN102376641B (zh) | 铜填充硅通孔的制作方法 | |
| CN102446844B (zh) | 一种导电聚合物凝胶填充硅通孔的方法 | |
| CN102881644B (zh) | 一种圆片级芯片封装方法 | |
| CN102386129A (zh) | 同时制备垂直导通孔和第一层再布线层的方法 | |
| US8587131B1 (en) | Through-silicon via and fabrication method thereof | |
| CN104143527A (zh) | 一种导电插塞和tsv的形成方法 | |
| CN102496579B (zh) | 一种在转接板上实现电绝缘的方法 | |
| CN102543854A (zh) | 一种消除铜互连结构中铜凸起缺陷的方法 | |
| CN102376642A (zh) | 一种硅通孔工艺 | |
| CN105304611B (zh) | 一种铜纳米管垂直互连结构及其制作方法 | |
| CN204348708U (zh) | 一种扇出型圆片级芯片倒装封装结构 | |
| CN105321904B (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent for invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zhang Yu Inventor after: Li Cheng Inventor after: Li Quanbo Inventor after: Yang Yushu Inventor before: Zhou Jun |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: ZHOU JUN TO: ZHANG YU LI CHENG LI QUANBO YANG YUSHU |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C53 | Correction of patent for invention or patent application | ||
| CB03 | Change of inventor or designer information |
Inventor after: Zhou Jun Inventor before: Zhang Yu Inventor before: Li Cheng Inventor before: Li Quanbo Inventor before: Yang Yushu |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: INVENTOR; FROM: ZHANG YU LI CHENG LI QUANBO YANG YUSHU TO: ZHOU JUN |