CN102437230A - 基于绝缘层上硅技术快闪存储器结构光敏可控器件 - Google Patents
基于绝缘层上硅技术快闪存储器结构光敏可控器件 Download PDFInfo
- Publication number
- CN102437230A CN102437230A CN2011103826838A CN201110382683A CN102437230A CN 102437230 A CN102437230 A CN 102437230A CN 2011103826838 A CN2011103826838 A CN 2011103826838A CN 201110382683 A CN201110382683 A CN 201110382683A CN 102437230 A CN102437230 A CN 102437230A
- Authority
- CN
- China
- Prior art keywords
- substrate
- flash memory
- memory structure
- layer
- telecommunication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000012212 insulator Substances 0.000 title abstract 2
- 238000005516 engineering process Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000005286 illumination Methods 0.000 claims description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 11
- 238000002360 preparation method Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 230000003647 oxidation Effects 0.000 abstract 2
- 238000007254 oxidation reaction Methods 0.000 abstract 2
- 230000005669 field effect Effects 0.000 abstract 1
- 230000005641 tunneling Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
基于SOI快闪存储器结构的NMOSFET光敏可控器件，包括p型半导体衬底，设有衬底接触电极，衬底上设有n型重掺杂源区和漏区，衬底上依次为隧穿氧化层、电荷存储层层、阻挡氧化层和控制栅。工作在电信号增大模式下时，首先对器件进行擦除，使电荷存储层中存有大量空穴，工作时，将栅极和衬底短接并浮空，源极接地，漏极加正电压，测试漏端电流；对器件进行擦除操作，使电荷存储层中存有大量空穴，工作时，将栅极和衬底短接并浮空，源极接地，漏极加正电压，电压大小为0.01V至3V，测试漏端电流。
Description
技术领域
本发明涉及一种基于绝缘层上硅技术(SOI)的光敏可控器件，其具有快闪存储器结构，可实现在光照下器件电信号增大或减小可调。
背景技术
半导体光敏器件在日常生活和国防领域发挥着极其重要的作用，如图像传感器、光敏开关等。目前，所有的半导体光敏器件都是应用器件在光照下，光子被半导体吸收而产生电子空穴对，这些电子空穴对将会使载流子浓度增大，从而器件的电信号会增大，如光敏开关，应用的是器件在光照条件下，电流变大，而在无光照条件下，电流很小，故可以智能控制特定系统，如路灯。
目前半导体光敏器件在光照下电信号只能单向的增大，如文献(Weiquan Zhang，Transactions on electron devices，VOL.47，NO.7，JULY 2000)中提到一种光敏器件，其结构如图1所示，是一个典型基于绝缘层上硅技术(SOI)的NMOSFET晶体管结构，101是二氧化硅，102是绝缘层上硅衬底，103是衬底接触电极，将栅极107和衬底102通过接触电极103短接并浮空，源端104接地，在漏端105加一个正电压，当无光时，由于栅107和衬底102短接，晶体管处于关闭状态，漏端105电流很小，当有光照射时，产生的电子会被漏端给抽走，漏端105电流增大，同时空穴积聚在衬底102会使衬底电位抬高，从而栅极107电位抬高，晶体管沟道逐渐开启，也使漏端105电流增大，故光照产生的电子和空穴都使漏端电流增大。
但是在特定的情况下，光敏器件需要在光照下既能开启也能关闭系统，如路灯在需要的情况下白天也能开启，这就需要光敏器件在光照条件下电信号既能增大也能减小。而前面提到，目前的半导体光敏器件在光照下，光子被半导体吸收产生电子空穴对，这些电子空穴对会使载流子浓度增大，从而器件电流增大，无法实现在光照下光敏器件电流减小。
发明内容
本发明目的是，提出一种基于SOI技术的具有快闪存储器结构的光敏可控器件以及光敏信号获得方法，其电信号在光照下既能增大也能减小，实现智能可调。
本发明的技术方案是：基于SOI快闪存储器结构的光敏可控器件，包括基于SOI快闪存储器结构NMOSFET光敏可控器件和基于SOI快闪存储器结构PMOSFET光敏可控器件。NMOSFET光敏可控器件包括p型半导体衬底，设有衬底接触电极，衬底上设有n型重掺杂源区和漏区，衬底上依次为隧穿氧化层、电荷存储层层、阻挡氧化层和控制栅。
光敏可控器件也可基于具有SOI快闪存储器结构的PMOSFET晶体管，其结构包括n型半导体衬底，衬底上设有p型重掺杂源区和漏区，衬底上依次为隧穿氧化层、电荷存储层层、阻挡氧化层和控制栅。
所述基于SOI快闪存储器结构NMOSFET光敏可控器件工作在电信号增大模式下时，首先对器件进行擦除，使电荷存储层中存有大量空穴，工作时，将栅极和衬底短接并浮空，源极接地，漏极加正电压，测试漏端电流。器件进行擦除操作，使电荷存储层中存有大量空穴，工作时，将栅极和衬底短接并浮空，源极接地，漏极加正电压，电压大小为0.01V至3V，测试漏端电流，这时基于SOI快闪存储器结构的NMOSFET光敏器件工作在电信号增大模式下。擦除后光敏器件阈值电压小于其初始阈值，这时光敏器件电荷存储层207中存有大量空穴，如图3所示，这时光敏器件衬底半导体202能带发生弯曲，如图4所示，由于电荷存储层207中存有大量空穴，沿垂直于AA’方向光敏器件衬底表面能带向下弯曲，在光照条件下，光子到达光敏器件衬底202并被吸收，光子产生电子和空穴对，电子向着衬底表面运动而空穴则流向衬底。工作时，将光敏器件栅极209和衬底202短接并浮空，源端204接地，在漏端205加一个正电压并测试漏端电流(如图5所示)，当无光时，由于器件没有开启，故电流很小，若有光照射，如前面所述，光生电子向衬底表面运动，使沟道表面电子浓度增加并被漏端抽走，故漏端205电流增大，同时空穴流向衬底并积聚，积聚的空穴使衬底电势抬高，由于栅极209和衬底202端接，故光敏器件的栅极209电位也会抬高，从而使器件沟道能带继续向下弯曲并有可能使器件开启，这也使漏端205电流增大，故在该放大模式下，基于快闪存储结构的光敏器件在光照条件下，漏端205电信号会增大，并且光强越大，电信号越大。
所述基于SOI快闪存储器结构NMOSFET光敏可控器件工作在电信号减小模式下时，首先对器件进行编程操作，使编程后光敏器件阈值电压小于其初始阈值，这时光敏器件电荷存储层207中存有大量电子，工作时，将栅极和衬底短接并浮空，源极接地，漏极加正电压，测试漏端电流，这时基于SOI快闪存储器结构的NMOSFET光敏器件工作在电信号减小模式下。如图6所示，这时光敏器件衬底半导体202能带发生弯曲，如图7所示，由于电荷存储层207中存有大量电子，沿垂直于AA’方向光敏器件衬底表面能带向上弯曲，在光照条件下，光子到达光敏器件衬底202并被吸收，光子产生电子和空穴对，空穴向着衬底表面运动而一部分电子则流向衬底。工作时，将光敏器件栅极209和衬底202短接并浮空，源端204接地，在漏端205加一个正电压并测试漏端电流(如图8所示)，当有光照射时，如前面所述，光生空穴向衬底表面运动，使沟道表面空穴浓度增加并被漏端抽走，即相当于增大器件阈值电压，故漏端205电流增大，同时电子流向衬底并积聚，积聚的电子使衬底电势降低，由于栅极209和衬底202端接，故光敏器件的栅极209电位也会降低，从而使器件沟道能带继续向上弯曲，即等效于使NMOSFET晶体管工作在负的栅极电压下，器件被更严格关断，这也使漏端205电流减小，故在该减小模式下，基于SOI快闪存储器结构NMOSFET光敏器件在光照条件下，漏端205电信号会减小，并且光强越大，电信号越小。
光敏电荷存储层器件，其电荷存储层可以使多晶硅浮栅层，也可以是氮化硅、纳米晶等电荷陷阱层。
所述基于SOI快闪存储器结构NMOSFET光敏可控器件结构也适用于基于SOI快闪存储器结构PMOSFET光敏可控器件，如图9所示，其结构包括基于二氧化硅层301的n型衬底302，衬底接触电极是303，衬底上设有p型重掺杂的源区304和漏区305，衬底302上方依次是隧穿氧化层306、电荷存储层307、阻挡氧化层308和控制栅层309。
对基于SOI快闪存储器结构的PMOSFET光敏电荷存储层器件进行编程，使电荷存储层中存有大量电子，工作时，将栅极和衬底短接并浮空，源极接地，漏极加负电压，测试漏端电流，这时基于SOI快闪存储器结构的PMOSFET光敏器件工作在电信号增大模式下。具体言之：PMOSFET光敏可控器件工作在电信号增大模式下时，首先对光敏可控器件进行编程，使电荷存储层307中存有大量电子，工作时，将栅极309和衬底302短接并浮空，源极304接地，漏端305加负电压并测试漏端电流(如图10所示)。其电信号增大原理同基于SOI快闪存储器结构的NMOSFET光敏可控器件相似，区别在于光照时产生的空穴流向衬底表面，增大沟道中空穴浓度，漏端305电流增大，同时流向衬底的电子使衬底302电位降低，从而栅极309电位降低，器件沟道能带抬高甚至将器件开启，也使漏端305电流增大，故在电信号增大模式下，光照下漏端305电信号会增大，且光强越大，电信号越大。
对基于SOI快闪存储器结构的PMOSFET光敏电荷存储层器件进行擦除，使电荷存储层中存有大量空穴，工作时，将栅极和衬底短接并浮空，源极接地，漏极加负电压，测试漏端电流，这时基于SOI快闪存储器结构的PMOSFET光敏器件工作在电信号减小模式下。具体言之：基于SOI快闪存储器结构PMOSFET光敏可控器件工作在电信号减小模式下时，首先对光敏可控器件进行擦除，使电荷存储层307中存有大量空穴，工作时，将栅极309和衬底302短接并浮空，源极304接地，漏端305加负电压并测试漏端电流(如图11所示)。其电信号减小原理同基于SOI快闪存储器结构的NMOSFET光敏可控器件一样，不同的是光照时产生的电子流向衬底表面，增大沟道中电子浓度，等效为器件阈值电压增大，漏端305电流减小，同时流向衬底的空穴使衬底302电位抬高，从而栅极309电位抬高，即相当于使PMOSFET工作在正栅压条件下，器件被更严格的关断，也使漏端305电流减小，故在电信号减小模式下，光照下漏端305电信号会减小，且光强越大，电信号越小。
所述基于SOI快闪存储器结构的NMOSFET光敏可控器件和PMOSFET光敏可控器件(统称为光敏可控器件)中电荷存储层可以是多晶硅电荷存储层，也可以是氮化硅等电荷存储层。
本发明的有益效果为：本发明所述基于SOI快闪存储器结构的光敏可控器件实现了在光照下，电信号既可以增大也可以减小的功能，其增大和减小模式可以被调控，克服了目前的半导体光敏器件在光照下电信号只能放大的缺点。
附图说明
图1为栅与衬底短接的标准基于SOI技术的NMOSFET晶体管结构示意图；
图2为基于SOI快闪存储器结构NMOSFET光敏可控器件结构示意图；
图3为基于SOI快闪存储器结构NMOSFET光敏可控器件电荷存储层中存有大量空穴示意图；
图4为电荷存储层中存有大量空穴时基于SOI快闪存储器结构NMOSFET光敏可控器件衬底能带图；
图5为基于SOI快闪存储器结构NMOSFET光敏可控器件工作在电信号增大模式下原理图；
图6为基于SOI快闪存储器结构NMOSFET光敏可控器件电荷存储层中存有大量电子示意图；
图7为电荷存储层中存有大量电子时基于SOI快闪存储器结构NMOSFET光敏可控器件衬底能带图；
图8为基于SOI快闪存储器结构NMOSFET光敏可控器件工作在电信号减小模式下原理图；
图9为基于SOI快闪存储器结构的PMOSFET光敏可控器件结构示意图；
图10为基于SOI快闪存储器结构PMOSFET光敏可控器件工作在电信号增大模式下的原理图；
图11为基于SOI快闪存储器结构PMOSFET光敏可控器件工作在电信号减小模式下的原理图。
具体实施例
所述基于SOI快闪存储器NMOSFET光敏可控器件结构基于SOI硅加工技术，其结构如图2所示，包括基于二氧化硅层201的p型衬底202，其厚度为5-100nm，衬底接触电极是203，衬底上设有n型重掺杂的源区204和漏区205，衬底202上方依次是隧穿氧化层206、厚度为7-10nm，多晶硅浮栅层即电荷存储层207，厚度约为100nm，阻挡氧化层208、其等效氧化层厚度约为15-18nm，和控制栅层209、其厚度约为200nm。器件初始阈值约为2V至3V。AA’表示沿垂直于器件沟道方向。
所述基于SOI快闪存储器结构NMOSFET光敏可控器件工作在电信号增大模式下时，首先通过擦除将器件阈值降到0V至1V，使多晶硅浮栅层207中存有大量空穴，工作时，将栅极209与衬底202通过衬底接触电极203短接并浮空，源极204接地，在漏极205加正电压。
所述基于SOI快闪存储器结构NMOSFET光敏可控器件工作在电信号减小模式下时，首先通过编程将器件阈值升至4V至6V，使多晶硅浮栅层207中存有大量电子，工作时，将栅极209与衬底202通过衬底接触电极203短接并浮空，源极204接地，在漏极205加正电压。
如图9所示为基于SOI快闪存储器结构PMOSFET光敏可控器件结构示意图，其结构包括二氧化硅层301，氧化层上是硅衬底302，其厚度为5-100nm，衬底接触电极为303，衬底上设有p型重掺杂的源区304和漏区305，衬底302上方依次是隧穿氧化层306，厚度为4-10nm，多晶硅浮栅层307，厚度约为100nm，阻挡氧化层308，其等效氧化层厚度约为5-20nm，最后是控制栅层309，其厚度约为200nm。器件初始阈值约为0V。
所述基于SOI快闪存储器结构PMOSFET光敏可控器件工作在电信号增大模式下时，首先通过编程操作将器件阈值升到3V至6V，使多晶硅浮栅层307中存有大量电子，工作时，将栅极309与衬底302通过衬底接触电极303短接并浮空，源极304接地，在漏极305加负电压。
所述基于SOI快闪存储器结构PMOSFET光敏可控器件工作在电信号减小模式下时，首先通过擦除操作将器件阈值降到-1V左右，使多晶硅浮栅层307中存有大量空穴，工作时，将栅极309与衬底302通过衬底接触电极303短接并浮空，源极304接地，在漏极305加正电压。
Claims (9)
1.基于SOI快闪存储器结构的NMOSFET光敏可控器件，其特征是包括p型半导体衬底，设有衬底接触电极，衬底上设有n型重掺杂源区和漏区，衬底上依次为隧穿氧化层、电荷存储层层、阻挡氧化层和控制栅。
2.根据权利要求1所述的NMOSFET光敏可控器件，其特征是包括基于二氧化硅层201的p型衬底202，其厚度为5-100nm，衬底接触电极是203，衬底上设有n型重掺杂的源区204和漏区205，衬底202上方依次是隧穿氧化层206、厚度为7-10nm，多晶硅浮栅层即电荷存储层207，厚度约为100nm，阻挡氧化层208、其等效氧化层厚度约为15-18nm，控制栅层厚度约为200nm。器件初始阈值约为2V至3V。
3.基于SOI快闪存储器结构的PMOSFET光敏可控器件，其特征是包括n型半导体衬底，衬底上设有p型重掺杂源区和漏区，衬底上依次为隧穿氧化层、电荷存储层层、阻挡氧化层和控制栅。
4.根据权利要求3所述的基于SOI快闪存储器结构PMOSFET光敏可控器件，其特征是包括二氧化硅层301，氧化层上是硅衬底302，其厚度为5-100nm，衬底接触电极为303，衬底上设有p型重掺杂的源区304和漏区305，衬底302上方依次是隧穿氧化层306，厚度为4-10nm，多晶硅浮栅层307，厚度约为100nm，阻挡氧化层308，其等效氧化层厚度约为5-20nm，最后是控制栅层309，其厚度约为200nm。器件初始阈值约为0V。
5.根据权利要求3或4所述的基于SOI快闪存储器结构PMOSFET光敏可控器件，其特征是光敏信号获得方法是，工作在电信号增大模式下时，首先通过编程操作将器件阈值升到3V至6V，使多晶硅浮栅层307中存有大量电子，工作时，将栅极309与衬底302通过衬底接触电极303短接并浮空，源极304接地，在漏极305加负电压；测试漏端电流，这时基于SOI快闪存储器结构的PMOSFET光敏器件工作在电信号增大模式下。
6.根据权利要求3或4所述的基于SOI快闪存储器结构PMOSFET光敏可控器件，其特征是光敏信号获得方法是，对基于SOI快闪存储器结构的PMOSFET光敏电荷存储层器件进行擦除，使电荷存储层中存有大量空穴，工作时，将栅极和衬底短接并浮空，源极接地，漏极加负电压，测试漏端电流，这时基于SOI快闪存储器结构的PMOSFET光敏器件工作在电信号减小模式下。
7.根据权利要求1或2所述的基于SOI快闪存储器结构PMOSFET光敏可控器件，其特征是光敏信号获得方法是所述基于SOI快闪存储器结构NMOSFET光敏可控器件工作在电信号增大模式下时，首先对器件进行擦除，使电荷存储层中存有大量空穴，工作时，将栅极和衬底短接并浮空，源极接地，漏极加正电压，测试漏端电流；对器件进行擦除操作，使电荷存储层中存有大量空穴，工作时，将栅极和衬底短接并浮空，源极接地，漏极加正电压，电压大小为0.01V至3V，测试漏端电流，这时基于SOI快闪存储器结构的NMOSFET光敏器件工作在电信号增大模式下；当无光时，由于器件没有开启，故电流很小，若有光照射，光生电子向衬底表面运动，使沟道表面电子浓度增加并被漏端抽走，故漏端205电流增大，同时空穴流向衬底并积聚，积聚的空穴使衬底电势抬高，由于栅极209和衬底202端接，故光敏器件的栅极209电位也会抬高，从而使器件沟道能带继续向下弯曲并有可能使器件开启，这也使漏端205电流增大，故在该放大模式下，基于快闪存储结构的光敏器件在光照条件下，漏端205电信号会增大，并且光强越大，电信号越大。
8.根据权利要求1或2所述的基于SOI快闪存储器结构PMOSFET光敏可控器件，其特征是光敏信号获得方法是，所述基于SOI快闪存储器结构NMOSFET光敏可控器件工作在电信号减小模式下时，首先对器件进行编程操作，使编程后光敏器件阈值电压小于其初始阈值，这时光敏器件电荷存储层207中存有大量电子，工作时，将栅极和衬底短接并浮空，源极接地，漏极加正电压，测试漏端电流，这时基于SOI快闪存储器结构的NMOSFET光敏器件工作在电信号减小模式下，当有光照射时，光生空穴向衬底表面运动，使沟道表面空穴浓度增加并被漏端抽走，即相当于增大器件阈值电压，故漏端205电流增大，同时电子流向衬底并积聚，积聚的电子使衬底电势降低，由于栅极209和衬底202端接，故光敏器件的栅极209电位也会降低，从而使器件沟道能带继续向上弯曲，即等效于使NMOSFET晶体管工作在负的栅极电压下，器件被更严格关断，这也使漏端205电流减小，故在该减小模式下，基于SOI快闪存储器结构NMOSFET光敏器件在光照条件下，漏端205电信号会减小，并且光强越大，电信号越小。
9.根据权利要求1至4之一所述的基于SOI快闪存储器结构PMOSFET光敏可控器件，其特征是：光敏信号获得方法是光敏电荷存储层器件电荷存储层是多晶硅浮栅层，也可以是氮化硅、纳米晶等电荷陷阱层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110382683.8A CN102437230B (zh) | 2011-11-28 | 2011-11-28 | 基于绝缘层上硅技术快闪存储器结构光敏可控器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110382683.8A CN102437230B (zh) | 2011-11-28 | 2011-11-28 | 基于绝缘层上硅技术快闪存储器结构光敏可控器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102437230A true CN102437230A (zh) | 2012-05-02 |
| CN102437230B CN102437230B (zh) | 2014-03-12 |
Family
ID=45985204
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110382683.8A Active CN102437230B (zh) | 2011-11-28 | 2011-11-28 | 基于绝缘层上硅技术快闪存储器结构光敏可控器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102437230B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1805146A (zh) * | 2005-12-06 | 2006-07-19 | 北京大学 | 一种快闪存储器结构及其制备方法 |
| CN101110445A (zh) * | 2007-08-28 | 2008-01-23 | 电子科技大学 | 具有“u”字形漂移区的半导体器件 |
| US7535049B2 (en) * | 2004-11-09 | 2009-05-19 | Samsung Electronics Co., Ltd. | Multi bits flash memory device and method of operating the same |
-
2011
- 2011-11-28 CN CN201110382683.8A patent/CN102437230B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7535049B2 (en) * | 2004-11-09 | 2009-05-19 | Samsung Electronics Co., Ltd. | Multi bits flash memory device and method of operating the same |
| CN1805146A (zh) * | 2005-12-06 | 2006-07-19 | 北京大学 | 一种快闪存储器结构及其制备方法 |
| CN101110445A (zh) * | 2007-08-28 | 2008-01-23 | 电子科技大学 | 具有“u”字形漂移区的半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102437230B (zh) | 2014-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Padilla et al. | Feedback FET: A novel transistor exhibiting steep switching behavior at low bias voltages | |
| CN100505332C (zh) | 光电晶体管 | |
| CN102983133B (zh) | 一种双向三路径导通的高压esd保护器件 | |
| US9614067B2 (en) | Semiconductor device and method of fabricating same | |
| CN112868223B (zh) | 传感器和显示设备 | |
| CN106409841A (zh) | 一种电路结构及制作方法和显示器面板 | |
| CN104201175A (zh) | 一种基于薄膜晶体管的反相器 | |
| Lim et al. | Polarity control of carrier injection for nanowire feedback field-effect transistors | |
| CN106663689A (zh) | 图像传感器的单位像素及其受光元件 | |
| CN102576720B (zh) | 硅光子检测器 | |
| CN104201198A (zh) | 隧穿晶体管结构及其制造方法 | |
| CN103137775B (zh) | 基于快闪存储器结构的光敏可控器件信号获得方法 | |
| CN104183649A (zh) | 一种阈值电压可调的薄膜晶体管 | |
| KR101042521B1 (ko) | 커패시터리스 디램, 그 쓰기방법 및 읽기방법 | |
| CN102437230B (zh) | 基于绝缘层上硅技术快闪存储器结构光敏可控器件 | |
| Chen et al. | Function of a Dual-Active-Layer Amorphous Indium–Gallium–Zinc Oxide Thin-Film Transistor with Ultraviolet-Induced Effects | |
| CN112908851B (zh) | 半导体功率器件的制造方法 | |
| CN103187964A (zh) | 负偏压温度不稳定性的恢复电路和恢复方法 | |
| JP4840062B2 (ja) | 半導体装置および光検出方法 | |
| CN109346528B (zh) | 闪存结构及对应的编程、擦除和读取方法 | |
| CN102385927B (zh) | 钳位电路及闪速电可擦写存储器 | |
| Zhang et al. | Superior AlGaN/GaN‐Based Phototransistors and Arrays with Reconfigurable Triple‐Mode Functionalities Enabled by Voltage‐Programmed Two‐Dimensional Electron Gas for High‐Quality Imaging | |
| KR102631609B1 (ko) | 이차원물질 기반 광트랜지스터 및 이차원물질 기반 광트랜지스터의 제조 방법 | |
| Lim et al. | Optically tunable feedback operation of silicon nanowire transistors | |
| CN220914254U (zh) | 光电计算单元和光电计算组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |