CN103137775B - 基于快闪存储器结构的光敏可控器件信号获得方法 - Google Patents
基于快闪存储器结构的光敏可控器件信号获得方法 Download PDFInfo
- Publication number
- CN103137775B CN103137775B CN201110397660.4A CN201110397660A CN103137775B CN 103137775 B CN103137775 B CN 103137775B CN 201110397660 A CN201110397660 A CN 201110397660A CN 103137775 B CN103137775 B CN 103137775B
- Authority
- CN
- China
- Prior art keywords
- controllable component
- substrate
- telecommunication
- photosensitive controllable
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
基于快闪存储器结构NMOSFET光敏可控器件，包括p型半导体衬底，衬底上设有n型重掺杂的源区和漏区，衬底上依次为隧穿氧化层、电荷存储层、阻挡氧化层和控制栅极，组成快闪存储器结构的NMOSFET光敏可控器件，阻挡氧化层和控制栅极为透明电极。隧穿氧化层厚度约为7nm至10nm，电荷存储层为多晶硅材料，其厚度约为100nm，阻挡氧化层为二氧化硅/氮化硅/二氧化硅三层结构，其厚度分别约为4nm/10nm/5nm，控制栅为多晶硅材料，厚度约为200nm，栅极长度约为0.16微米，宽度约为0.18微米。工作在电信号增大模式下时，首先对光敏器件进行擦除操作，使擦除后光敏器件阈值电压小于其初始阈值，也可工作在电信号减小模式。
Description
技术领域
本发明涉及一种基于快闪存储器结构的光敏可控器件和信号获得方法，可实现在光照下器件电信号增大或减小可调。
背景技术
半导体光敏器件在日常生活和国防领域发挥着极其重要的作用，如图像传感器、光敏开关等。目前，所有的半导体光敏器件都是应用器件在光照下，光子被半导体吸收而产生电子空穴对，这些电子空穴对将会使载流子浓度增大，从而器件的电信号会增大，如光敏开关，应用的是器件在光照条件下，电流变大，而在无光照条件下，电流很小，故可以智能控制特定系统，如路灯。
目前半导体光敏器件在光照下电信号只能单向的增大，如文献(Weiquan Zhang，Transactions on electron devices，VOL.48，NO.6，JUNE 2001)中提到一种光敏器件，其结构如图1所示，是一个典型的PMOSFET晶体管结构，将栅极和衬底短接并浮空，源端接地，在漏端加一个负电压，当无光时，由于栅和衬底短接，晶体管处于关闭状态，漏端电流很小，当有光照射时，产生的空穴会被漏端给抽走，漏端电流增大，同时电子积聚在衬底会使衬底电位降低，从而栅极电位降低，使漏端电流增大，故光照产生的电子和空穴都使漏端电流增大。
但是在特定的情况下，光敏器件需要在光照下既能开启也能关闭系统，如路灯在需要的情况下白天也能开启，这就需要光敏器件在光照条件下电信号既能增大也能减小。而前面提到，目前的半导体光敏器件在光照下，光子被半导体吸收产生电子空穴对，这些电子空穴对会使载流子浓度增大，从而器件电流增大，无法实现在光照下光敏器件电流减小。
发明内容
本发明目的是提出一种新型的基于快闪存储器结构的光敏可控器件和信号获得方法，其电信号在光照下既能增大也能减小，实现智能可调。
所述基于快闪存储器结构NMOSFET光敏可控器件，结构如图2所示，其结构包括p型半导体衬底101，衬底上设有n型重掺杂的源区102和漏区103，衬底上依次为隧穿氧化层104、电荷存储层105、阻挡氧化层106和控制栅极107，即组成快闪存储器结构的NMOSFET光敏可控器件。阻挡氧化层106和控制栅极107为透明电极。AA’表示沿垂直于器件沟道方向。
所述快闪存储器结构NMOSFET光敏可控器件和信号获得方法，工作在电信号增大模式下时，首先对光敏器件进行擦除操作，使擦除后光敏器件阈值电压小于其初始阈值(其电荷存储层中即没有电子也没有空穴存储)，这时光敏器件电荷存储层105中存有大量空穴，如图3所示。这时光敏器件衬底半导体101能带发生弯曲，如图4所示，由于电荷存储层中存有大量空穴，沿垂直于AA′方向光敏器件衬底表面能带向下弯曲；在有光照条件下时，光子到达光敏器件衬底101并被吸收，光子产生电子和空穴对，电子向着衬底表面运动而空穴则流向衬底；在电信号增大模式下工作时，将 光敏器件栅极107和衬底101短接并浮空，源端102接地，在漏端103加一个正电压并测试漏端电流，当无光时，由于器件没有开启，故电流很小，若有光照射，如前面所述，光生电子向衬底表面运动，使沟道表面电子浓度增加，故漏端103电流增大，同时空穴流向衬底并积聚，如图5所示，积聚的空穴使衬底电势抬高，由于栅极107和衬底101短接，故光敏器件的栅极107电位也会抬高，从而使器件沟道能带继续向下弯曲并有可能使器件开启，这也使漏端电流增大，故在该放大模式下，基于快闪存储结构的光敏器件在光照条件下，漏端103电信号会增大，并且光强越大，电信号越大。图12为基于0.13微米闪存工艺的快闪存储器结构NMOSFET光敏可控器件工作在电信号增大模式下测试得到的结果，其结果显示，电信号随着光强增大而增大。
在电信号增大模式下时，先通过FN擦除将器件阈值降为0.5v。
所述基于快闪存储器结构NMOSFET光敏可控器件工作在电信号减小模式下时，对光敏器件进行编程操作，使编程后光敏器件阈值电压高于其初始阈值(其电荷存储层中即没有电子也没有空穴存储)，这时光敏器件电荷存储层105中存有大量电子，如图6所示。这时光敏器件衬底半导体101能带发生弯曲，如图7所示，由于电荷存储层105中存有大量电子，沿垂直于AA′方向光敏器件衬底表面能带向上弯曲，在光照条件下，光子到达光敏器件衬底101并被吸收，光子产生电子和空穴对，空穴向着衬底表面运动而电子则流向衬底。工作时，将光敏器件栅极107和衬底101短接并浮空，源端103接地，在漏端103加一个正电压并测试漏端电流，若有光照射，如前面所述，光生空穴向衬底表面运动，使沟道表面空穴浓度增加，即相当于增大器件阈值电压，漏端电流减小，同时电子流向衬底并积聚，如图8所示，积聚的电子使衬底电势降低，故光敏器件的栅极107电位也会降低，从而使器件沟道能带继续向上弯曲，即相当于使NMOSFET晶体管工作在负的栅极电压下，器件被更严格关断，这也使漏端103电流减小，故在该电信号减小模式下，基于快闪存储器结构的光敏器件在光照条件下，漏端103电信号会减小，并且光强越大，电信号越小。图13为基于0.13微米闪存工艺的快闪存储器结构NMOSFET光敏可控器件工作在电信号减小模式下测试得到的结果，其结果显示，电信号随着光强增大而减小。
所述基于0.13微米闪存工艺下的NMOSFET光敏器件工作在电信号减小模式下时，先通过FN或者CHE(沟道热电子)编程将器件阈值升到4.9v。
所述具有快闪存储器结构的NMOSFET光敏可控器件结构也适用于具有快闪存储器结构的PMOSFET光敏可控器件，如图9所示，其结构包括n型半导体衬底201，n型衬底上设有p型重掺杂的源区202和漏区203，隧穿氧化层204、电荷存储层205、阻挡氧化层206和控制栅207。
所述具有快闪存储器结构的PMOSFET光敏可控器件工作在电信号增大模式下时，首先对光敏可控器件进行编程，使电荷存储层205中存有大量电子，工作时，将栅极207和衬底201短接并浮空，源极202接地，漏端203加负电压并测试漏端电流。其电信号增大原理同具有电荷存储层结构的NMOSFET光敏可控器件相似，如图十所示，光照时产生的空穴流向衬底表面，增大沟道中空穴浓度，漏端203电流增大，同 时流向衬底的电子使衬底201电位降低，从而栅极207电位降低，器件沟道能带抬高甚至将器件开启，也使漏端203电流增大，故在电信号增大模式下，光照下漏端203电信号会增大，且光强越大，电信号越大。
所述具有快闪存储器结构的PMOSFET光敏可控器件工作在电信号减小模式下时，首先对光敏可控器件进行擦除，使电荷存储层205中存有大量空穴，工作时，将栅极207和衬底201短接并浮空，源极202接地，漏端203加负电压并测试漏端电流。其电信号减小原理同具有电荷存储层结构的NMOSFET光敏可控器件一样，如图11所示，光照时产生的电子流向衬底表面，增大沟道中电子浓度，等效为器件阈值电压增大，漏端203电流减小，同时流向衬底的空穴使衬底201电位抬高，从而栅极207电位抬高，即相当于使PMOSFET工作在正栅压条件下，器件被更严格的关断，也使漏端203电流减小，故在电信号减小模式下，光照下漏端203电信号会减小，且光强越大，电信号越小。
所述基于快闪存储器结构的NMOSFET光敏可控器件和PMOSFET光敏可控器件(统称为光敏可控器件)中电荷存储层可以是多晶硅电荷存储层，也可以是氮化硅等电荷存储层。
本发明的有益效果为：本发明所述基于快闪存储器结构的光敏可控器件实现了在光照下，电信号既可以增大也可以减小的功能，其增大和减小模式可以被调控，克服了目前的半导体光敏器件在光照下电信号只能放大的缺点。
附图说明
图1为栅与衬底短接的标准PMOSFET晶体管结构示意图；
图2为基于快闪存储器结构的NMOSFET光敏可控器件结构示意图；
图3为基于快闪存储器结构NMOSFET光敏可控器件电荷存储层中存有大量空穴示意图；
图4为电荷存储层中存有大量空穴时快闪存储器结构NMOSFET光敏可控器件衬底能带图；
图5为基于快闪存储器结构NMOSFET光敏可控器件工作在电信号增大模式下原理图；
图6为快闪存储器结构NMOSFET光敏可控器件电荷存储层中存有大量电子示意图；
图7为电荷存储层中存有大量电子时快闪存储器结构NMOSFET光敏可控器件衬底能带图；
图8为基于快闪存储器结构NMOSFET光敏可控器件工作在电信号减小模式下原理图；
图9为基于快闪存储器结构的PMOSFET光敏可控器件结构示意图；
图10为基于0.13微米闪存工艺的快闪存储器NMOSFET光敏可控器件工作在电信号增大模式下测试结果图；
图11为基于0.13微米闪存工艺的快闪存储器NMOSFET光敏可控器件工作在电信号减小模式下测试结果图；
图12是阈值电压为0.5V时光强与漏端电流的关系曲线；
图13是阈值电压为4.9V时光强与漏端电流的关系曲线。
具体实施例
如图2所示为基于快闪存储器结构的NMOSFET光敏可控器件的结构示意图。
在0.13微米闪存工艺条件下，其半导体衬底101为硅衬底，隧穿氧化层104为二氧化硅，其厚度约为7nm至10nm，电荷存储层105为多晶硅材料，其厚度约为100nm，阻挡氧化层106为二氧化硅/氮化硅/二氧化硅三层结构，其厚度分别约为4nm/10nm/5nm，控制栅107为多晶硅材料，厚度约为200nm，栅极107长度约为0.16微米，宽度约为0.18微米，栅极长度和宽度可调，器件初始阈值为2.7v左右。
所述基于0.13微米闪存工艺下的NMOSFET光敏器件工作在电信号增大模式下时，先通过FN擦除将器件阈值降为0.5v，这时电荷存储层105中存有大量空穴，工作时，将栅极107与衬底101短接并浮空，源极102接地，在漏极103加正电压，测试结果如图10所示，在光照下，漏端103电流要高于无光时的电流，且光强越大，电流越大。
所述基于0.13微米闪存工艺下的NMOSFET光敏器件工作在电信号减小模式下时，先通过FN或者CHE(沟道热电子)编程将器件阈值升到4.9v，这时电荷存储层105中存有大量电子，工作时，将栅极107与衬底101短接并浮空，源极102接地，在漏极103加正电压，测试结果如图11所示，在光照下，漏端103电流要小于无光时的电流，且光强越大，电流越小。
如图9所示为基于快闪存储器结构的PMOSFET光敏可控器件的结构示意图。
在标准闪存工艺条件下，其半导体衬底201为硅衬底，隧穿氧化层204为二氧化硅，其厚度约为5nm至10nm，电荷存储层205为多晶硅材料，其厚度约为100nm，阻挡氧化层206为二氧化硅/氮化硅/二氧化硅三层结构，其厚度分别约为2-4nm/5-10nm/2-5nm，控制栅207为多晶硅材料，厚度约为200nm，栅极207长度约为0.16微米，宽度约为0.18微米，栅极长度和宽度可调，器件初始阈值为0v左右。
所述基于标准闪存工艺下的PMOSFET光敏器件工作在电信号增大模式下时，先通过FN编程方式(也可以通过其他编程方式)将器件阈值升到4V，这时电荷存储层205中存有大量电子，工作时，将栅极207与衬底201短接并浮空，源极202接地，在漏极203加负电压。
所述基于标准闪存工艺下的PMOSFET光敏器件工作在电信号减小模式下时，先通过FN擦除方式(也可以通过其他擦除方式)将器件阈值降到-1V，这时电荷存储层205中存有大量电子，工作时，将栅极207与衬底201短接并浮空，源极202接地，在漏极203加负电压。
Claims (4)
1.基于快闪存储器结构NMOSFET光敏可控器件信号获得方法，其特征是快闪存储器结构的NMOSFET光敏可控器件，包括p型半导体衬底(101)，衬底上设有n型重掺杂的源区(102)和漏区(103)，衬底上依次为隧穿氧化层(104)、电荷存储层(105)、阻挡氧化层(106)和控制栅极(107)，组成快闪存储器结构的NMOSFET光敏可控器件，阻挡氧化层和控制栅极为透明电极；
采用0.13微米快闪存储器结构NMOSFET光敏可控器件中，其半导体衬底（101）为硅衬底，隧穿氧化层（104）为二氧化硅，其厚度为7nm至10nm，电荷存储层（105）为多晶硅材料，其厚度为100nm，阻挡氧化层（106）为二氧化硅/氮化硅/二氧化硅三层结构，其厚度分别约为4nm/10nm/5nm，控制栅（107）为多晶硅材料，厚度为200nm，栅极长度为0.16微米，宽度为0.18微米，器件初始阈值为2.7v；
所述光敏可控器件工作在电信号增大模式下时，首先对光敏可控器件进行擦除操作，使擦除后光敏可控器件阈值电压小于其初始阈值，这时光敏可控器件电荷存储层（105）中存有大量空穴；在有光照条件下时，光子到达光敏可控器件衬底（101）并被吸收，光子产生电子和空穴对，电子向着衬底表面运动而空穴则流向衬底；在电信号增大模式下工作时，将光敏可控器件栅极（107）和衬底（101）短接并浮空，源区（102）接地，在漏区（103）加一个正电压并测试漏区电流，当无光时，由于光敏可控器件没有开启，故电流很小，若有光照射，光生电子向衬底表面运动，使沟道表面电子浓度增加，故漏区（103）电流增大，同时空穴流向衬底并积聚，积聚的空穴使衬底电势抬高，由于栅极（107）和衬底（101）短接，故光敏可控器件的栅极（107）电位也会抬高，从而使器件沟道能带继续向下弯曲并使所述器件开启，这使漏区电流增大，故在该放大模式下，基于快闪存储结构的光敏可控器件在光照条件下，漏区（103）电信号会增大，并且光强越大，电信号越大。
2.根据权利要求1所述的快闪存储器结构NMOSFET光敏可控器件信号获得方法，其特征是在电信号增大模式下时，先通过FN擦除将器件阈值降为0.5v。
3.根据权利要求1所述的快闪存储器结构NMOSFET光敏可控器件信号获得方法，其特征是工作在电信号减小模式下时，对光敏可控器件进行编程操作，使编程后光敏可控器件阈值电压高于其初始阈值，其电荷存储层中既没有电子也没有空穴存储，这时光敏可控器件电荷存储层中存有大量电子；在光照条件下，光子到达光敏可控器件衬底并被吸收，光子产生电子和空穴对，空穴向着衬底表面运动而电子则流向衬底；工作时，将光敏可控器件栅极和衬底短接并浮空，源区接地，在漏区加一个正电压并测试漏区电流，若有光照射，如前面所述，光生空穴向衬底表面运动，使沟道表面空穴浓度增加，即相当于增大器件阈值电压，漏区电流减小，同时电子流向衬底并积聚，积聚的电子使衬底电势降低，故光敏可控器件的栅极电位也会降低，从而使器件沟道能带继续向上弯曲，即相当于使NMOSFET晶体管工作在负的栅极电压下，器件被更严格关断，使漏区电流减小，故在该电信号减小模式下，基于快闪存储器结构的光敏可控器件在光照条件下，漏区电信号会减小，并且光强越大，电信号越小。
4.根据权利要求3所述的快闪存储器结构NMOSFET光敏可控器件信号获得方法，其特征是在电信号减小模式下时，所述基于0.13微米闪存工艺下的NMOSFET光敏可控器件工作在电信号减小模式下时，先通过FN或者CHE沟道热电子编程将器件阈值升到4.9v。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110397660.4A CN103137775B (zh) | 2011-12-03 | 2011-12-03 | 基于快闪存储器结构的光敏可控器件信号获得方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110397660.4A CN103137775B (zh) | 2011-12-03 | 2011-12-03 | 基于快闪存储器结构的光敏可控器件信号获得方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103137775A CN103137775A (zh) | 2013-06-05 |
| CN103137775B true CN103137775B (zh) | 2015-08-05 |
Family
ID=48497345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110397660.4A Active CN103137775B (zh) | 2011-12-03 | 2011-12-03 | 基于快闪存储器结构的光敏可控器件信号获得方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103137775B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104091813B (zh) * | 2014-06-13 | 2016-11-09 | 南京大学 | 一种基于闪存工艺的三维图像传感器及其操作方法 |
| CN112201286B (zh) * | 2020-09-11 | 2021-06-18 | 中天弘宇集成电路有限责任公司 | 快闪存储器的编程方法 |
| CN113451422B (zh) * | 2021-06-30 | 2023-06-06 | 中国科学技术大学 | 一种光电探测器的调节方法及其应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762068B1 (en) * | 1997-07-29 | 2004-07-13 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
| CN101807547A (zh) * | 2009-02-18 | 2010-08-18 | 南京大学 | 光敏复合介质栅mosfet探测器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009130015A (ja) * | 2007-11-21 | 2009-06-11 | Sanyo Electric Co Ltd | 撮像装置 |
-
2011
- 2011-12-03 CN CN201110397660.4A patent/CN103137775B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762068B1 (en) * | 1997-07-29 | 2004-07-13 | Micron Technology, Inc. | Transistor with variable electron affinity gate and methods of fabrication and use |
| CN101807547A (zh) * | 2009-02-18 | 2010-08-18 | 南京大学 | 光敏复合介质栅mosfet探测器 |
Non-Patent Citations (2)
| Title |
|---|
| A High Gain N-Well/Gate Tied PMOSFET Image Sensor Fabricated from a Standard CMOS Process;Weiquan Zhang, Mansun Chan;《TRANSACTIONS ON ELECTRON DEVICES》;IEEE;20010630;第48卷(第6期);第1007-1009页Abstract部分， 第II部分，附图1-5 * |
| Performance of the Floating Gate/Body Tied NMOSFET Photodetector on SOI Substrate;Weiquan Zhang,Mansun Chan,Ping K. Ko;《TRANSACTIONS ON ELECTRON DEVICES》;IEEE;20000731;第47卷(第7期);第1375-1384页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103137775A (zh) | 2013-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Padilla et al. | Feedback FET: A novel transistor exhibiting steep switching behavior at low bias voltages | |
| Kim et al. | Germanium-source tunnel field effect transistors with record high I ON/I OFF | |
| Baek et al. | Electrical properties and stability of dual-gate coplanar homojunction DC sputtered amorphous indium–gallium–zinc–oxide thin-film transistors and its application to AM-OLEDs | |
| TWI397111B (zh) | 包括矽奈米晶粒之多層結構、太陽能晶胞、非揮發記憶體單元、光感測單元及其製作方法、形成矽奈米晶粒之方法 | |
| US9287412B2 (en) | Quantum dot channel (QDC) quantum dot gate transistors, memories and other devices | |
| Chen et al. | High-performance light-erasable memory and real-time ultraviolet detector based on unannealed indium–gallium–zinc–oxide thin-film transistor | |
| TWI281241B (en) | Semiconductor device and method and floating gate flash memory | |
| EP2975652A1 (en) | Optoelectronic apparatus and fabrication method of the same | |
| Chen et al. | Novel Zn-Doped ${\rm Al} _ {2}{\rm O} _ {3} $ Charge Storage Medium for Light-Erasable In–Ga–Zn–O TFT Memory | |
| Hung et al. | Twin thin-film transistor nonvolatile memory with an indium–gallium–zinc–oxide floating gate | |
| US20200006412A1 (en) | Methods and apparatus for image sensor semiconductors | |
| Cui et al. | Unique UV-erasable In-Ga-Zn-O TFT memory with self-assembled Pt nanocrystals | |
| CN112868223B (zh) | 传感器和显示设备 | |
| CN103137775B (zh) | 基于快闪存储器结构的光敏可控器件信号获得方法 | |
| Liu et al. | Dual-gate phototransistor with perovskite quantum dots-PMMA photosensing nanocomposite insulator | |
| KR20160126667A (ko) | 포토 센서 | |
| Zhang et al. | Novel multi-level cell TFT memory with an In–Ga–Zn-O charge storage layer and channel | |
| Lee et al. | Investigation of photo-induced hysteresis and off-current in amorphous In-Ga-Zn oxide thin-film transistors under UV light irradiation | |
| Yu et al. | Photoelectricity and thermoelectricity in organic chlorophyll phototransistors | |
| CN104157655B (zh) | Sonos闪存器件及其编译方法 | |
| Jeong et al. | Amorphous InGaZnO/poly-Si coplanar Heterojunction TFT for memory applications | |
| CN102437230B (zh) | 基于绝缘层上硅技术快闪存储器结构光敏可控器件 | |
| CN208970510U (zh) | 基于标准cmos工艺的单层多晶结构eeprom | |
| CN109346528B (zh) | 闪存结构及对应的编程、擦除和读取方法 | |
| Imenabadi et al. | Importance of separating contacts from the photosensitive layer in heterojunction phototransistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |