CN102437122A

CN102437122A - 提高空穴迁移率的方法以及半导体器件制造方法

Info

Publication number: CN102437122A
Application number: CN2011103798541A
Authority: CN
Inventors: 黄晓橹; 俞柳江; 陈玉文
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2011-11-24
Filing date: 2011-11-24
Publication date: 2012-05-02
Anticipated expiration: 2031-11-24
Also published as: CN102437122B

Abstract

本发明提供了一种提高空穴迁移率的方法以及半导体器件制造方法。根据本发明所述的提高半导体器件中空穴迁移率的方法包括：在包含半导体器件的集成电路板空余面积上设置浅沟槽区域；在所述浅沟槽区域设置多个附加空置有源区；以及沿垂直于半导体器件的沟道的方向，使附加空置有源区填充区域中的附加空置有源区采用对角排布。并且，在半导体器件的沿平行于沟道的方向上的两侧，将附加空置有源区的密度提高至70％以上。优选地，所述对角排布的角度为45度。

Description

提高空穴迁移率的方法以及半导体器件制造方法

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种提高半导体器件中空穴迁移率的方法、以及采用了该提高半导体器件中空穴迁移率的方法的半导体器件制造方法、以及由此制成的半导体器件。

背景技术

随着CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)半导体器件工艺的发展以及按比例尺寸缩小，应力工程在半导体工艺和器件性能方面起到越来越大的作用。在CMOS半导体器件的工艺过程中存在各种各样的应力，有的是工艺过程中被动引入的，有的是为了增强器件性能而主动引入的。其中，浅沟槽(STI)对有源区作用引起的应力就是一种工艺过程中被动引入的应力。

浅沟槽对有源区作用引起的应力如图1所示。在浅沟槽工艺之后的热过程中，由于硅和二氧化硅的热膨胀系数不同(硅热膨胀系数约为2.5×10^-6/K，二氧化硅热膨胀系数约为0.5×10^-6/K)，在高温情况下的膨胀程度不同，所以当温度回到室温的时候，在界面处就会产生应力。由于硅的热膨胀系数比二氧化硅大，所以在降温过程中浅沟槽边缘的硅会比浅沟槽之中的二氧化硅收缩得更多，会对浅沟槽中的二氧化硅造成挤压，所以在降温之后，浅沟槽中的二氧化硅会对周围的有源区的硅造成压应力，压应力传导到沟道之中，会对器件沟道形成压应力。这个压应力的大小是与有源区硅和浅沟槽之间面积的比例有关的。这个比例越大，也就是说有源区的面积相对浅沟槽越大，产生的压应力就越大。这是由于如果硅的相对面积更大的话，在高温条件下的相对形变就会更大，因此降温之后会产生更大的压应力。在器件沟道中的压应力，对提高空穴的迁移率是有帮助的，也就是对PMOS的性能有帮助。

附加空置有源区填充(ACT dummy insert)是一种优化工艺的方法，其一般做法如图2所示。在集成电路的版图中，有时候会有相对较大面积的空地。通常在工艺过程中，这些空地都是浅沟槽区域。如果浅沟槽的面积过大，则会影响浅沟槽填充之后的化学机械抛光(CMP)工艺。所以一般的做法是用Dummy有源区对大片的空地进行填充。这样有源区单位面积的密度会比较均匀，有利于CMP工艺。一般来讲，工艺中要求，有源区这层光罩中，有源区的密度在20％-80％之间。

在附加空置有源区填充后，由于改变了器件周围的浅沟槽环境，所以也改变了沟道中的压应力的大小。

中国专利(申请号201110110382.X)公布了一种通过改变PMOS有源层的附加空置有源区填充以改变沟道应力的方法(见图3)，其中，集成电路板上设有多个半导体器件101，半导体器件101中包括一种第一晶体管，所述集成电路板上未加工半导体器件101的空置面积上设有浅沟槽区域302，在进一步的工艺中需要对集成电路板进行化学机械抛光(CMP)，所以在一般情况下需要采用附加空置有源区对浅沟槽区域302中大片空置面积进行填充，其中，所述浅沟槽区域302上设有多个附加空置有源区301。该改进方案增大PMOS的空穴迁移率，改善PMOS性能。但其存在一个缺陷，即针对平行于PMOS沟道和垂直于PMOS沟道的附加空置有源区填充区域，都增大了附加空置有源区填充区域有源区与周围浅沟槽之间的面积比例，其结果是平行于PMOS沟道和垂直于PMOS沟道的应力都增大了，而其实只有平行于PMOS沟道的应力增大才有利于PMOS的空穴迁移率的增大，垂直于PMOS沟道的应力增大对PMOS的空穴迁移率增大起反作用。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种更有效地提高半导体器件中空穴迁移率的方法、以及采用了该提高半导体器件中空穴迁移率的方法的半导体器件制造方法、以及由此制成的半导体器件。

根据本发明的第一方面，提供了一种提高半导体器件中空穴迁移率的方法，其包括：在包含半导体器件的集成电路板空余面积上设置浅沟槽区域；在所述浅沟槽区域设置多个附加空置有源区；以及沿垂直于半导体器件的沟道的方向，使附加空置有源区填充区域中的附加空置有源区采用对角排布。

优选地，所述提高半导体器件中空穴迁移率的方法还包括：在半导体器件的沿平行于沟道的方向上的两侧，将附加空置有源区的密度提高至50％以上。

优选地，在半导体器件的沿平行于沟道的方向上的两侧，将附加空置有源区的密度提高至75％以上。

优选地，所述半导体器件是PMOS半导体器件。

优选地，所述对角排布的角度介于30度至60度之间。

进一步优选地，所述对角排布的角度为45度。

优选地，所述半导体器件为PMOS器件或CMOS器件。

在根据本发明第一方面所述的提高半导体器件中空穴迁移率的方法中，改进了PMOS有源层的附加空置有源区填充的方法，其中沿与PMOS沟道平行的方向增大附加空置有源区填充区域有源区与周围浅沟槽之间的面积比例，从而增大了PMOS沟道平行方向中的压应力；沿与PMOS沟道垂直的方向，将附加空置有源区填充区域有源区图形对角排布(优选地，以45度对角排布)，从而减小PMOS沟道垂直方向中的压应力，提高了PMOS的空穴迁移率，改善了PMOS的性能。

根据本发明的第二方面，提供了一种半导体器件制造方法，其特征在于采用了根据本发明第一方面所述的提高半导体器件中空穴迁移率的方法。

根据本发明第三方面，提供了一种采用根据本发明的第二方面所述的半导体器件制造方法制成的半导体器件。

由于采用了根据本发明第一方面所述的提高空穴迁移率的方法，因此，本领域技术人员可以理解的是，根据本发明第二方面的半导体器件制造方法以及根据本发明第三方面的半导体器件同样能够实现根据本发明的第一方面的提高半导体器件中空穴迁移率的方法所能实现的有益技术效果。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1是现有技术中浅沟槽对有源区作用引起的应力。

图2是现有技术附加空置有源区填充的结构示意图。

图3是现有技术改进的提高半导体器件空穴迁移率的方法的填充方法示意图。

图4是示意性地示出了希望得到的应力方向的PMOS的结构图。

图5是示意性地示出了根据本发明实施例的提高半导体器件中空穴迁移率的方法的示意图。

图6是示意性地示出了根据本发明实施例的有源层附加空置有源区填充方式改进后的平行于沟道方向的PMOS剖面图。

图7是示意性地示出了根据本发明实施例的有源层附加空置有源区填充方式改进后的垂直于沟道方向的PMOS剖面图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

在根据本发明实施例的提高半导体器件中空穴迁移率的方法中，改进了PMOS有源层的附加空置有源区填充的方法，其中沿与PMOS沟道平行的方向增大附加空置有源区填充区域有源区与周围浅沟槽之间的面积比例，从而增大了PMOS沟道平行方向中的压应力；沿与PMOS沟道垂直的方向，将附加空置有源区填充区域有源区图形对角排布(优选地，以45度对角排布)，从而减小PMOS沟道垂直方向中的压应力，提高了PMOS的空穴迁移率，改善了PMOS的性能。

更具体地说，常规的CMOS器件沟道方向为源漏方向，对于PMOS器件，在其沟道区域，平行于沟道方向的压应力和垂直于沟道方向的张应力都有利于提高空穴载流子的迁移率，即有利于改善PMOS性能。其结构图见图4，箭头方向为沟道区域希望得到的应力方向。

基于该基本原理分析，可对常规有源层附加空置有源区填充方式进行改进，如图5所示。

在根据本发明实施例的提高半导体器件中空穴迁移率的方法中，在包含半导体器件的集成电路板空余面积上设置浅沟槽区域；并且在所述浅沟槽区域设置多个附加空置有源区。其中，浅沟槽区域环绕在所述半导体器件的周围，多个附加空置有源区102、103设置在浅沟槽区域内，且多个附加空置有源区102、103环绕在所述半导体器件101的周围。

具体地说，如图5所示，在根据本发明实施例的提高半导体器件中空穴迁移率的方法中，可将PMOS有源层的附加空置有源区填充区域按照虚线进行划分，在左右两边，即沿平行于半导体器件101的沟道的方向，把原先的填充区域中的附加空置有源区与浅沟槽互换。这样使得在器件周围的局部环境中，浅沟槽的相对面积减小，在附加空置有源区填充区域中的浅沟槽面积由原先的75％降低为25％，器件有源区的相对面积得以增大，从而增大了PMOS沟道中平行于沟道方向的压应力，提高了PMOS器件电子迁移率。即，在半导体器件101的沿平行于沟道的方向上的两侧，将附加空置有源区102的密度提高至75％或以上。

需要说明的是，虽然以75％的附加空置有源区102的密度示出了本发明的最佳实施方式，但是附加空置有源区102的密度也可以是大于50％的其它适当数值。

并且，如图5所示，在上下两边，即沿垂直于半导体器件101的沟道的方向，把原先的附加空置有源区填充区域中的附加空置有源区103采用对角(优选地，按45度角)排布，这样附加空置有源区103与器件有源区的边缘成例如45度角。这样，附加空置有源区103与浅沟槽之间的作用力也不再是垂直于器件有源区边缘，而是成45度角向两边分散，这样传导到器件沟道中的应力也相应减小。虽然无法将PMOS沟道中垂直于沟道方向的压应力转化为张应力，但有效地减小了PMOS沟道中垂直于沟道方向的压应力，从而提高了PMOS器件沟道中空穴的迁移率，改善PMOS器件性能。

图6和图7有源层附加空置有源区填充方式改进后的PMOS剖面图，PMOS包括栅极G、源极S和漏极D。其中，平行于沟道方向(源极S至漏极D的方向)的压应力得到了增大(图6)，垂直于沟道方向的压应力得到了减弱(图7)。

需要说明的是，虽然以45度角示出了本发明的最佳实施方式，但是，其它适合的角度也是可行的，例如该角度介于30度至60度之间也是可行的。

半导体器件101具体地是PMOS器件。

由此，根据本发明实施例的提高半导体器件中空穴迁移率的方法通过改进有源层的附加空置有源区填充方式，使得PMOS周围的附加空置有源区填充区域：

1.在平行于器件沟道方向增大附加空置有源区填充有源区与周边浅沟槽区域之间面积的相对比例，增大了器件沿沟道方向的压应力，从而增大PMOS空穴载流子的迁移率，有效改善了PMOS器件性能；

2.在垂直于器件沟道方向将附加空置有源区填充区域有源区图形对角(例如45度对角)排布，从而减小PMOS沟道垂直方向中的压应力，提高了PMOS的空穴迁移率，改善了PMOS的性能。

在本发明的另一实施例中，本发明还提供了采用了上述提高半导体器件中空穴迁移率的方法的半导体器件制造方法及集成电路制造方法。

在本发明的另一实施例中，本发明还提供了一种由该半导体器件制造方法制成的半导体器件以及由该集成电路制造方法制成的集成电路，例如该集成电路包括PMOS器件或者CMOS器件。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种提高半导体器件中空穴迁移率的方法，其特征在于包括：

在包含半导体器件的集成电路板空余面积上设置浅沟槽区域；

在所述浅沟槽区域设置多个附加空置有源区；以及

沿垂直于半导体器件的沟道的方向，使附加空置有源区填充区域中的附加空置有源区采用对角排布。

2.根据权利要求1所述的提高半导体器件中空穴迁移率的方法，其特征在于还包括：在半导体器件的沿平行于沟道的方向上的两侧，将附加空置有源区的密度提高至50％以上。

3.根据权利要求2所述的提高半导体器件中空穴迁移率的方法，其特征在于，其中在半导体器件的沿平行于沟道的方向上的两侧，将附加空置有源区的密度提高至75％以上。

4.根据权利要求1至3之一所述的提高半导体器件中空穴迁移率的方法，其特征在于，所述半导体器件是PMOS半导体器件。

5.根据权利要求1至3之一所述的提高半导体器件中空穴迁移率的方法，其特征在于，所述对角排布的角度介于30度至60度之间。

6.根据权利要求5所述的提高半导体器件中空穴迁移率的方法，其特征在于，所述对角排布的角度为45度。

7.根据权利要求1或2所述的提高半导体器件中空穴迁移率的方法，其特征在于，所述半导体器件为PMOS器件或CMOS器件。

8.一种半导体器件制造方法，其特征在于采用了根据权利要求1至7之一所述提高半导体器件中空穴迁移率的方法。

9.一种根据权利要求8所述的半导体器件制造方法制成的半导体器件。