CN102437110A - 一种石墨烯垂直互连结构的制作方法 - Google Patents
一种石墨烯垂直互连结构的制作方法 Download PDFInfo
- Publication number
- CN102437110A CN102437110A CN2011103915259A CN201110391525A CN102437110A CN 102437110 A CN102437110 A CN 102437110A CN 2011103915259 A CN2011103915259 A CN 2011103915259A CN 201110391525 A CN201110391525 A CN 201110391525A CN 102437110 A CN102437110 A CN 102437110A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- graphene
- hole
- insulating barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种石墨烯垂直互连结构的制作方法,首先在基片上制作垂直孔;然后在所述基片的表面上制作绝缘层,该绝缘层覆盖所述垂直孔的内表面;然后在所述绝缘层上制作石墨烯层。基于该石墨烯垂直互连结构,可采用晶圆到晶圆、芯片到晶圆或芯片到芯片的方式进行堆叠并形成三维集成结构。石墨烯由于其特有的弹道疏运机制,具有非常高的电导率,有利于提高垂直互连结构的电信号传输性能,特别有利于高频高速电信号的传输,可减小垂直互连结构间及对其它电路的干扰。
Description
所属技术领域
本发明属于半导体及微传感器制作技术领域,涉及芯片间的垂直互连结构的制作方法,特别涉及一种石墨烯垂直互连结构的制作方法。
背景技术
芯片间的垂直互连是一种三维芯片集成技术。有别于传统封装技术,它可以提供垂直方向的电学信号互连,降低互连寄生参数,提高系统工作速度,降低系统功耗。芯片间垂直互连结构的制作方法主要包括在芯片上制作通孔、在通孔中淀积绝缘层以及通孔填充等工艺。填充通孔的导电材料一般是金属,比如铜或钨,也可以是掺杂多晶硅、碳纳米管或有机导电材料。
采用掺杂多晶硅填充的方法如美国专利US7645701中所揭露的,一般采用化学气相淀积的方法制作。化学气相淀积多晶硅具有良好的保形性,因此可以高质量地填充通孔,而且可以承受CMOS制造中的高温工艺,具有良好的CMOS工艺兼容性。但是这种方法的缺点在于掺杂多晶硅具有较大的电阻率,因此电学性能较差,而且化学气相淀积工艺成本较高。
采用钨填充通孔的方法如美国专利US7964502中所揭露的,一般采用化学气相淀积的方法进行钨填充。化学气相淀积钨具有良好的保形性,而且钨是一种耐高温的难熔金属,因此具有良好的CMOS工艺兼容性,可以提供比掺杂多晶硅更好的电学性能。但是钨的电阻率仍然较大,其电学性能难以满足目前高速电路的需要,而且化学气相淀积钨工艺成本较高。
美国专利US7851342中揭露了使用金属颗粒和有机物进行通孔填充,这种填充工艺简单,而且可以采用银或铜等高电导率的金属以提高电学性能。但这种方法CMOS工艺兼容性不好,而且对电学性能的提升有限。
金属铜填充通孔是最为普遍的做法,如美国专利US7498258中所揭露的,利用电镀铜工艺,可以获得低成本高性能的通孔填充。但金属铜与硅衬底的热膨胀系数失配较大,存在可靠性问题,另外,铜填充垂直互连间的电感、电容耦合以及与硅衬底的耦合较大,对高频电学性能有较大的影响。
碳纳米管填充的方法如美国专利US8011091中所揭露的,碳纳米管具有电导率高的特点,而且可以形成空气间隔,减小介质的介电常数。但碳纳米管生长的均匀性和重复性差,而且其电学性能仍难以满足高频高速信号传输的需求。
发明内容
本发明的目的在于解决现有技术中的问题,提供一种石墨烯垂直互连结构的制作方法,可以简化垂直互连结构的制作工艺步骤,提高垂直互连结构的电信号传输性能。
本发明的石墨烯垂直互连结构的制作方法,其步骤包括:
1)在基片上制作垂直孔;
2)在所述基片的表面上制作绝缘层,所述绝缘层覆盖所述垂直孔的内表面;
3)在所述绝缘层上制作石墨烯层。
所述基片可以是半导体材料,如硅、锗等单质半导体,或砷化镓、磷化铟、氮化镓等化合物半导体;也可以是金属材料,如钛、钼、镍、铬、钨、铜等或其合金;还可以是玻璃或石英等绝缘材料。基片一般是圆形,有为了区分或对准晶相而制作的缺口或对准边,基片直径常用的有50毫米、100毫米、200毫米、300毫米、450毫米等。基片可以是标准厚度的,从400微米到1000微米不等,也可以是经过减薄的,厚度从10微米到400微米不等。所述基片可以是裸片,也可以在基片的第一表面和/或第二表面上有制作完成的半导体器件、多层电学互连层或者微传感器结构,还可以有焊盘(PAD)或钝化层(passivation layer)。所述基片也可以是上述一种或几种基片键合而成的。
所述垂直孔可以是通孔或盲孔。通孔即穿透基片第一表面和第二表面的孔。盲孔即底部封闭的孔,可以是仅穿透基片第一表面而不穿透基片第二表面的盲孔,也可以是在基片第二表面封闭所述通孔的底部形成的盲孔。当所述垂直孔为通孔时,所述内表面为通孔侧壁;当所述垂直孔为盲孔时,所述内表面为盲孔侧壁和底部。垂直孔的直径从1微米到1000微米不等,其横截面一般是圆形或方形,也可以是长方形、六边形或八边形等其它形状;其纵剖面可以是上下一样宽的矩形、上面大下面小或上面小下面大的梯形或其它形状;垂直孔深度不小于其直径,一般为其直径的1倍到50倍。垂直孔可以用反应离子刻蚀(RIE)、深反应离子刻蚀(DRIE)、激光烧蚀或湿法腐蚀等方法制作。垂直孔底部可以是基片第二表面上制作的多层电学互连的互连线或焊盘(PAD)。
所述绝缘层可以采用干氧热氧化、湿氧热氧化、氢氧合成热氧化、物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作。绝缘层的材料可以是无机物或有机物,其中无机物例如氧化硅SiO2、氮化硅Si3N4、氧化铝Al2O3,有机物例如聚酰亚胺(PI)、聚对二甲苯(parylene)、聚苯并环丁烯(BCB)或光刻胶,也可以是上述材料的混合物或复合绝缘层。
所述石墨烯可以采用物理气相淀积(PVD)、原子层淀积(ALD)、静电沉积、激光沉积、衬底转移、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,使用的材料包括石墨、二氧化碳CO2、甲烷CH4、氧气O2等,但并不限于上述几种材料。石墨烯的制作还可以包括制作之前的表面活化处理,以及制作之后的表面修饰处理。制作出的石墨烯可以只包含一层碳原子,也可以包含若干层碳原子,一般小于9层,与制作方法以及使用的催化层有关。
上述石墨烯垂直互连结构的制作方法其步骤3)中,在制作石墨烯之前,可以先制作一层催化层。催化层可以采用物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,材料可以是Co、Ni、Fe、Cu、Ru等,但并不限于上述几种材料。在制作催化层之前可以先制作一层阻挡层,阻挡层可以采用物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,材料可以是TaN、TiN、RuN、WN、Ta、Ti、Ru、W等,但并不限于上述几种材料。在制作阻挡层之前可以先制作一层粘附层,粘附层可以采用物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,材料可以是Ta、Ti、Ru、Pt、Cr、Au等,但并不限于上述几种材料。对上述催化层、阻挡层和粘附层可以进行图形化,图形化可以采用反应离子刻蚀(RIE)、深反应离子刻蚀(DRIE)、激光烧蚀、湿法腐蚀或剥离等方法,使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、氟化氢HF、六氟化硫SF6、四氟化碳C4F8等,但并不限于上述几种材料。
上述石墨烯垂直互连结构的制作方法,在步骤3)之后,还可以包括垂直孔的填充步骤,可以采用导电或不导电的有机物填充,如聚酰亚胺(PI)、聚对二甲苯(parylene)、聚苯并环丁烯(BCB)、光刻胶或导电胶等,也可以采用金属,如Cu、Ag、W、Ti等填充。还可以对石墨烯进行图形化形成互连,以及进行焊盘(PAD)、重布线层(RDL,Redistribution Layer)和凸点(Bump)的制作。
对于上述垂直孔为盲孔的基片,制作完成后,还可以对基片的第二表面进行减薄,制成通孔。在基片的第二表面同样可以进行焊盘(PAD)、重布线层(RDL,Redistribution Layer)和凸点(Bump)的制作。
根据本发明方法制作的基片,采用晶圆到晶圆(Wafer to Wafer)、芯片到晶圆(Chip toWafer)或芯片到芯片(Chip to Chip)的方式进行堆叠,形成基于石墨烯垂直互连的三维集成结构。
本发明的优点和积极效果在于:提供了一种石墨烯垂直互连结构及其制作方法,石墨烯由于其特有的弹道疏运机制,具有非常高的电导率,有利于提高垂直互连结构的电信号传输性能,特别有利于高频高速电信号的传输,可减小垂直互连结构间及对其它电路的干扰。
附图说明
图1a是实施例1中在基片上制作通孔的示意图。
图1b是实施例1中在基片上制作绝缘层的示意图。
图1c是实施例1中在绝缘层上制作催化层的示意图。
图1d是实施例1中在催化层上制作石墨烯的示意图。
图1e是实施例1中在对通孔进行填充的示意图。
图2a是实施例2中在基片上制作盲孔的示意图。
图2b是实施例2中在基片上制作绝缘层的示意图。
图2c是实施例2中在绝缘层上制作催化层的示意图。
图2d是实施例2中在催化层上制作石墨烯的示意图。
图2e是实施例2中在对盲孔进行填充的示意图。
具体实施方式
下面通过实施例并结合附图,对本发明作进一步的说明。
实施例1:
1)首先,如图1a所示,提供一基片110,制作通孔120。基片可以是半导体材料,如硅、锗等单质半导体,或砷化镓、磷化铟、氮化镓等化合物半导体;也可以是金属材料,如钛、钼、镍、铬、钨、铜等或其合金;还可以是玻璃或石英等绝缘材料。基片一般是圆形,有为了区分或对准晶相而制作的缺口或对准边,基片直径常用的有50毫米、100毫米、200毫米、300毫米、450毫米等。基片可以是标准厚度的,从400微米到1000微米不等,也可以是经过减薄的,厚度从10微米到400微米不等。基片110有第一基片表面111和第二基片表面112,第一基片表面111和/或第二基片表面112上可以有制作完成的半导体器件、多层电学互连层或者微传感器结构。第一基片表面111和/或第二基片表面112上还可以有焊盘或钝化层。基片110包含一个及以上的通孔120,通孔120的直径从1微米到1000微米不等,其横截面一般是圆形或方形,也可以是长方形、六边形或八边形等其它形状;其纵剖面可以是上下一样宽的矩形、上面大下面小或上面小下面大的梯形或其它形状;通孔120的深度不小于其直径,一般为其直径的1倍到50倍。通孔120可以用反应离子刻蚀(RIE)、深反应离子刻蚀(DRIE)、激光烧蚀或湿法腐蚀等方法制作。通孔120的侧壁121可以是粗糙的或有波纹的,不一定是如图所示光滑的表面。
2)接着,如图1b所示,在第一基片表面111、第二基片表面112以及通孔侧壁121上制作绝缘层210。绝缘层210可以采用干氧热氧化、湿氧热氧化、氢氧合成热氧化、物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,材料可以是无机物或有机物,其中:无机物例如氧化硅SiO2、氮化硅Si3N4、氧化铝Al2O3,有机物例如聚酰亚胺(PI)、聚对二甲苯(parylene)、聚苯并环丁烯(BCB)或光刻胶,也可以是上述材料的混合物或复合绝缘层。
3)接着,如图1c所示,在绝缘层210上制作催化层310。催化层310可以采用物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,材料可以是Co、Ni、Fe、Cu、Ru等,但并不限于上述几种材料。在制作催化层310之前,可以先制作一层阻挡层,在图中没有画出。阻挡层可以采用物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,材料可以是TaN、TiN、RuN、WN、Ta、Ti、Ru、W等,但并不限于上述几种材料。在制作阻挡层之前,可以先制作一层粘附层,图中没有画出。粘附层可以采用物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,材料可以是Ta、Ti、Ru、Pt、Cr、Au等,但并不限于上述几种材料。对上述催化层、阻挡层和粘附层可以进行图形化,图形化可以采用反应离子刻蚀(RIE)、深反应离子刻蚀(DRIE)、激光烧蚀、湿法腐蚀或剥离等方法,使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、氟化氢HF、六氟化硫SF6、四氟化碳C4F8等,但并不限于上述几种材料。
4)接着,如图1d错误!未找到引用源。所示,在催化层310上制作石墨烯410。石墨烯410可以采用物理气相淀积(PVD)、原子层淀积(ALD)、静电沉积、激光沉积、衬底转移、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,使用的材料包括石墨、二氧化碳CO2、甲烷CH4、氧气O2等,但并不限于上述几种材料。石墨烯410的制作步骤还可以包括制作之前的表面活化处理,以及制作之后的表面修饰处理。制作出的石墨烯410可以只包含一层碳原子,也可以包含若干层碳原子,一般小于9层,与制作的方法以及使用的催化层有关。
5)接着,如图1e所示,在通孔中填充材料510。填充材料510可以是导电或不导电的有机物填充,如聚酰亚胺(PI)、聚对二甲苯(parylene)、聚苯并环丁烯(BCB)、光刻胶或导电胶等,也可以采用金属,如Cu、Ag、W、Ti等材料。填充材料510可以采用物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)、等离子增强化学气相淀积(PECVD)或电镀等方法制作。还可以包含一步化学机械抛光(CMP)将多于的填充材料去除。
6)接着可以进行垂直互连的三维集成技术的其它工艺步骤,包括石墨烯图形化形成互连、重布线层(RDL)制作、焊盘(PAD)制作、凸点(Bump)制作、划片、三维堆叠(Stacking)等步骤中的一步或若干步骤的任何顺序的组合,也可以是其它硅通孔互连三维集成技术的制作工艺。在此不再赘述。
实施例2:
1)首先,如图2a所示,提供一基片110,制作盲孔130。基片可以是半导体材料,如硅、锗等单质半导体,或砷化镓、磷化铟、氮化镓等化合物半导体;也可以是金属材料,如钛、钼、镍、铬、钨、铜等或其合金;还可以是玻璃或石英等绝缘材料。基片一般是圆形,有为了区分或对准晶相而制作的缺口或对准边,基片直径常用的有50毫米、100毫米、200毫米、300毫米、450毫米等。基片可以是标准厚度的,从400微米到1000微米不等,也可以是经过减薄的,厚度从10微米到400微米不等。基片110有第一基片表面111和第二基片表面112,第一基片表面111和/或第二基片表面112上可以有制作完成的半导体器件、多层电学互连层或者微传感器结构。第一基片表面111和/或第二基片表面112上还可以有焊盘或钝化层。基片110包含一个及以上的通孔130,通孔130的直径从1微米到1000微米不等,其横截面一般是圆形或方形,也可以是长方形、六边形或八边形等其它形状;其纵剖面可以是上下一样宽的矩形、上面大下面小或上面小下面大的梯形或其它形状;盲孔130的深度不小于其直径,一般为其直径的1倍到50倍。盲孔130可以用反应离子刻蚀(RIE)、深反应离子刻蚀(DRIE)、激光烧蚀或湿法腐蚀等方法制作。盲孔130的侧壁131可以是粗糙的或有波纹的,不一定是如图所示光滑的表面。盲孔130的底部132可以包含在基片内部(如图2a所示),也可以是在第二基片表面112上制作的多层电学互连的互连线或焊盘(PAD)。
2)接着,如图2b所示,在第一基片表面111以及盲孔侧壁131和底部132上制作绝缘层210。绝缘层210可以采用干氧热氧化、湿氧热氧化、氢氧合成热氧化、物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,材料可以是无机物或有机物,其中:无机物例如氧化硅SiO2、氮化硅Si3N4、氧化铝Al2O3,有机物例如聚酰亚胺(PI)、聚对二甲苯(parylene)、聚苯并环丁烯(BCB)或光刻胶,也可以是上述材料的混合物或复合绝缘层。
3)接着,如图2c所示,在绝缘层210上制作催化层310。催化层310可以采用物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,材料可以是Co、Ni、Fe、Cu、Ru等,但并不限于上述几种材料。在制作催化层310之前,可以先制作一层阻挡层,在图中没有画出。阻挡层可以采用物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,材料可以是TaN、TiN、RuN、WN、Ta、Ti、Ru、W等,但并不限于上述几种材料。在制作阻挡层之前,可以先制作一层粘附层,图中没有画出。粘附层可以采用物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,材料可以是Ta、Ti、Ru、Pt、Cr、Au等,但并不限于上述几种材料。对上述催化层、阻挡层和粘附层可以进行图形化,图形化可以采用反应离子刻蚀(RIE)、深反应离子刻蚀(DRIE)、激光烧蚀、湿法腐蚀或剥离等方法,使用的材料包括氩气Ar、氧气O2、氮气N2、氦气He、氯气Cl2、氟化氢HF、六氟化硫SF6、四氟化碳C4F8等,但并不限于上述几种材料。
4)接着,如图2d错误!未找到引用源。所示,在催化层310上制作石墨烯410。石墨烯410可以采用物理气相淀积(PVD)、原子层淀积(ALD)、静电沉积、激光沉积、衬底转移、化学气相淀积(CVD)或等离子增强化学气相淀积(PECVD)等方法制作,使用的材料包括石墨、二氧化碳CO2、甲烷CH4、氧气O2等,但并不限于上述几种材料。石墨烯410的制作步骤还可以包括制作之前的表面活化处理,以及制作之后的表面修饰处理。制作出的石墨烯410可以只包含一层碳原子,也可以包含若干层碳原子,一般小于9层,与制作的方法以及使用的催化层有关。
5)接着,如图2e所示,在盲孔中填充材料510。填充材料510可以是导电或不导电的有机物填充,如聚酰亚胺(PI)、聚对二甲苯(parylene)、聚苯并环丁烯(BCB)、光刻胶或导电胶等,也可以采用金属,如Cu、Ag、W、Ti等材料。填充材料510可以采用物理气相淀积(PVD)、原子层淀积(ALD)、化学气相淀积(CVD)、等离子增强化学气相淀积(PECVD)或电镀等方法制作。还可以包含一步化学机械抛光(CMP)将多于的填充材料去除。
6)接着可以进行垂直互连的三维集成技术的其它工艺步骤,包括石墨烯图形化形成互连、重布线层(RDL)制作、焊盘(PAD)制作、凸点(Bump)制作、晶圆减薄、划片、三维堆叠(Stacking)等步骤中的一步或若干步骤的任何顺序的组合,也可以是其它硅通孔互连三维集成技术的制作工艺。在此不再赘述。
以上所述仅为本发明的较佳实施例,凡根据本发明权利要求所做的同等变化与修改,都应属于本发明的涵盖范围。
Claims (10)
1.一种石墨烯垂直互连结构的制作方法,其步骤包括
1)在基片上制作垂直孔;
2)在所述基片的表面上制作绝缘层,所述绝缘层覆盖所述垂直孔的内表面;
3)在所述绝缘层上制作石墨烯层。
2.如权利要求1所述的方法,其特征在于,所述基片是半导体材料、金属材料或绝缘材料;所述基片为裸片,或者是在基片的第一表面和/或第二表面上具有下列结构中的一种或多种:半导体器件、电学互连层、微传感器结构、焊盘和钝化层。
3.如权利要求1所述的方法,其特征在于,所述垂直孔是通孔或盲孔;所述通孔是穿透基片第一表面和第二表面的孔;所述盲孔包括穿透基片第一表面而不穿透基片第二表面的盲孔,和将所述通孔的底部封闭形成的盲孔。
4.如权利要求1所述的方法,其特征在于,所述绝缘层是无机物或有机物,或是无机物和有机物的混合物。
5.如权利要求1所述的方法,其特征在于,所述石墨烯层包含一层或多层碳原子。
6.如权利要求1所述的方法,其特征在于,在制作所述石墨烯层之前,在所述绝缘层上制作催化层,所述催化层的材料包括Co、Ni、Fe、Cu和Ru。
7.如权利要求6所述的方法,其特征在于,在制作所述催化层之前,在所述绝缘层上制作阻挡层,所述阻挡层的材料包括TaN、TiN、RuN、WN、Ta、Ti、Ru和W。
8.如权利要求7所述的方法,其特征在于,在制作所述阻挡层之前,在所述绝缘层上制作粘附层,所述粘附层的材料包括Ta、Ti、Ru、Pt、Cr和Au。
9.如权利要求1所述的方法,其特征在于,在所述步骤3)之后,还包括如下一个或两个步骤:
1)对所述垂直孔进行填充,用于所述填充的材料包括有机物和金属;
2)对所述石墨烯层进行图形化形成互连,或进行焊盘、重布线层和凸点的制作。
10.如权利要求1所述的方法,其特征在于,采用晶圆到晶圆、芯片到晶圆或芯片到芯片的方式进行堆叠,形成基于所述石墨烯垂直互连结构的三维集成结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110391525.9A CN102437110B (zh) | 2011-11-30 | 2011-11-30 | 一种石墨烯垂直互连结构的制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110391525.9A CN102437110B (zh) | 2011-11-30 | 2011-11-30 | 一种石墨烯垂直互连结构的制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102437110A true CN102437110A (zh) | 2012-05-02 |
CN102437110B CN102437110B (zh) | 2015-07-29 |
Family
ID=45985099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110391525.9A Expired - Fee Related CN102437110B (zh) | 2011-11-30 | 2011-11-30 | 一种石墨烯垂直互连结构的制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102437110B (zh) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103839883A (zh) * | 2012-11-26 | 2014-06-04 | 格罗方德半导体公司 | 在铜基导电结构上形成石墨衬垫及/或顶盖层的方法 |
CN104637902A (zh) * | 2013-11-06 | 2015-05-20 | 上海蓝沛新材料科技股份有限公司 | 一种智能卡模块 |
CN105377753A (zh) * | 2013-06-27 | 2016-03-02 | 纳米基盘柔软电子素子研究团 | 利用覆盖构件制造石墨烯的方法和制造包含该石墨烯的电子元件的方法 |
WO2016156659A1 (en) * | 2015-04-01 | 2016-10-06 | Picosun Oy | Ald-deposited graphene on a conformal seed layer |
CN106206542A (zh) * | 2016-07-21 | 2016-12-07 | 上海交通大学 | 半导体垂直铜互连中填充有机聚合物的tsv结构及成型方法 |
CN107658264A (zh) * | 2017-09-28 | 2018-02-02 | 江苏师范大学 | 一种基于多层石墨烯辅助层的三维硅通孔垂直互联方法 |
CN109524513A (zh) * | 2018-11-23 | 2019-03-26 | 江苏新广联半导体有限公司 | 一种硅基倒装led芯片及其制作方法 |
CN109822982A (zh) * | 2019-02-14 | 2019-05-31 | 广东思泉新材料股份有限公司 | 一种多层石墨均温板及其制备方法 |
US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
JP2023503580A (ja) * | 2019-11-27 | 2023-01-31 | アプライド マテリアルズ インコーポレイテッド | パッケージコアアセンブリ及び製造方法 |
US11887934B2 (en) | 2019-05-10 | 2024-01-30 | Applied Materials, Inc. | Package structure and fabrication methods |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050070109A1 (en) * | 2003-09-30 | 2005-03-31 | Feller A. Daniel | Novel slurry for chemical mechanical polishing of metals |
US20100237502A1 (en) * | 2009-03-23 | 2010-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier for Through-Silicon Via |
US20110006425A1 (en) * | 2009-07-13 | 2011-01-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
US20110260136A1 (en) * | 2010-04-27 | 2011-10-27 | Samsung Electronics Co., Ltd. | Semiconductor Devices Including a Transistor With Elastic Channel |
-
2011
- 2011-11-30 CN CN201110391525.9A patent/CN102437110B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050070109A1 (en) * | 2003-09-30 | 2005-03-31 | Feller A. Daniel | Novel slurry for chemical mechanical polishing of metals |
US20100237502A1 (en) * | 2009-03-23 | 2010-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier for Through-Silicon Via |
US20110006425A1 (en) * | 2009-07-13 | 2011-01-13 | Kabushiki Kaisha Toshiba | Semiconductor device |
US20110260136A1 (en) * | 2010-04-27 | 2011-10-27 | Samsung Electronics Co., Ltd. | Semiconductor Devices Including a Transistor With Elastic Channel |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103839883A (zh) * | 2012-11-26 | 2014-06-04 | 格罗方德半导体公司 | 在铜基导电结构上形成石墨衬垫及/或顶盖层的方法 |
CN105377753A (zh) * | 2013-06-27 | 2016-03-02 | 纳米基盘柔软电子素子研究团 | 利用覆盖构件制造石墨烯的方法和制造包含该石墨烯的电子元件的方法 |
CN105377753B (zh) * | 2013-06-27 | 2018-11-16 | 纳米基盘柔软电子素子研究团 | 利用覆盖构件制造石墨烯的方法和制造包含该石墨烯的电子元件的方法 |
CN104637902A (zh) * | 2013-11-06 | 2015-05-20 | 上海蓝沛新材料科技股份有限公司 | 一种智能卡模块 |
WO2016156659A1 (en) * | 2015-04-01 | 2016-10-06 | Picosun Oy | Ald-deposited graphene on a conformal seed layer |
CN106206542A (zh) * | 2016-07-21 | 2016-12-07 | 上海交通大学 | 半导体垂直铜互连中填充有机聚合物的tsv结构及成型方法 |
CN107658264A (zh) * | 2017-09-28 | 2018-02-02 | 江苏师范大学 | 一种基于多层石墨烯辅助层的三维硅通孔垂直互联方法 |
CN109524513A (zh) * | 2018-11-23 | 2019-03-26 | 江苏新广联半导体有限公司 | 一种硅基倒装led芯片及其制作方法 |
CN109822982A (zh) * | 2019-02-14 | 2019-05-31 | 广东思泉新材料股份有限公司 | 一种多层石墨均温板及其制备方法 |
CN109822982B (zh) * | 2019-02-14 | 2023-12-15 | 广东思泉新材料股份有限公司 | 一种多层石墨均温板及其制备方法 |
US11887934B2 (en) | 2019-05-10 | 2024-01-30 | Applied Materials, Inc. | Package structure and fabrication methods |
JP2023503580A (ja) * | 2019-11-27 | 2023-01-31 | アプライド マテリアルズ インコーポレイテッド | パッケージコアアセンブリ及び製造方法 |
US11862546B2 (en) | 2019-11-27 | 2024-01-02 | Applied Materials, Inc. | Package core assembly and fabrication methods |
JP7454668B2 (ja) | 2019-11-27 | 2024-03-22 | アプライド マテリアルズ インコーポレイテッド | パッケージコアアセンブリ及び製造方法 |
US11454884B2 (en) | 2020-04-15 | 2022-09-27 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
US11927885B2 (en) | 2020-04-15 | 2024-03-12 | Applied Materials, Inc. | Fluoropolymer stamp fabrication method |
Also Published As
Publication number | Publication date |
---|---|
CN102437110B (zh) | 2015-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102437110B (zh) | 一种石墨烯垂直互连结构的制作方法 | |
JP5110792B2 (ja) | ウェハ相互接続用三次元ウェハのための深いビアエアギャップの形成 | |
TWI703633B (zh) | 電子裝置和用以製造電子裝置、用以提供無遮罩氣隙流程、及用以提供替代層間介電質流程的方法 | |
US9472504B2 (en) | Semiconductor having a high aspect ratio via | |
TWI461349B (zh) | Carbon nanotube wiring and its manufacturing method | |
TWI821444B (zh) | 形成自動對準通孔之方法 | |
US20080217784A1 (en) | Substrate with feedthrough and method for producing the same | |
JP5755618B2 (ja) | 半導体装置 | |
US20140084472A1 (en) | Compound dielectric anti-copper-diffusion barrier layer for copper connection and manufacturing method thereof | |
TW201939628A (zh) | 移除金屬氧化物的方法 | |
US9041163B2 (en) | Semiconductor structure and manufacturing method thereof | |
TW202011523A (zh) | 用於增加支柱的垂直度的方法 | |
JPH1116918A (ja) | 銅配線構造およびその製造方法 | |
CN112151503B (zh) | 一种石墨烯/铜复合互连结构及其制造方法 | |
TW201436037A (zh) | 半導體元件及其製造方法 | |
US20140167284A1 (en) | Interconnect structure and forming method thereof | |
CN102569183B (zh) | 多层石墨烯垂直互连结构制作方法 | |
US20180254239A1 (en) | FORMING METAL CAP LAYER OVER THROUGH-GLASS-VIAS (TGVs) | |
US8461037B2 (en) | Method for fabricating interconnections with carbon nanotubes | |
CN104247004A (zh) | 半导体晶片的制作方法 | |
US11876079B2 (en) | Method for fabricating semiconductor device with recessed pad layer | |
JP5572944B2 (ja) | 配線構造体の製造方法及び配線構造体 | |
CN105304611B (zh) | 一种铜纳米管垂直互连结构及其制作方法 | |
US8624396B2 (en) | Apparatus and method for low contact resistance carbon nanotube interconnect | |
JP2022019671A (ja) | アンダーカットフリー型パターン化された窒化アルミニウム構造及びその形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150729 Termination date: 20201130 |
|
CF01 | Termination of patent right due to non-payment of annual fee |