CN102420287A - 电流相对于由电极定义的轴横向流动的相变化只读存储器 - Google Patents

电流相对于由电极定义的轴横向流动的相变化只读存储器 Download PDF

Info

Publication number
CN102420287A
CN102420287A CN2011102855212A CN201110285521A CN102420287A CN 102420287 A CN102420287 A CN 102420287A CN 2011102855212 A CN2011102855212 A CN 2011102855212A CN 201110285521 A CN201110285521 A CN 201110285521A CN 102420287 A CN102420287 A CN 102420287A
Authority
CN
China
Prior art keywords
electrode
phase change
pcram
phase
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102855212A
Other languages
English (en)
Inventor
龙翔澜
林仲汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
International Business Machines Corp
Original Assignee
Macronix International Co Ltd
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd, International Business Machines Corp filed Critical Macronix International Co Ltd
Publication of CN102420287A publication Critical patent/CN102420287A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

本发明公开了一种电流相对于由电极定义的轴横向流动的相变化只读存储器装置，该装置具有相变化结构，相变化结构包括介于电极的接触表面与介电结构之间的薄部分。举例来说，薄部分的最大厚度小于电极的接触表面的最大宽度。于另一范例中，相变化结构围绕介电结构。几种变化例改善了相变化结构与电极之间的接触。

Description

电流相对于由电极定义的轴横向流动的相变化只读存储器
技术领域
本发明是有关于一种存储器装置，特别是有关于一种电流相对于由电极定义的轴横向流动的相变化只读存储器装置。
背景技术
在相变化存储器单元中，相变化容积尺寸的最小化是受限于崩溃电压因素。举例来说，在具有相变化容积(phase change volume)的存储器单元构造中，其中相变化容积是大体上沿着顶电极与底电极之间的垂直电流路径，相变化容积中的电压降是垂直地发生在电阻的相变化容积中。如果电压降是发生跨过过薄的相变化容积，接着电场过高，则相变化容积中会发生崩溃。因此，相变化容积具有最小的厚度，以避免此电压崩溃。此最小的厚度也避免读取干扰的问题。因此，目前的相变化存储器单元必须构造成具有相变化材料厚度，其超过实际上需用来表现相变化特性的量。
在相变化存储器单元构造中，相变化材料的作用区容积(active regionvolume)(其改变相变化材料的相)会随着邻近的加热物或接触(contact)尺寸增加。由于经历相变化的作用区为一容积，其厚度大于邻近的加热物或接触的最大宽度，因此最终菇状的表现轮廓也使得其被称作相变化存储器单元构造。
在2003年Stefan Lai of Intel Corp.在IEDM发表的“Current Status ofPhase change memory and its Future”中，相变化元件的厚度超过底电极的宽度，如此相变化元件足够大以支撑作用区的半球状容积。
发明内容
有鉴于此，本发明的主要目的在于提供一种电流相对于由电极定义的轴横向流动的相变化只读存储器装置。
各种实施例的相变化存储器单元具有厚度减少的相变化材料结构。
相变化容积由于改善的构造而具有相当低的崩溃电压，其中相变化表面是直接接触金属接触(contact)两者。通过在电极与相变化容积之间插入介电质例如氧化物或氧化硅，相变化容积的崩溃电压被提升。只要达到电压差异的延长路径，可改变介电质的形状与尺寸。
接着电压差异发生在相变化容积中沿着环绕介电质的相对延长路径。由于大电极的表面是等电位的，因此电极的尺寸被限制，且因此大电极的表面在延长路径避免了预期的电压差异；相变化容积的电压差异远离电极发生。
一存储器单元构造具有相变化容积，其中相变化容积是沿着顶电极与底电极之间大致上垂直的电流路径，且电极与相变化容积之间是插入介电质，在此存储器单元构造中，相变化容积的电压降是沿着介电质相对于相变化容积横向地发生。由于较长的横向路径支撑了减少的电场强度较长的距离，因此提高了崩溃电压。
由于环绕介电质的相对延长路径的提高的崩溃电压，相变化材料容积的最小厚度尺寸不再受限于崩溃电压的考虑。相反地，相变化容积的最小厚度尺寸是受限于必需使相变化操作可行的最小容积。即使相变化容积的厚度系缩减至1nm-2nm，相变化操作仍确实执行在较小的作用区容积。
此较薄的相变化材料造成尺寸减小的作用区容积，其降低的复位功率与电流，提高速度，并改善了数据存储能力。改善的数据存储能力是由于较薄的非结晶相相变化材料，其展现了较佳的非结晶相维持特性。当相变化材料的厚度小于20nm时，实质上会有较小的复位电流与功率与改善的数据存储能力。
与一般的菇状相变化存储器单元构造不同的是，邻近加热物或与作用区接触的相变化材料的最大厚度是小于加热物或接触的最大宽度。
一存储器单元构造具有相变化容积，其中相变化容积是沿着顶电极与底电极之间大致上垂直的电流路径，在此存储器单元构造中，接近底电极的相变化容积部分的厚度小于底电极或加热物的最大宽度。
本发明的一方面为一存储器装置，包括第一电极、第二电极、介电结构与相变化存储器结构。
第二电极相对于第一电极。介电结构配置在第一电极与第二电极之间。相变化存储器结构与第一电极接触并与第二电极接触。相变化存储器结构围绕介电结构。
于一实施例中，介电结构的表面未与第一电极接触且未与第二电极接触。
于一实施例中，至少相变化存储器结构是介于介电结构的任一表面与第一电极及第二电极两者之间。
于一实施例中，相变化存储器结构的厚度小于第一电极的宽度而大于第一电极的宽度的一半。
于一实施例中，介电结构的多个表面是与相变化存储器结构接触。
于一实施例中，经历相变化的作用区是在部分的相变化存储器结构中，其中相变化存储器结构的厚度相近于第一电极的电极接触表面。
于一实施例中，经历相变化的作用区实质上填充介于介电结构与第一电极之间的相变化存储器结构，除了邻近于介电结构的一部分厚度。由于邻近介电结构导致较低密度的电流流过相变化存储器结构的邻近部分，因此上述邻近于介电结构的厚度部分并不会经历相变化。因此相变化存储器结构的厚度中的作用区大致上具有薄煎饼(pancake)形状或钉头(nailhead)形状。
于一实施例中，第一电极包括加热材料。
本发明的另一方面为一存储器装置，也包括第一电极、第二电极、介电结构与相存储器结构。
第一电极与第二电极之间具有一电流路径。于一些实施例中，第一电极为底电极，且第二电极为顶电极，在其它实施例中是调换配置并改变方位，例如换成侧边对侧边的方位(side-to-side orientation)。介电结构配置在第一电极与第二电极之间。电极之间的电流路径行经邻近介电结构。相变化存储器结构决定电流路径中电流的量。相变化存储器结构围绕介电结构。
于一实施例中，介电结构阻挡第一电极与第二电极之间的任一直线电流路径，使得第一电极中的电流方向不同于第一电极与第二电极之间的至少部分的相变化存储器结构中的电流方向。
于一实施例中，历相变化的作用区是在介于介电结构与第一电极之间的相变化存储器结构的一部分中。于一实施例中，经历相变化的作用区实质上填充介于介电结构与第一电极之间的相变化存储器结构的一部分。除了邻近于介电结构的一部分厚度。于一实施例中，相变化存储器结构的作用区的作用宽度是大于电极最大宽度。
于一实施例中，相变化存储器结构中的电流路径是邻近介电结构。
于一实施例中，第一电极与相变化存储器结构之间的一界面是定义一平面，电流路径的至少一部分是沿着上述平面走。于一实施例中，第一电极与第二电极定义一轴，行经在第一电极与第二电极之间，且此电流路径的至少一部分邻近介电结构并垂直于轴。
于一实施例中，第一电极包括加热材料。
于一实施例中，至少相变化存储器结构是介于介电结构的任一表面与第一电极及第二电极两者之间。
于一实施例中，相变化存储器结构的厚度小于第一电极的宽度而大于第一电极的宽度的一半。一控制电路在阵列上执行操作，其改变相变化存储器结构的作用区的性质。
本发明的又另一方面为集成电路，其具有在此所述的存储器装置的阵列。控制电路，提供一具有足够功率的复位脉波至阵列中的存储器装置，以实质上将介电结构与第一电极之间的相变化存储器结构的一部分填充一非结晶相材料，同时维持存储器装置的预定的正规操作特性。预定的正规操作特性范例为具有不同相的相变化存储器结构的存储器装置的电阻范围、电流范围与电压范围。在此说明阵列中存储器单元的范例。
本发明的又再一方面是在此所述的存储器装置的制造方法。
下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1显示一实施例的相变化存储器单元，其具有薄的薄相变化材料层介于氧化物与底电极之间。
图2至图13显示一范例中制造一实施例的相变化存储器单元的流程。
图14显示另一范例中制造一实施例的相变化存储器单元的流程，其中相变化存储器单元有单一沉积相变化材料，相变化材料的侧边接触顶电极/位线。
图15至图16显示又另一工艺，其中形成了缩减尺寸的介电质，其提高相变化材料与顶电极/位线之间的接触质量。
图17为集成电路简化的方块图，集成电路包括于此所述的改善的存储器单元阵列。
图18为于此所述的改善的存储器单元阵列与存取电路的简化方块图。
【主要元件符号说明】
11、13：晶体管栅极
15：接触插塞
17：源极线
19：接触插塞
21：氧化物
23：底电极层
25、2745、47：光刻层
29、31：窄化的光刻层
33、35：底电极
37：介电质
39：平坦化界面
41：相变化层
43：氧化层
49、51、57、59、61、63：存储叠层
53：相变化材料
55、65：金属层
67、71、75：相变化元件
69、73、77：氧化物结构
79、81：底电极
80：作用区
1710：集成电路
1712：存储器阵列
1714：字线译码器
1716、1856、1858：字线
1718：位线译码器
1720、1860、1862：位线
1722、1726：总线
1724：方块
1728：数据输入线
1730：其它电路
1732：数据输出线
1734：控制器
1736：电压与电流源
1812：阵列
1818：位线译码器
1824：感测放大器
1830、1832、1834、1836：存储器单元
1840、1842、1844、1846：存储器元件
1854：源极线
1855：源极线终端电路
1880：路径
具体实施方式
各种实施例缩减了相变化容积厚度。造成的一或更多个优点有，举例来说，复位功率与复位电流的下降。
图1显示实施例的相变化存储器单元，具有位于氧化物与底电极之间的薄相变化材料层。以下详细讨论图1的实施例的制造方法。
底电极33位于接触插塞15上。填充氧化物21围绕底电极33与接触插塞15。相变化材料53围绕氧化物结构69。金属层/位线位于相变化材料53上。相变化材料53的作用区80邻近底电极33；于其它实施例中，一加热物是邻近相变化材料53的作用区80，其中加热物是介于底电极33与相变化材料53之间，或为部分的底电极33。所示的相变化存储器结构53的作用区80填充位于氧化物结构69与底电极33之间的相变化存储器结构的厚度。底电极33具有电极接触表面其接触相变化材料53。实质上填充作用区的相变化区域(其在不同的相之间转换)的最大厚度是小于底电极33的电极接触表面的最大宽度。即使当最大厚度是实质上填充了非结晶材料，存储器单元仍具有正规的操作特性，例如存储器单元的电压范围、电阻范围、或电流范围。
图2至图13显示一范例中制造实施例的相变化存储器单元的工艺步骤。
图2显示晶体管栅极11与13，其分别控制源极线17与接触插塞15之间的电性耦合，与源极线17与接触插塞19之间的电性耦合。介电质21例如氧化物填充容积。所有的结构是位于一基底或阱上。
图3至图8显示底电极的形成。
图3显示将要变成存储器单元的底电极的薄膜23，例如TiN、TaN、W、WN、TiAlN或TaAlN，或上述材料的组合。图4显示掩模底电极层23的光刻层25与27的形成。图5显示缩减掩模底电极层23的光刻层25与27；在缩减步骤之后，窄化的光刻层29与31更窄地掩模底电极层23。图6显示刻蚀底电极层23，其中底电极层23被窄化的光刻层29与31掩模。在刻蚀底电极层23之后，是从底电极层23保留底电极33与35，并移除窄化的光刻层29与31。图7显示以介电质37例如氧化物填充容积。图8显示平坦化步骤，例如化学机械抛光，其留下具有底电极79与81的平坦化界面39，其中介电质37围绕底电极79与81。
图9至图12显示形成存储器单元，包括相变化存储器元件与顶电极。
图9显示相变化层41与氧化层43。图10显示形成光刻层45与47，其掩模相变化层41与氧化层43。图11显示刻蚀相变化层41与氧化层43，其被光刻层45与47所掩模。在刻蚀相变化层41与氧化层43之后，存储叠层49与51从相变化层41与氧化层43保留下，且移除光刻层45与47。存储叠层49包括相变化元件67与氧化物结构69。存储叠层51包括相似的部件。图12显示形成相变化层53，其覆盖露出的氧化物(平坦化界面39)与存储叠层的氧化物结构例如氧化物结构69。
图13显示沉积金属层55与形成位线之后所完成的存储器装置。
图14显示一实施例的相变化存储器单元的另一工艺，其中相变化存储器单元具有单一沉积的相变化材料，相变化材料与穿过于其中的顶电极/位线接触。
在图14中，存储叠层57与59是在存储器单元中。存储叠层57包括相变化元件71与氧化物结构73。存储叠层59包括相似的部件。沉积金属层55并形成位线。不同于图13的实施例，在沉积金属层之前，并没有沉积覆盖存储叠层与露出的氧化物的相变化层。
图15至图16显示具有缩减尺寸的介电质的又另一工艺，其提高了相变化材料与顶电极/位线之间的接触质量。
在图15中，存储叠层61与63是在存储器单元中。存储叠层61包括相变化元件75与氧化物结构77。存储叠层63包括相似的部件。在图15中，一些额外数量的相变化元件75是通过刻蚀氧化物结构77而露出。在图16中，是沉积金属层65并形成位线。不同于图13的实施例，在沉积金属层之前，并没有沉积覆盖存储叠层与露出的氧化物的相变化层。然而，对照于图14的实施例，由刻蚀氧化物结构77而额外露出的相变化元件75增进了相变化元件75与金属层65之间的接触质量。
于一些实施例中，相变化材料是以单一沉积形成。在此例中，相变化材料通过侧边接触顶电极。于一实施例中，是露出相变化材料的表面(举例来说，是通过回刻蚀直接形成在相变化材料上的介电质而露出表面)，相变化材料通过露出的表面接触顶电极。相变化材料的露出表面的尺寸可改变以得到良好的接触表面，其中相变化材料与顶电极接触。
于一些实施例中，有进行相变化材料的第二选择性的沉积，以增进与顶电极的接触。此GST的第二沉积可以作为黏着层的其它材料取代，例如相变化材料组成变异。然而，一些材料将具有最佳的表现。
各种实施例的相变化存储器单元具有薄的相变化材料层，介于氧化物与底电极之间。
举例来说，第一(底)电极与第二(例如位线)电极可包括TiN或TaN。或者，第一电极与第二电极各可为W、WN、TiAlN或TaAlN，或此电极材料的组合。
第一电极相当窄的宽度(在一些实施例中为直径)造成第一电极与存储器元件之间的接触面积(于一些实施例中，是小于存储器元件与顶电极之间的接触面积。因此电流集中在存储器元件邻近第一电极的部分，造成作用区是与底电极接触或靠近底电极。存储器元件也包括非作用(inactive)区域，在作用区的外侧。非作用区不具感测作用，其在操作期间不会经历相转变。
于此范例中，存储器元件的基底相变化材料包括Ge2Sb2Te5。基底材料可定义成选作相变化材料的元件的组合，并材料特性的浓度分布沉积。举例来说，其它基底相变化材料可包括Ge(x)Sb(2y)Te(x+3y)，其中x与y为整数(包括0)。也可使用GeSbTe基底材料以外的其它基底相变化材料，包括GaSbTe系统，其以Ga(x)Sb(x+2y)Te(3y)表示，x与y为整数。或者，基底相变化材料可从Ag(x)In(y)Sb2Te3系统选择，其中x、y可为小于1的小数。
在存储器单元的复位操作中，耦合至第一电极与第二电极的偏压电路(例如看图17的偏压电路电压与电流源，伴随控制器)包括经由存储器元件流动于第一电极与第二电极之间的电流，其足以在作用区的相变化区域中造成大体高电阻的非结晶相，以在存储器单元中建立高电阻复位状态。
下方的存取电路(未显示)可通过已知的标准工艺形成，存取电路的元件的构造是根据阵列构造，其中使用了于此所述的存储器单元。一般而言，存取电路可包括存取装置例如晶体管与二极管、字线与源极线、导电插塞与位于半导体基底中的掺杂区。
第一电极与介电层可以如美国专利申请号11/764,678中所述的方法、材料与工艺形成，其中上述专利是在2007年6月18日提出申请，发明名称为「Method for Manufacturing a Phase change Memory device with PillarBottom electrode」(现在美国公开号2008/0191187)，其在此并入参考。举例来说，电极材料层可形成在存取电路(未显示)的顶表面上，然后利用标准的光刻技术图案化电极层上的光刻胶层，以在第一电极的位置的上方形成光刻胶掩模。接着，例如使用氧等离子体来缩减光刻胶掩模，以在第一电极的位置的上方形成具有亚光刻尺寸的掩模结构。然后使用缩减的光刻胶掩模来刻蚀电极材料层，以此形成具有亚光刻直径的第一电极。然后形成并平坦化围绕的介电质材料。
另一范例中，第一电极与介电质可以如美国专利申请号11/855,979中所述的方法、材料与工艺形成，其中上述专利是在2007年9月14日提出申请，发明名称为「Phase change memory cell in Via Array with Self-Aligned，Self-Converged Bottom electrode and Method for Manufacturing」(现在美国公开号2009/0072215)，其在此并入参考。举例来说，介电质可形成在存取电路的顶表面上，后续形成隔离层与牺牲层。然后在牺牲层上形成掩模，其中掩模具有近似或相等于用来制造掩模的工艺的最小特征尺寸的开口，开口在第一电极的位置的上方。接着选择性地利用掩模刻蚀隔离层与牺牲层，以此在隔离与牺牲层中形成通孔，并露出介电层的顶表面。在移除掩模之后，在通孔上进行选择的底切刻蚀，来刻蚀隔离层而留下完整的牺牲层与介电层。然后在通孔中形成填充材料，其由于选择的底切刻蚀工艺，会在形成在通孔中的填充材料中造成自对准的孔洞。接着，在填充材料上进行非等向性刻蚀工艺以打开孔洞，并继续进行刻蚀直到孔洞下方区域中的介电层露出，以此形成侧壁间隔物，包括在通孔中的填充材料。侧壁间隔物具有实质上取决于孔洞尺寸的开口尺寸，因此可小于光刻工艺的最小特征尺寸。接着，利用侧壁间隔物作为掩模来刻蚀介电层，以此在直径小于最小特征尺寸的介电层中形成开口。接着，在介电层中的开口中形成电极层。沉积至介电层中的开口的底电极材料可为TiN、TaN、W、WN、TiAlN或TaAlN，或上述电极材料的组合。然后进行例如化学机械抛光(CMP)的平坦化工艺，以移除隔离层与牺牲层并形成第一电极。
形成相变化结构，其包括基础的相变化材料Ge2Sb2Te5。一范例是使用溅射法。也可使用其它沉积技术，包括化学气相沉积法、原子层沉积法等等。
接着，形成第二电极并进行后段工艺(back-end-of-line，BEOL)以完成芯片的半导体工艺步骤。BEOL工艺可为已知的标准工艺，且执行的工艺是根据存储器单元形成在其中的芯片构造。一般而言，通过BEOL工艺形成的结构可包括接触、层间介电质与各种金属层以达到芯片上的互连，包括电路耦接存储器单元至周边电路。这些BEOL工艺可包括在升高的温度下的介电质材料沉积，例如在400℃沉积SiN，或者在500℃或更高的温度下的高密度等离子体(HDP)氧化物沉积。结果，如图17中所示的控制电路与偏压电路被形成在装置上。
在菇状单元中，电流集中在底电极的附近，其造成作用区是邻近底电极。相变化存储器单元的其它构造为桥状或柱状或开孔结构。
图17为集成电路1710的简化方块图，集成电路1710包括存储器阵列1712，存储器阵列1712使用如在此所述的具有相变化结构的存储器单元，相变化结构具有在电极与氧化物之间的薄膜。具有读取、设定与复位模式的字线译码器1714被耦合至并电性连接于多个字线1716，字线1716沿着存储器阵列1712中的列(raw)配置。位线(行(column))译码器1718电性连接于多个位线1720，位线1720沿着阵列1712中的行配置，以读取、设定与复位阵列1712中的相变化存储器单元(未显示)。地址(address)经由总线1722传递至字线译码器与驱动器1714及位线译码器1718。方块1724中的感测电路(感测放大器)与数据输入结构，其包括电压及/或电流源，其用以读取、设定、与复位模式，是经由数据总线1726耦合至位线译码器1718。数据是从集成电路1710上的输入/输出端，或从集成电路1710内部或外部的其它数据源，经由数据输入(data in)线1728而传送至方块1724中的数据输入结构。集成电路1710上可包括其它电路1730，例如一般用途的处理器或特别用途的应用电路，或是模块的组合，其经由阵列1712支持而具有芯片系统(system-on-a-chip)功能性。数据是经由数据输出线1732自方块1724中的感测放大器被提供至集成电路1710上之输入/输出端，或至集成电路1710内部或外部的其它数据目的地。
此范例所使用的控制器1734通过偏压配置机器来控制偏压配置供应电压与电流源1736的运作，例如是读取、编程、擦除、擦除验证及编程验证字线与位线的电压及/或电流。控制器1734可使用此技术领域中熟知的特殊用途逻辑电路(special-purpose logic circuitry)。在另一实施例中，控制器1734包括一般用途处理器(general-purpose processor)，应用于相同的集成电路上可执行计算机编程用以控制装置的操作。在其它实施例中，结合特殊用途逻辑电路与一般用途处理器可为控制器1734的实现方式。控制器1734提供足够的功率的复位脉波至阵列中的存储器装置，以充满相变化存储器结构的一部分，其相变化材料的非结晶相材料具有最大厚度，同时维持存储器装置的预定的正规操作特性。
如图18所示，阵列1812的各个存储器单元包括存取晶体管(或其它存取装置例如是二极管)与具有相变化结构的存储器元件，相变化结构具有如在此所述位于电极与氧化物之间的薄膜。在图18中，是以分别具有存储器元件1840、1842、1844、1846的四个存储器单元1830、1832、1834、1836说明，其表示可包括百万个存储器单元的阵列的小区块。
存储器单元的各个存取晶体管1830、1832、1834、1836的源极共同连接至源极线1854，源极线1854终止于源极线终端电路1855，例如接地端。在其它实施例中，存取装置的源极线彼此之间并没有电性连接，而是各自独立受控的。于一些实施例中，源极线终端电路1855可包括偏压电路例如电压源与电流源，与用以提供接地以外的偏压配置至源极线1854。
多个字线包括字线1856、1858于第一方向平行地延伸。字线1856、1858是与字线译码器1814电性连接。存储器单元的存取晶体管1830与1834的栅极被连接至字线1856，且存储器单元的存取晶体管1832与1836的栅极被共同连接至字线1858。
多个位线包括位线1860、1862于第二方向平行地延伸，并与位线译码器1818电性连接。在所述的实施例中，各个存储器元件被配置在对应的存取装置的汲极与对应的位线之间。或者，存储器元件可位于对应的存取装置的源极。
将了解的是，存储器阵列1812并不限于图17中所述的阵列构造，且也可使用额外的阵列构造。此外，除了金属氧化物半导体(MOS)，于一些实施例中，可使用双极(bipolar)晶体管或二极管作为存取装置。
在操作过程中，阵列1812中各个存储器单元根据对应的存储器元件的电阻储存数据。举例来说，数据值(data value)可通过感测电路的感测放大器1824比较一选择的存储器单元的位在线的电流与合适的参考电流来决定。可建立电流以使预定范围的电流对应于逻辑的“0”，且不同范围的电流对应于逻辑的“1”。
因此，存储器单元阵列1812的读取或写入的达成是通过提供合适的电压至字线1858、1856其中之一，并将位线1860、1862其中之一耦合至电压源，以使电流流过选择的存储器单元。举例来说，经过存储器单元(于此范例中为存储器单元1830与对应的存储器元件1840的电流路径1880的建立，是通过提供电压至位线1860、字线1856与源极线1854，此电压足以启动存储器单元的晶体管1830，并造成路径1880中的电流从位线1860流至源极线1854，或反之亦然(vice versa)。提供的电压的程度与持续期间是根据执行的操作，例如读取操作或写入操作。
在存储器单元1830的复位(或编程)的操作中，字线译码器1814帮助提供字线1856一合适的电压脉波，以启动存储器单元的存取晶体管1830。位线译码器1818帮助供应一合适大小与持续期间的电压脉波至位线1860，以产生流过存储器元件1840的电流，此电流脉波是足以提高存储器元件1840的作用区的温度大于相变化材料的转变温度(transitiontemperature)，且大于作用区的液态相变化材料的熔融温度。然后电流是被终止，举例来说，此终止是通过终止位线1860上与字线1856上的电压脉波，其造成相当快的冷却时间，而作用区中的相变化材料冷却至大体高电阻的非结晶相，以在存储器单元1830中建立高电阻复位状态。
在存储器单元1830的设定(set)(或擦除)操作中，字线译码器1814帮助提供字线1856一合适的电压脉波，以启动存储器单元的存取晶体管1830。位线译码器1818帮助供应一合适大小与持续期间的电压脉波至位线1860，以产生流过存储器元件1840的电流，此电流脉波是足以提高存储器元件1840的作用区的温度大于相变化材料的转变温度，并使得作用区中的相变化材料从大体高电阻的非结晶情况转变成大体低电阻的结晶情况，此转变降低了存储器元件1840的电阻，并将存储器单元1830设定成低电阻状态。设定操作也可包括多于一个的脉波，例如使用脉波对。
在读取(或感测)储存于存储器单元1830中的数据值的操作中，字线译码器1814帮助提供字线1856一合适的电压脉波，以启动存储器单元的存取晶体管1830。位线译码器1818帮助供应一合适大小与持续期间的电压脉波至位线1860，以产生流过存储器元件1840的电流，其不会造成存储器元件的电阻状态的改变。位线1860上与流过存储器单元1830的电流是根据存储器单元的电阻，且因此是根据存储器单元的数据状态。因此，存储器单元的数据状态的决定，是通过检测存储器单元1830的电阻是对应至高电阻状态或低电阻状态，举例来说，通过感测电路的感测放大器1824比较位线1860上的电流与一合适的参考电流来检测。
于此所述的实施例中使用的材料包括基底相变化材料Ge2Sb2Te5。其它硫族化合物(Chalcogenide)可用作阱。硫族(Chalcogen)元素包括四元素氧(O)、硫(S)、硒(Se)与碲(Te)其中任一，上述硫族元素形成周期表中VIA族的部分。硫族化合物包括硫族元素与更多的正电性的元素或自由基的化合物。硫族化合物合金包括硫族化合物与其它材料例如过渡金属(transitionMetal)的组合。硫族化合物合金通常含有来自元素周期表的IVA族的一或更多个元素，例如锗(Ge)与锡(Sn)。通常来说，硫族化合物合金包括组合，其中组合包括锑(Sb)、镓(Ga)、铟(In)与银(Ag)中的一或更多个。技术文件中已说明许多相变化基底的存储器材料，包括Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te与Te/Ge/Sb/S的合金。在Ge/Sb/Te合金家族中，大范围的合金组成可应用工作。上述组成可以TeaGebSb100-(a+b)表示。一研究已说明最有用的合金，是在沉积的材料阱中Te的平均浓度为低于70％，一般是60％，且一般范围是低至约23％、高至约58％的Te，且最佳为约48％至58％的Te。Ge的浓度大于约5％，且在材料中平均范围是从低的约8％至约30％，通常留下低于50％的含量。最佳地，Ge浓度范围是从约8％至约40％。此组成中的主要构成元素的剩余物为Sb。上述百分比为构成元素的所有100％原子中的原子百分比。(Ovshinsky，美国专利号5,687,112，第10-11栏)。其它文献提到的特别合金包括Ge2Sb2Te5、GeSb2Te4与GeSb4Te7(Noboru Yamada，“Potential of Ge-Sb-Te Phase-Change OpticalDisks for High-Data-Rate Recording，”SPIE v.3109，pp.28-37(1997))。更一般地来说，过渡金属例如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)及其混合物或合金可与Ge/Sb/Te组合，以形成具有可编程电阻性质的相变化合金。可使用的存储材料的特殊范例，是如Ovshinsky‘112专利中第11-13栏所述，其范例在此被列入参考。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明的精神和范围内，当可做些许更动与润饰，因此本发明的保护范围当视随附的权利要求范围所界定的为准。

Claims (10)

1.一种存储器装置，包括：
一第一电极；
一第二电极，相对于该第一电极；
一介电结构，配置在该第一电极与该第二电极之间；以及
一相变化存储器结构，与该第一电极接触并与该第二电极接触，该相变化存储器结构围绕该介电结构。
2.根据权利要求1所述的存储器装置，其中，该介电结构的表面未与该第一电极接触且未与该第二电极接触。
3.根据权利要求1所述的存储器装置，其中，该相变化存储器结构的一厚度小于该第一电极的一宽度而大于该第一电极的该宽度的一半。
4.根据权利要求1所述的存储器装置，其中，至少该相变化存储器结构是介于该介电结构的任一表面与该第一电极及该第二电极两者之间。
5.根据权利要求1所述的存储器装置，其中，经历相变化的一作用区是在介于该介电结构与该第一电极之间的该相变化存储器结构的一部分中。
6.一种存储器装置，包括：
一第一电极与一第二电极，之间具有一电流路径；
一介电结构，配置在该第一电极与该第二电极之间，该电流路径行经邻近该介电结构；以及
一相变化存储器结构，决定该电流路径中电流的量，该相变化存储器结构围绕该介电结构。
7.根据权利要求6所述的存储器装置，其中，该介电结构阻挡该第一电极与该第二电极之间的任一直线电流路径，使得该第一电极中的一电流方向不同于第一电极与该第二电极之间的至少部分的该相变化存储器结构中的一电流方向。
8.根据权利要求6所述的存储器装置，其中，经历相变化的一作用区填充介于该介电结构与该第一电极之间的该相变化存储器结构的一部分。
9.根据权利要求6所述的存储器装置，其中，该第一电极与该相变化存储器结构之间的一界面是定义一平面，该电流路径的至少一部分是沿着该平面走。
10.根据权利要求6所述的存储器装置，其中，该第一电极与该第二电极定义一轴，行经在该第一电极与该第二电极之间，该电流路径的至少一部分邻近该介电结构并垂直于该轴。
CN2011102855212A 2010-09-24 2011-09-23 电流相对于由电极定义的轴横向流动的相变化只读存储器 Pending CN102420287A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US38638910P 2010-09-24 2010-09-24
US61/386,389 2010-09-24

Publications (1)

Publication Number Publication Date
CN102420287A true CN102420287A (zh) 2012-04-18

Family

ID=45870525

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102855212A Pending CN102420287A (zh) 2010-09-24 2011-09-23 电流相对于由电极定义的轴横向流动的相变化只读存储器

Country Status (3)

Country Link
US (1) US9082954B2 (zh)
CN (1) CN102420287A (zh)
TW (1) TWI453962B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966717B (zh) * 2014-01-24 2018-04-13 旺宏电子股份有限公司 一种存储器装置及提供该存储器装置的方法
KR102572127B1 (ko) 2016-06-01 2023-08-30 삼성전자주식회사 반도체 메모리 장치
JP7079201B2 (ja) * 2016-10-04 2022-06-01 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置ならびにメモリシステム
US11812676B2 (en) 2020-03-24 2023-11-07 International Business Machines Corporation Multi-terminal phase change memory device
US11283015B2 (en) 2020-03-24 2022-03-22 International Business Machines Corporation Projected phase change memory devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534712A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5970336A (en) * 1996-08-22 1999-10-19 Micron Technology, Inc. Method of making memory cell incorporating a chalcogenide element
CN1554125A (zh) * 2001-09-07 2004-12-08 ض� 相变材料存储器装置
CN101461071A (zh) * 2005-12-20 2009-06-17 Nxp股份有限公司 纵向相变存储器单元及其制造方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5329486A (en) 1992-04-24 1994-07-12 Motorola, Inc. Ferromagnetic memory device
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
DE10050076C2 (de) 2000-10-10 2003-09-18 Infineon Technologies Ag Verfahren zur Herstellung einer ferromagnetischen Struktur und ferromagnetisches Bauelement
US6555858B1 (en) 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6507061B1 (en) 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US7623370B2 (en) 2002-04-04 2009-11-24 Kabushiki Kaisha Toshiba Resistance change memory device
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
KR100448908B1 (ko) 2002-09-03 2004-09-16 삼성전자주식회사 상전이 기억 소자 구조 및 그 제조 방법
US6869883B2 (en) 2002-12-13 2005-03-22 Ovonyx, Inc. Forming phase change memories
US7606059B2 (en) 2003-03-18 2009-10-20 Kabushiki Kaisha Toshiba Three-dimensional programmable resistance memory device with a read/write circuit stacked under a memory cell array
KR100560659B1 (ko) 2003-03-21 2006-03-16 삼성전자주식회사 상변화 기억 소자 및 그 제조 방법
KR100615586B1 (ko) 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US7485891B2 (en) 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
US7265050B2 (en) 2003-12-12 2007-09-04 Samsung Electronics Co., Ltd. Methods for fabricating memory devices using sacrificial layers
JP2006019455A (ja) 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
KR100668824B1 (ko) 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자 및 그 제조방법
TW200620473A (en) 2004-09-08 2006-06-16 Renesas Tech Corp Nonvolatile memory device
TWI254443B (en) 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
US20060108667A1 (en) 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
US7361925B2 (en) 2005-02-10 2008-04-22 Infineon Technologies Ag Integrated circuit having a memory including a low-k dielectric material for thermal isolation
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7381982B2 (en) 2005-08-26 2008-06-03 Macronix International Co., Ltd. Method for fabricating chalcogenide-applied memory
US20070045606A1 (en) 2005-08-30 2007-03-01 Michele Magistretti Shaping a phase change layer in a phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US8896045B2 (en) 2006-04-19 2014-11-25 Infineon Technologies Ag Integrated circuit including sidewall spacer
US7394089B2 (en) 2006-08-25 2008-07-01 International Business Machines Corporation Heat-shielded low power PCM-based reprogrammable EFUSE device
JP4267013B2 (ja) * 2006-09-12 2009-05-27 エルピーダメモリ株式会社 半導体装置の製造方法
US7504653B2 (en) 2006-10-04 2009-03-17 Macronix International Co., Ltd. Memory cell device with circumferentially-extending memory element
US20080090400A1 (en) 2006-10-17 2008-04-17 Cheek Roger W Self-aligned in-contact phase change memory device
US7778063B2 (en) 2006-11-08 2010-08-17 Symetrix Corporation Non-volatile resistance switching memories and methods of making same
US7728318B2 (en) 2006-11-16 2010-06-01 Sandisk Corporation Nonvolatile phase change memory cell having a reduced contact area
US7718989B2 (en) 2006-12-28 2010-05-18 Macronix International Co., Ltd. Resistor random access memory cell device
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US7884343B2 (en) 2007-02-14 2011-02-08 Macronix International Co., Ltd. Phase change memory cell with filled sidewall memory element and method for fabricating the same
TWI333273B (en) 2007-05-02 2010-11-11 Powerchip Technology Corp Methods for reducing a contact area between heating electrode and phase-change material layer, phase-change memory devices and methods for fabricating the same
US20080272355A1 (en) * 2007-05-04 2008-11-06 Samsung Electronics Co., Ltd. Phase change memory device and method for forming the same
US7745807B2 (en) * 2007-07-11 2010-06-29 International Business Machines Corporation Current constricting phase change memory element structure
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7786464B2 (en) * 2007-11-20 2010-08-31 Infineon Technologies Ag Integrated circuit having dielectric layer including nanocrystals
TW200926356A (en) * 2007-12-11 2009-06-16 Ind Tech Res Inst Method for fabricating phase-change memory
US8269208B2 (en) 2008-03-07 2012-09-18 Ovonyx, Inc. Memory device
US7868313B2 (en) 2008-04-29 2011-01-11 International Business Machines Corporation Phase change memory device and method of manufacture
US7888665B2 (en) * 2008-08-21 2011-02-15 Qimonda Ag Integrated circuit including memory cell having cup-shaped electrode interface
WO2011002705A2 (en) * 2009-07-02 2011-01-06 Advanced Technology Materials, Inc. Hollow gst structure with dielectric fill
US8198619B2 (en) * 2009-07-15 2012-06-12 Macronix International Co., Ltd. Phase change memory cell structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534712A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5970336A (en) * 1996-08-22 1999-10-19 Micron Technology, Inc. Method of making memory cell incorporating a chalcogenide element
CN1554125A (zh) * 2001-09-07 2004-12-08 ض� 相变材料存储器装置
CN101461071A (zh) * 2005-12-20 2009-06-17 Nxp股份有限公司 纵向相变存储器单元及其制造方法

Also Published As

Publication number Publication date
US9082954B2 (en) 2015-07-14
TWI453962B (zh) 2014-09-21
TW201225363A (en) 2012-06-16
US20120075925A1 (en) 2012-03-29

Similar Documents

Publication Publication Date Title
CN1967897B (zh) 管型相变化存储器形成方法
CN101937970B (zh) 具有一个或多个非定值掺杂浓度分布的相变化存储器
CN1819297B (zh) 侧壁有源接脚存储器及其制造方法
CN100563040C (zh) 相变化存储单元及其制造方法
CN100541810C (zh) 电可改写非易失存储元件及其制造方法
CN101197317B (zh) 具有热障的相变化存储单元及其制造方法
US8063394B2 (en) Integrated circuit
US7414258B2 (en) Spacer electrode small pin phase change memory RAM and manufacturing method
US8592797B2 (en) Variable resistance memory device having reduced bottom contact area and method of forming the same
US7671356B2 (en) Electrically rewritable non-volatile memory element and method of manufacturing the same
CN101290948B (zh) 存储器结构及其制造方法以及存储单元阵列的制造方法
CN101615425B (zh) 具有双重字线和源极线的相变化存储器及其操作方法
US8415661B2 (en) Methods of self-aligned growth of chalcogenide memory access device
JP2007073779A (ja) 不揮発性メモリ素子及びその製造方法
CN100550408C (zh) 非易失存储元件及其制造方法
CN102097587A (zh) 具有宽广相变化元素与小面积电极接点的存储器装置
KR20070111896A (ko) ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
CN100595930C (zh) 电可重写非易失存储元件
CN102420287A (zh) 电流相对于由电极定义的轴横向流动的相变化只读存储器
US8467238B2 (en) Dynamic pulse operation for phase change memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C05 Deemed withdrawal (patent law before 1993)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120418