CN102420258A - 金属-绝缘体-金属mos电容器的结构及其制作方法 - Google Patents

金属-绝缘体-金属mos电容器的结构及其制作方法 Download PDF

Info

Publication number
CN102420258A
CN102420258A CN2011101941526A CN201110194152A CN102420258A CN 102420258 A CN102420258 A CN 102420258A CN 2011101941526 A CN2011101941526 A CN 2011101941526A CN 201110194152 A CN201110194152 A CN 201110194152A CN 102420258 A CN102420258 A CN 102420258A
Authority
CN
China
Prior art keywords
metal
insulator
silicon substrate
layer
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011101941526A
Other languages
English (en)
Inventor
郑春生
张文广
徐强
陈玉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2011101941526A priority Critical patent/CN102420258A/zh
Publication of CN102420258A publication Critical patent/CN102420258A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种金属-绝缘体-金属MOS电容器的结构及其制作方法，其顶部电极位于一覆有隔离氧化层的硅基体之上，底部电极形成于硅基体内，隔离氧化层就是绝缘层；制作方法采用干法回刻，然后形成氧化层，再回填多晶的办法形成衬底内底部极板或者采用离子注入方式在基体的某深度内注入一定剂量的氧原子，让后通过后续处理的办法形成和基体电绝缘的底部电极。本发明金属-绝缘体-金属MOS电容器的结构及其制作方法将MOS器件区域也作为了半导体电容器的一部分后集成到了电容器电路中，为本领域的制造工程师们寻求增加金属-绝缘体-金属电容器的单位面积的电容值密度的方法提供了新途径。

Description

金属-绝缘体-金属MOS电容器的结构及其制作方法
技术领域
本发明涉及半导体集成电路制造领域，尤其涉及金属-绝缘体-金属MOS电容器的结构及其制作方法。
背景技术
减小电路面积对微电子革命是一种经济的动力，集成电路或芯片的电路密度因电路元件尺寸的缩小而不断增加。随着越来越多的元件被设计在集成电路之内，集成电路的复杂性会逐渐增大，因此具备更强的功能性，其中逐渐被纳入许多集成电路中的一种无源元件是金属-绝缘体-金属（Metal Insulator Metal，MIM）电容器，它通常包括层叠布置的材料，材料中至少包括由导电材料制成的顶部和底部导电电极，以及由介电材料制成的中间绝缘层。目前最常用的电容结构包括传统的单层电容器结构，比如公开号为CN1208964A的中国专利公开了一种金属-绝缘体-金属电容器，还有很多高密度电容器结构的发明主要集中在采用不同的工艺在单位面积上（或体积上）并联更多的电容以增加电容密度，比如授权公开号为CN100390910C的中国专利便公开了一种增加金属-绝缘体-金属电容器的单位面积电容密度的方法。不过，上述采用不同的工艺在单位面积上（或体积上）并联更多的电容可以增加的电容密度还很有限，如何才能寻求到更多增加金属-绝缘体-金属电容器的单位面积的电容值密度的方法，是本领域制造工程师们孜孜以求的目标。
发明内容
针对上述存在的问题，本发明的目的是提供新型的金属-绝缘体-金属MOS电容器的结构及其制作方法，主要是充分挖掘将MOS器件区域作为形成电容器的一部分并集成到电容器电路中的可能性，为增加最终的电容密度提供新途径。
本发明的目的是通过下述技术方案实现的：
一种金属-绝缘体-金属MOS电容器的结构，包括顶部电极、底部电极和介于所述顶部电极和所述底部电极之间的绝缘层，其特征在于，所述顶部电极位于一覆有隔离氧化层的硅基体之上，构成所述MOS器件的栅极，所述底部电极形成在所述MOS器件的阱区内并与所述硅基体电绝缘，所述隔离氧化层就是所述绝缘层。
一种如上述金属-绝缘体-金属MOS电容器的结构的制作方法，其中，包括：
在内部形成有浅沟槽隔离结构的硅基体所包含的阱区内进行刻蚀，在该阱区内形成凹槽；
在已形成的凹槽内生长一层第一隔离氧化物；
在第一隔离氧化物层上方生长一层第一多晶硅，该第一多晶硅层用于形成底部电极；
继续在硅基体和该第一多晶硅层上方覆盖一层第二隔离氧化物；
在第二隔离氧化物层上覆盖另一层第二多晶硅层，经刻蚀后形成MOS器件的栅极，该第二多晶硅层用于形成顶部电极；
所述第一多晶硅层、所述第二多晶硅层及它们之间的所述第二隔离氧化物层构成电容器。
上述金属-绝缘体-金属MOS电容器的制作方法，其中，在硅基体所包含的阱区内形成凹槽时，先在其表面涂覆一层光阻胶，然后采用光刻和刻蚀的方式来完成。
上述金属-绝缘体-金属MOS电容器的制作方法，其中，所述刻蚀方式为干法刻蚀。
一种如上述金属-绝缘体-金属MOS电容器的结构的制作方法，其中，包括：
在内部形成有浅沟槽隔离结构的硅基体的表面进行图形化；
采用离子注入的方式在硅基体所包含的阱区表面下方一段距离处注入一定剂量的氧原子，进行高温热处理后，硅基体所包含的阱区内形成底部电极；
继续在硅基体上方覆盖一层隔离氧化物，形成顶部电极和底部电极间的绝缘层；
在隔离氧化物层上覆盖一多晶硅层，经刻蚀后形成MOS器件的栅极，该多晶硅层用于形成顶部电极。
上述金属-绝缘体-金属MOS电容器的结构的制作方法，其中，在硅基体表面进行图形化时，先在其表面涂覆一层光阻胶，然后采用光刻方式来完成。
本领域的技术人员阅读以下较佳实施例的详细说明，并参照附图之后，本发明的这些和其他方面的优势无疑将显而易见。
附图说明
参考所附附图，以更加充分的描述本发明的实施例，然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是本发明金属-绝缘体-金属MOS电容器的结构的结构示意图；
图2A~图2G是本发明金属-绝缘体-金属MOS电容器的制作方法的实施例一的各个步骤的结构示意图；
图3A~图3F是本发明金属-绝缘体-金属MOS电容器的制作方法的实施例二的各个步骤的结构示意图。
具体实施方式
下面结合原理图和具体操作实施例对本发明作进一步说明。
如图1所示，本发明金属-绝缘体-金属MOS电容器的结构，具体包括顶部电极1、底部电极2和介于顶部电极1和底部电极2之间的绝缘层3，其中，顶部电极1位于一覆有隔离氧化层3的硅基体0之上，构成MOS器件的栅极，底部电极2形成在MOS器件的阱区内并与硅基体0电绝缘，隔离氧化层3就是绝缘层3。
实施例一
本发明金属-绝缘体-金属MOS电容器的制作方法，具体包括：
如图2A和图2B所示，在内部形成有浅沟槽隔离结构00的硅基体0所包含的阱区内进行刻蚀，在该阱区内形成凹槽4；在硅基体0所包含的阱区内形成凹槽4时，具体是先在其表面涂覆一层光阻胶5，然后采用光刻和干法刻蚀的方式来完成；
如图2C所示，在已形成的凹槽4内生长一层第一隔离氧化物6；
如图2D所示，在第一隔离氧化物6层上方生长一层第一多晶硅2，并将其表面抛光，形成底部电极2；
如图2E所示，继续在硅基体0和该第一多晶硅层2表面覆盖一层第二隔离氧化物3，形成顶部电极和底部电极2间的绝缘层3；
如图2F和图2G所示，在第二隔离氧化物层3上覆盖另一层第二多晶硅层7，经刻蚀后形成MOS器件的栅极，该第二多晶硅层7用于形成顶部电极1。
实施例二
本发明金属-绝缘体-金属MOS电容器的制作方法，具体包括：
如图3A、图3B和图3C所示，在内部形成有浅沟槽隔离结构00的硅基体0的表面进行图形化，具体是先在其表面涂覆一层光阻胶5，然后采用光刻的方式来完成。采用离子注入的方式在硅基体0所包含的阱区表面下方一段距离处注入一定剂量的氧原子（O2），进行高温热处理后，硅基体0所包含的阱区内形成底部电极2；
如图3D所示，继续在硅基体0上方覆盖一层隔离氧化物3，形成顶部电极和底部电极2间的绝缘层3；
如图3E和图3F所示，在隔离氧化物层3上覆盖一多晶硅层7，经刻蚀后形成MOS器件的栅极，该多晶硅层7用于形成顶部电极1。
综上所述，本发明金属-绝缘体-金属MOS电容器的结构及其制作方法将MOS器件区域也作为了半导体电容器的一部分后集成到了电容器电路中，为本领域的制造工程师们寻求增加金属-绝缘体-金属电容器的单位面积的电容值密度的方法提供了新途径。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，因此，尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正，在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (6)

1.一种金属-绝缘体-金属MOS电容器的结构，包括顶部电极、底部电极和介于所述顶部电极和所述底部电极之间的绝缘层，其特征在于，所述顶部电极位于一覆有隔离氧化层的硅基体之上，构成所述MOS器件的栅极，所述底部电极形成在所述MOS器件的阱区内并与所述硅基体电绝缘，所述隔离氧化层就是所述绝缘层。
2.一种如权利要求1所述的金属-绝缘体-金属MOS电容器的结构的制作方法，其特征在于，包括：
在内部形成有浅沟槽隔离结构的硅基体所包含的阱区内进行刻蚀，在该阱区内形成凹槽；
在已形成的凹槽内生长一层第一隔离氧化物；
在第一隔离氧化物层上方生长一层第一多晶硅，该第一多晶硅层用于形成底部电极；
继续在硅基体和该第一多晶硅层上方覆盖一层第二隔离氧化物；
在第二隔离氧化物层上覆盖另一层第二多晶硅层，经刻蚀后形成MOS器件的栅极，该第二多晶硅层用于形成顶部电极；
所述第一多晶硅层、所述第二多晶硅层及它们之间的所述第二隔离氧化物层构成电容器。
3.根据权利要求2所述的金属-绝缘体-金属MOS电容器的制作方法，其特征在于，在硅基体所包含的阱区内形成凹槽时，先在其表面涂覆一层光阻胶，然后采用光刻和刻蚀的方式来完成。
4.根据权利要求3所述的金属-绝缘体-金属MOS电容器的制作方法，其特征在于，所述刻蚀方式为干法刻蚀。
5.一种如权利要求1所述的金属-绝缘体-金属MOS电容器的结构的制作方法，其特征在于，包括：
在内部形成有浅沟槽隔离结构的硅基体的表面进行图形化；
采用离子注入的方式在硅基体所包含的阱区表面下方一段距离处注入一定剂量的氧原子，进行高温热处理后，硅基体所包含的阱区内形成底部电极；
继续在硅基体上方覆盖一层隔离氧化物，形成顶部电极和底部电极间的绝缘层；
在隔离氧化物层上覆盖一多晶硅层，经刻蚀后形成MOS器件的栅极，该多晶硅层用于形成顶部电极。
6.根据权利要求5所述的金属-绝缘体-金属MOS电容器的结构的制作方法，其特征在于，在硅基体表面进行图形化时，先在其表面涂覆一层光阻胶，然后采用光刻方式来完成。
CN2011101941526A 2011-07-12 2011-07-12 金属-绝缘体-金属mos电容器的结构及其制作方法 Pending CN102420258A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2011101941526A CN102420258A (zh) 2011-07-12 2011-07-12 金属-绝缘体-金属mos电容器的结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011101941526A CN102420258A (zh) 2011-07-12 2011-07-12 金属-绝缘体-金属mos电容器的结构及其制作方法

Publications (1)

Publication Number Publication Date
CN102420258A true CN102420258A (zh) 2012-04-18

Family

ID=45944566

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011101941526A Pending CN102420258A (zh) 2011-07-12 2011-07-12 金属-绝缘体-金属mos电容器的结构及其制作方法

Country Status (1)

Country Link
CN (1) CN102420258A (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139887A1 (en) * 2003-12-31 2005-06-30 Dongbuanam Semiconductor Inc. Methods of fabricating capacitor
CN1716606A (zh) * 2004-02-12 2006-01-04 三星电子株式会社 有金属氧化物半导体变容二极管的半导体器件及制造方法
US20060244061A1 (en) * 2005-04-27 2006-11-02 International Business Machines Corporation Integrated circuit (ic) with high-q on-chip discrete capacitors
CN1983598A (zh) * 2005-12-15 2007-06-20 上海华虹Nec电子有限公司 半导体电容
CN1988158A (zh) * 2005-12-23 2007-06-27 上海华虹Nec电子有限公司 一种平板电容及其实现方法
CN101043057A (zh) * 2006-03-20 2007-09-26 联华电子股份有限公司 可变电容器
CN101271893A (zh) * 2007-03-20 2008-09-24 株式会社瑞萨科技 半导体装置
CN101989621A (zh) * 2009-08-06 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050139887A1 (en) * 2003-12-31 2005-06-30 Dongbuanam Semiconductor Inc. Methods of fabricating capacitor
CN1716606A (zh) * 2004-02-12 2006-01-04 三星电子株式会社 有金属氧化物半导体变容二极管的半导体器件及制造方法
US20060244061A1 (en) * 2005-04-27 2006-11-02 International Business Machines Corporation Integrated circuit (ic) with high-q on-chip discrete capacitors
CN1983598A (zh) * 2005-12-15 2007-06-20 上海华虹Nec电子有限公司 半导体电容
CN1988158A (zh) * 2005-12-23 2007-06-27 上海华虹Nec电子有限公司 一种平板电容及其实现方法
CN101043057A (zh) * 2006-03-20 2007-09-26 联华电子股份有限公司 可变电容器
CN101271893A (zh) * 2007-03-20 2008-09-24 株式会社瑞萨科技 半导体装置
CN101989621A (zh) * 2009-08-06 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法

Similar Documents

Publication Publication Date Title
TWI726521B (zh) 電容器陣列、記憶體胞元陣列、形成電容器陣列之方法、及形成記憶體胞元陣列之方法
CN100479132C (zh) 集成电路梳形电容器及其形成方法
CN101946304B (zh) 包括在衬底的两个面上形成的平面形状电容器的超高密度容量
CN102339832B (zh) 半导体器件的柱型电容器及其制造方法
CN102569250B (zh) 高密度电容器及其电极引出方法
US8399925B2 (en) Termination structure with multiple embedded potential spreading capacitive structures for trench MOSFET and method
CN102339830A (zh) 半导体器件及其制造方法
KR20120058327A (ko) 반도체 소자 및 그 제조 방법
CN109148443A (zh) 半导体装置
CN103346148B (zh) 一种直立式电容结构及其制作方法
CN108257959A (zh) 半导体元件及其制作方法
CN212676238U (zh) 集成电路
TWI231599B (en) Self-aligned MIM capacitor process for embedded dram and semiconductor device manufactured thereby
CN103077949A (zh) 绝缘体上硅射频器件及其制作方法
US8633533B2 (en) Semiconductor integrated circuit having capacitor for providing stable power and method of manufacturing the same
US20200111866A1 (en) Capacitive electronic chip component
CN100547766C (zh) 具有增加电容的嵌入式dram及其制造方法
Lallemand et al. Silicon interposers with integrated passive devices, an excellent alternativ to discrete components
CN106328647A (zh) 高速的沟槽mos器件及其制造方法
CN106887410A (zh) 制造开关电容式dc-dc转换器的方法
US20100276810A1 (en) Semiconductor device and fabrication method thereof
CN102420258A (zh) 金属-绝缘体-金属mos电容器的结构及其制作方法
CN207338365U (zh) 集成电路
CN102420230B (zh) Mos电容器的结构的制作方法
CN115547994A (zh) 一种三维硅电容集成结构、集成无源器件及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120418