CN102404014B - 具有具备电流模式输入的反馈连续时间delta-sigma调制器的接收机 - Google Patents

具有具备电流模式输入的反馈连续时间delta-sigma调制器的接收机 Download PDF

Info

Publication number
CN102404014B
CN102404014B CN201110276482.XA CN201110276482A CN102404014B CN 102404014 B CN102404014 B CN 102404014B CN 201110276482 A CN201110276482 A CN 201110276482A CN 102404014 B CN102404014 B CN 102404014B
Authority
CN
China
Prior art keywords
integrator
signal
input
adc
afterbody
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110276482.XA
Other languages
English (en)
Other versions
CN102404014A (zh
Inventor
奥弥达·奥列埃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Wireless Products
Intel IP Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN102404014A publication Critical patent/CN102404014A/zh
Application granted granted Critical
Publication of CN102404014B publication Critical patent/CN102404014B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
    • H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
    • H04B1/0014—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage using DSP [Digital Signal Processor] quadrature modulation and demodulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了具有具备电流模式输入的反馈连续时间DELTA-SIGMA调制器的接收机。根据本公开的一些实施例，接收机可以包括：下变频器，被配置为对经调制无线信号进行解调以产生电流模式基带信号；以及模数转换器(ADC)，被配置为将电流模式基带信号转换为数字输出信号。下变频器可在没有居间滤波器元件的情况下被耦合到该ADC。

Description

具有具备电流模式输入的反馈连续时间DELTA-SIGMA调制器的接收机
技术领域
本公开一般地涉及无线通信，并且更具体地涉及无线通信设备的接收机。
背景技术
无线通信系统被用在多种电讯系统、电视、无线电和其它介质系统、数据通信网络，以及利用无线发射机和无线接收机在远程点之间传送信息的其它系统中。发射机是一种通常在天线的辅助下传播诸如无线电信号、电视信号或其它电讯信号之类的电磁信号的电子设备。发射机常常包括信号放大器，该信号放大器接收射频信号或其它信号，通过预定增益来放大信号，并且传输经放大的信号。另一方面，接收机是一种通常也在天线的辅助下接收并处理无线电磁信号的电子设备。在某些实例中，发射机和接收机可被组合成称为收发机的单个设备。
接收机包括多个组件，这些组件被布置来将通常位于射频频谱内的所接收无线信号转换为能由数字电路处理(例如，微处理器、数字信号处理器等)的数字信号。从传统接收机中选出的组件在图5中示出。如图5所示，传统接收机21可以包括用于放大所接收的射频(RF)信号的低噪声放大器(LNA)34。然后可以基于由振荡器10产生的振荡信号来对经放大的RF信号进行下变频(即，解调)。下变频后的信号然后可由低通滤波器36滤波，该低通滤波器36在其输出处提供经低通滤波的模拟信号。该模拟信号可由模数转换器(ADC)24转换为数字信号。这样的数字信号然后可被传输给数字电路以供进一步处理。
在这样的传统接收机设计中，ADC24接收的模拟信号是电压的形式。通常利用ADC24内的跨导体或电阻器来将该电压转换为电流。因此，低通滤波器36必须避免任何信号削波(clip)。低通滤波器36必须提供对不需要信号的充分滤波，并且在大范围内行驶自动增益控制。低通滤波器36还必须满足一组特定的带内特性，例如，群延迟变化和减弱(droop)。对低通滤波器36的所有这些要求使得其是高成本、高耗电和复杂的。
另外，模数转换器通常必须满足阻断规格(blockingspecification)。阻断规格可以是指接收机经受所希望信号以外的频率(例如，比所希望信号的频率高或低20KHz的频率)的极强大信号的能力。如果接收机的输入端接收这样的具有与所希望信号靠近的接近频率的、不需要的强大信号，则不想要信号可能使得接收机变得对所需要信号不敏感。
此外，在传统接收机中，例如在图5所示的接收机中，在ADC24之前的射频块和模拟块可能生成称为DC偏移的缓慢变化的信号或直流(DC)电压。在这样的接收机中，下变频器28之后的基带块可能提供大的DC增益来放大所希望信号。该大的DC增益的负面效果是放大了DC偏移。这在ADC24的输入端产生了大的DC电压，从而可能严重限制其动态范围。对于该DC偏移问题的传统解决方案包括利用数字滤波器来对ADC24的输出信号滤波，以便测量ADC24的输入端处的DC偏移。由数字低通滤波器生成的数字代码然后被施加给数模转换器(DAC)。DAC的输出大致等于DC偏移，并且其被反馈到ADC中以便抵消DC偏移。该DC偏移抵消(DCOC)环路需要额外的硬件(数字滤波器和DAC)，这增加了系统的复杂度和成本。此外，DCOC对于多模式接收机针对不同设置被执行多次，这可能导致长的校准时间。
发明内容
根据本公开的一些实施例，接收机可以包括：下变频器，被配置为对经调制无线信号进行解调以产生电流模式基带信号；以及模数转换器(ADC)，被配置为将电流模式基带信号转换为数字输出信号。下变频器可在没有居间滤波器元件的情况下被耦合到该ADC。
本公开的一个或多个实施例的技术优点可以包括：允许对接收机基带信号进行滤波，而无需接收机的下变频器与模数转换器之间的滤波元件。这样的滤波元件的去除可以减少接收机电流耗用、接收机功耗，减少接收机的物理尺寸，减少与传统基带滤波器相关联的调谐和自动增益控制复杂度，和/或其它优点。
将明白，本公开的各个实施例可以包括一些、所有的所列举技术优点或者不包括所列举技术优点。另外，本领域技术人员可从这里包括的附图、描述和权利要求中容易地清楚本公开的其它技术优点。
附图说明
为了更全面的了解本公开及其特征和优点，现在参考结合附图作出的以下描述，在附图中：
图1图示出了根据本公开某些实施例的示例无线通信系统的框图；
图2图示出了根据本公开某些实施例的示例发射和/或接收元件中的选出组件的框图；
图3图示出了根据本公开某些实施例的示例模数转换器的框图；
图4图示出了根据本公开某些实施例的示例模数转换器的示例电路级示图；以及
图5图示出了本领域已知的传统接收机中的选出组件。
具体实施方式
图1图示出了根据本公开某些实施例的示例无线通信系统100的框图。为了简化，在图1中仅示出了两个终端110和两个基站120。终端110也可被称为远程台站、移动台站、访问终端、用户设备(UE)、无线通信设备、蜂窝电话或者某些其它术语。基站120可以是固定台站，并且也可被称为接入点、NodeB或某些其它术语。移动交换中心(MSC)140可被耦合到基站120并且可以提供对基站120的协调和控制。
终端110可能或可能不能够接收来自卫星130的信号。卫星130可以属于诸如公知的全球定位系统(GPS)之类的卫星定位系统。每个GPS卫星可以发送编码有信息的GPS信号，其允许地球上的GPS接收机测量GPS信号的到达时间。足够数目的GPS卫星的测量可被用来准确地估计GPS接收机的三维位置。终端110还可能能够接收来自其它类型的发送源的信号，其它类型的发送源例如是蓝牙发射机、无线保真(Wi-Fi)发射机、无线局域网(WLAN)发射机、IEEE802.11发射机以及任何其它合适的发射机。
在图1中，每个终端110被示为同时接收来自多个发送源的信号，其中，发送源可以是基站120或卫星130。在某些实施例中，终端110还可以是发送源。一般地，终端110可以在任何给定时刻接收来自零个、一个或多个发送源的信号。
系统100可以是码分多址(CDMA)系统、时分多址(TDMA)系统或某些其它无线通信系统。CDMA系统可以实现一种或多种CDMA标准，例如，IS-95、IS-2000(通常也称为“1x”)、IS-856(通常也称为“1xEV-DO”)、宽带-CDMA(W-CDMA)等等。TDMA系统可以实现一种或多种TDMA标准，例如，全球移动通信系统(GSM)。W-CDMA标准是由称为3GPP的协会定义的，并且IS-2000和IS-856是由称为3GPP2的协会定义的。
图2图示出了根据本公开某些实施例的示例发送和/或接收元件200(例如，终端110、基站120或卫星130)中的选出组件的框图。元件200可以包括发送路径201和/或接收路径221。取决于元件200的功能，元件200可被认为是发射机、接收机或收发机。另外，在某些实施例中，发送路径201可被认为是发射机，而接收路径221可被认为是接收机。
如图2所示，元件200可以包括数字电路202。数字电路202可以包括被配置为处理经由接收路径221接收的数字信号和信息和/或被配置为处理经由发送路径201发送的信号和信息的任何系统、设备或装置。这样的数字电路202可以包括一个或多个微处理器、数字信号处理器和/或其它合适的设备。
发送路径201可以包括数模转换器(DAC)204。DAC204可被配置为接收来自数字电路202的数字信号，并且将这样的数字信号转换为模拟信号。这样的模拟信号然后可被传递给发送路径201中的一个或多个组件，包括上变频器208。
上变频器208可被配置为基于由振荡器210提供的振荡器信号来将从DAC204接收的模拟信号上变频为射频无线通信信号。振荡器210可以是被配置为产生特定频率的模拟波形的任何合适的设备、系统或装置，该特定频率的模拟波形用于将模拟信号调制或上变频为无效图像信号或者用于将无线通信信号解调或下变频为模拟信号。在一些实施例中，振荡器210可以是数控晶体振荡器。
发送路径201可以包括用于放大经上变频的信号以用于发送的可变增益放大器(VGA)214，以及被配置为接收来自VGA214的放大信号并且使感兴趣频带中的信号分量通过并且去除带外噪声和不需要信号的带通滤波器216。经带通滤波的信号可由功率放大器220接收，在功率放大器220中，信号被放大以经由天线218发送。天线218可以接收经放大信号并且发送这样的信号(例如，发送给终端110、基站120和/或卫星130中的一者或多者)。
接收路径221可以包括被配置为经由天线218接收(例如，来自终端110、基站120和/或卫星130的)无线通信信号的带通滤波器236。带通滤波器236可以使感兴趣频带中的信号分量通过并且去除带外噪声和不需要信号。另外，接收路径221可以包括用于放大从带通滤波器236接收的信号的低噪声放大器(LNA)234。
接收路径221还可以包括下变频器228。下变频器228可被配置为通过由振荡器210提供的振荡器信号来对经由天线218接收并经过LNA234放大的无线通信信号进行下变频(例如，下变频为基带信号)。另外，下变频器228可被配置为输出电流模式模拟信号来作为下变频后的信号。
接收路径221还可以包括模数转换器(ADC)224，被配置为接收来自下变频器228的电流模式模拟信号并且将该模拟信号转换为数字信号。这样的数字信号然后可被传递给数字电路202以用于处理。将在下面参考图3和图4更详细讨论ADC224。
图3图示出了根据本公开某些实施例的示例模数转换器224的框图。如图3所示，ADC224可以包括一个或多个积分器302、一个或多个数模转换器310、增益元件312和量化器314。
积分器302可以是被配置为随着时间对在其输入端处接收的信号进行积分的任何系统、设备或装置。在某些实施例中，积分器302可以具有电流模式输入。如图3所示，积分器302可以以级联配置方式被布置，以使得来自积分器302中的某个的输出信号可被传输给级联配置中的后续积分器302。在图3中，ADC224包括三个积分器302，意味着图3的实施例被实现为三阶delta-sigma调制器。将明白，ADC224可以以任何合适的n阶delta-sigma调制器(其中，n是任何合适的正整数)来实现，并且因此包括任何合适数目的积分器302。
量化器314可以是被配置为接收模拟信号(例如，图3所示实施例中的模拟电压信号)并且将这样的模拟信号转换为x比特的数字信号(其中，x是任何合适的正整数)的任何系统、设备或装置。这样的数字信号可由ADC224输出给数字电路202。
量化器314的输出信号还可被反馈到积分器302中的一个或多个的输入端。例如，如图3所示，量化器314的数字输出信号可被传输给一个或多个DAC310。DAC310可被配置为接收来自量化器314的数字信号并且将该数字信号转换为模拟电流信号。DAC310还可被配置为将这样的电流信号传输给积分器302的输入端，以使得DAC310的输出电流信号被与传输到积分器302的输入端的其它电流信号相加。为了图示说明，DAC310a的输出电流信号可以与ADC224的输入电流IBB相加，然后被输入积分器302b。此外，DAC310c和310d的输出电流信号可被与积分器302b的电流输出相加在一起，然后被输入积分器302c。
在一些实施例中，向ADC224的最后一级积分器302提供反馈的DAC310可被配置来为由量化器314或ADC224的其它组件引入的延迟提供延迟补偿。因此，在这样的实施例中，这些DAC310(例如图3中的DAC310c和310d)可以将它们的输出从其输入起延迟一定时段。在这些和其它实施例中，这些DAC310各自的延迟可能不同。另外，在某些实施例中(例如，在延迟补偿不是所关注问题的实施例中)，仅一个DAC310向最后一级积分器302提供反馈。到积分器302的输入端的反馈的存在可以对ADC224的输入电流信号产生滤波效果。
在操作中，来自下变频器228的基于电流模式的信号可被施加给ADC224的输入端而无需下变频器228与ADC224之间的任何居间滤波元件。这样的基带信号被与来自DAC310a的电流模式反馈信号相加，并被输入积分器302a。任何电流至电压转换可仅发生在积分器302的输出端(如从下面的图4所示的示例电路级示图可见的)。有利地，输入信号仅在其已被积分器302积分后才被变换为电压，此时，任何不需要的带外信号(或“阻断器”)可被极大地衰减。只要下变频器228和积分器302a被偏置以足够电流以便对电流信号进行处理，就可以不发生信号削波(如在由电源电压来设置最大信号幅度的电压模式输入DAC中可能发生的)。利用附加积分器302的附加反馈可以提供对ADC224的输入信号的进一步滤波，从而进一步减少不需要带外信号的存在。因此ADC224能够忍受大的带外信号，而不会被推入饱和状态，并且不需要在下变频器228与ADC224之间接口连接单独的滤波设备。
在ADC224的一些实施例中，ADC224可以包括前馈(feedforward)路径。基于该前馈路径中的增益元件312的增益，ADC224的信号传输函数(STF)可以包括位于特定频率处(例如，阻断器的频率处)的传输零点。在这些实施例中，传输零点可被设置在与不需要带外信号相对应的频率处。在某些实施例中，增益元件312的增益(并且因此，前馈路径的增益)可以是可变的，从而允许调谐传输零点将出现的频率。
另外，注意，ADC224的设计可以消除对下变频器228与ADC224之间的放大级的需要。结果，由下变频器228之前的射频组件生成的任何DC偏移不被放大并且变得可忽略。结果，ADC224本身可能成为DC偏移的主要源。该DC偏移可利用合适技术被最小化。有利地，ADC224可以消除对DC偏移校正环路的需要，从而降低复杂度、降低成本、降低功耗和/或减少校准时间。
图4图示出了根据本公开某些实施例的ADC224的某些实施例的示例电路级示图。如图4所示，积分器302可以包括运算放大积分器，其包括运算放大器304和电容器306。运算放大器304可以是具有差分输入和是输入端子之间的电压差的倍数的单端或差分输出(在图4中示出了单端输出)的任何系统、设备或装置。电容器306可以是由被电介质分开的一对导体组成的电子组件，以使得当电位差存在于导体两端时，在电介质中产生静电场，从而存储能量并在导体之间产生机械力。
运算放大器302的正输入端子可被耦合到地电压。电容器306可被耦合在运算放大器304的负收入端子与输出端子之间。在操作时，积分器302可以在其输入处(例如，运算放大器304的负输入端子处)接收电流信号并且在其输出处产生代表输入电流信号相对于时间的积分的电压信号。
如图4所示，积分器302中的某些可经由电阻器308相耦合。电阻器308可以是根据欧姆定律在其端子两端产生与流经其的电流信号成比例的电压的任何电子组件。在ADC224操作时，一些电阻器308(例如，电阻器308a和308b)可将一个积分器302输出的电压转换为将被输入另一积分器302的电流。另外，一些电阻器308可被配置为影响ADC224的传递函数。例如，电阻器308c可被耦合在积分器302b的输出与积分器302a的输入之间的反馈路径中，以便建立所希望的ADC224的噪声传递函数(NTF)。ADC224的组件的特性，包括电阻器308c、电阻器308a的电阻和/或电容器306b，可被选择为使得与使用针对NTF的大的带外增益的传统方法相比，NTF具有小的带外增益。
如图4所示，ADC224的前馈路径中的增益元件312可被实现为接口连接在第一级积分器302a的输出与最后一级积分器302c之间的可编程电容器316，以使得由前馈路径产生的信号可以与传输到积分器302c的输入的其它电流信号相加。尽管图4描绘了前馈路径的特定配置，但是其它配置也是可以的(例如，可编程电容器可被耦合在任何积分器302的输出与任何后级积分器302的输入之间)。
可根据本公开的范围对系统100进行修改、添加或省略。系统100的组件可被集成起来或分开。此外，系统100的操作可由更多、更少或其它组件来执行。如本公开中所使用的，“每个”是指一个集合中的每个成员或者一个集合的子集中的每个成员。
虽然已利用数个实施例描述了本公开，然而可使本领域技术人员想到各种改变和修改。希望本公开包含落在所附权利要求的范围内的这些改变和修改。

Claims (17)

1.一种接收机，包括：
下变频器，被配置为对经调制无线信号进行解调以产生电流模式基带信号；以及
模数转换器ADC，被配置为将所述电流模式基带信号转换为数字输出信号，
所述ADC包括：
多个积分器，每个积分器被配置为将在该积分器的输入处接收的电流模式信号之和转换为指示所述电流模式信号之和相对于时间的积分的电压模式信号，所述多个积分器至少包括：
第一级积分器，被配置为在其输入处接收所述电流模式基带信号；以及
最后一级积分器，被配置为在其输出处产生最后一级模拟信号；
其中，所述多个积分器以级联配置方式被布置，以使得所述多个积分器中的除了所述最后一级积分器以外的每个积分器的输出经由电阻器被耦合到后一级积分器的输入，从而使得所述电阻器将第一电流模式信号运送至所述后一级积分器的输入；
量化器，被配置为将所述最后一级模拟信号转换为数字输出信号；以及
多个数模转换器DAC，每个特定DAC与所述多个积分器中的一个积分器相关联并且被配置为将所述数字输出信号转换为第二电流模式信号，从而使得所述第二电流模式信号被运送至与所述特定DAC相关联的积分器的输入，以及
前馈路径，所述前馈路径从所述多个积分器中的第一积分器的输出到所述多个积分器中的第二积分器的输入，
其中所述前馈路径包含电容器，所述电容器具有电容，所述电容被选择为以所希望频率在所述ADC的信号传递函数中提供传输零点。
2.根据权利要求1所述的接收机，其中，所述下变频器在没有居间滤波器元件的情况下被耦合到所述ADC。
3.根据权利要求1所述的接收机，所述ADC还包括延迟补偿DAC，被配置为将所述数字输出信号转换为第三电流模式信号，以使得所述第三电流模式信号被运送至所述最后一级积分器的输入。
4.根据权利要求3所述的接收机，其中，所述延迟补偿DAC具有与所述最后一级积分器所关联的特定DAC的时间延迟不同的时间延迟。
5.根据权利要求1所述的接收机，所述ADC还包括反馈路径，所述反馈路径从所述多个积分器中的除了所述最后一级积分器以外的一个积分器的输出到所述第一级积分器的输入。
6.根据权利要求5所述的接收机，所述反馈路径包含第二电阻器。
7.根据权利要求1所述的接收机，所述第一积分器包括所述第一级积分器，并且所述第二积分器包括所述最后一级积分器。
8.根据权利要求1所述的接收机，所述电容包括可调谐电容。
9.一种模数转换器ADC，被配置为将电流模式基带信号转换为数字输出信号，所述ADC包括：
多个积分器，每个积分器被配置为将在该积分器的输入处接收的电流模式信号之和转换为指示所述电流模式信号之和相对于时间的积分的电压模式信号，所述多个积分器至少包括：
第一级积分器，被配置为在其输入处接收所述电流模式基带信号；以及
最后一级积分器，被配置为在其输出处产生最后一级模拟信号；
其中，所述多个积分器以级联配置方式被布置，以使得所述多个积分器中的除了所述最后一级积分器以外的每个积分器的输出经由电阻器被耦合到后一级积分器的输入，从而使得所述电阻器将第一电流模式信号运送至所述后一级积分器的输入；
量化器，被配置为将所述最后一级模拟信号转换为数字输出信号；以及
多个数模转换器DAC，每个特定DAC与所述多个积分器中的一个积分器相关联并且被配置为将所述数字输出信号转换为第二电流模式信号，从而使得所述第二电流模式信号被运送至与所述特定DAC相关联的积分器的输入，以及
前馈路径，所述前馈路径从所述多个积分器中的第一积分器的输出到所述多个积分器中的第二积分器的输入，所述前馈路径包含电容器，所述电容器具有电容，所述电容被选择为以所希望频率在所述ADC的信号传递函数中提供传输零点。
10.根据权利要求9所述的ADC，所述ADC还包括延迟补偿DAC，被配置为将所述数字输出信号转换为第三电流模式信号，以使得所述第三电流模式信号被运送至所述最后一级积分器的输入。
11.根据权利要求10所述的ADC，其中，所述延迟补偿DAC具有与所述最后一级积分器所关联的特定DAC的时间延迟不同的时间延迟。
12.根据权利要求9所述的ADC，所述ADC还包括反馈路径，所述反馈路径从所述多个积分器中的除了所述最后一级积分器以外的一个积分器的输出到所述第一级积分器的输入。
13.根据权利要求12所述的ADC，所述反馈路径包含第二电阻器。
14.根据权利要求9所述的ADC，所述第一积分器包括所述第一级积分器，并且所述第二积分器包括所述最后一级积分器。
15.根据权利要求9所述的ADC，所述电容包括可调谐电容。
16.一种无线通信元件，包括：
发送路径，被配置为将第一数字信号转换为第一经调制无线通信信号并且发送所述第一经调制无线通信信号；以及
接收路径，被配置为接收第二经调制无线通信信号并且将所述第二经调制无线通信信号转换为第二数字信号，所述接收路径包括：
下变频器，被配置为对所述第二经调制无线通信信号进行解调以产生电流模式基带信号；以及
模数转换器ADC，被配置为将所述电流模式基带信号转换为所述第二数字信号，
其中所述ADC包括：
多个积分器，每个积分器被配置为将在该积分器的输入处接收的电流模式信号之和转换为指示所述电流模式信号之和相对于时间的积分的电压模式信号，所述多个积分器至少包括：
第一级积分器，被配置为在其输入处接收所述电流模式基带信号；以及
最后一级积分器，被配置为在其输出处产生最后一级模拟信号；
其中，所述多个积分器以级联配置方式被布置，以使得所述多个积分器中的除了所述最后一级积分器以外的每个积分器的输出经由电阻器被耦合到后一级积分器的输入，从而使得所述电阻器将第一电流模式信号运送至所述后一级积分器的输入；
量化器，被配置为将所述最后一级模拟信号转换为所述第二数字信号；以及
多个数模转换器DAC，每个特定DAC与所述多个积分器中的一个积分器相关联并且被配置为将所述第二数字信号转换为第二电流模式信号，从而使得所述第二电流模式信号被运送至与所述特定DAC相关联的积分器的输入，
前馈路径，所述前馈路径从所述多个积分器中的第一积分器的输出到所述多个积分器中的第二积分器的输入，其中所述前馈路径包含电容器，所述电容器具有电容，所述电容被选择为以所希望频率在所述ADC的信号传递函数中提供传输零点。
17.根据权利要求16所述的无线通信元件，其中，所述下变频器在没有居间滤波器元件的情况下被耦合到所述ADC。
CN201110276482.XA 2010-09-10 2011-09-13 具有具备电流模式输入的反馈连续时间delta-sigma调制器的接收机 Expired - Fee Related CN102404014B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/879,477 US8711980B2 (en) 2010-09-10 2010-09-10 Receiver with feedback continuous-time delta-sigma modulator with current-mode input
US12/879,477 2010-09-10

Publications (2)

Publication Number Publication Date
CN102404014A CN102404014A (zh) 2012-04-04
CN102404014B true CN102404014B (zh) 2016-03-30

Family

ID=44674467

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110276482.XA Expired - Fee Related CN102404014B (zh) 2010-09-10 2011-09-13 具有具备电流模式输入的反馈连续时间delta-sigma调制器的接收机

Country Status (5)

Country Link
US (1) US8711980B2 (zh)
EP (1) EP2429081A1 (zh)
JP (1) JP5714457B2 (zh)
KR (1) KR101385955B1 (zh)
CN (1) CN102404014B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10171102B1 (en) 2018-01-09 2019-01-01 Analog Devices Global Unlimited Company Oversampled continuous-time pipeline ADC with voltage-mode summation

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105009458B (zh) * 2013-02-21 2018-11-16 瑞典爱立信有限公司 配置为将模拟输入信号转换为数字输出信号的频率选择性电路
US8896475B2 (en) * 2013-03-15 2014-11-25 Analog Devices Technology Continuous-time oversampling pipeline analog-to-digital converter
CN103560791A (zh) * 2013-11-06 2014-02-05 绵阳市维博电子有限责任公司 一种自动校准超高速dac采样窗时漂和温漂技术
EP2905905B1 (en) 2014-02-06 2020-05-20 Stichting IMEC Nederland System for direct conversion receivers
US9577593B2 (en) 2014-04-15 2017-02-21 Board Of Regents, The University Of Texas System Implicit feed-forward compensated op-amp with split pairs
CN106209109A (zh) * 2014-10-28 2016-12-07 联发科技股份有限公司 信号调制装置
US9762221B2 (en) 2015-06-16 2017-09-12 Analog Devices Global RC lattice delay
US10020818B1 (en) 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
US10530372B1 (en) 2016-03-25 2020-01-07 MY Tech, LLC Systems and methods for digital synthesis of output signals using resonators
US9628101B1 (en) * 2016-09-27 2017-04-18 Semiconductor Components Industries, Llc Methods and apparatus for an analog-to-digital converter
WO2018094380A1 (en) 2016-11-21 2018-05-24 MY Tech, LLC High efficiency power amplifier architectures for rf applications
KR102583962B1 (ko) 2017-01-20 2023-09-27 한국전자통신연구원 다중 모드를 지원하는 연속시간 델타 시그마 모듈레이터
EP3783798A1 (en) * 2019-08-22 2021-02-24 ams International AG Current to digital converter circuit, optical front end circuit, computed tomography apparatus and method
US11394394B1 (en) 2021-03-17 2022-07-19 Analog Devices International Unlimited Company Signal chain with current output gain stage followed by current input ADC
CN113364447B (zh) * 2021-07-01 2022-07-26 浙江大学 一种模拟隔离器
US11933919B2 (en) 2022-02-24 2024-03-19 Mixed-Signal Devices Inc. Systems and methods for synthesis of modulated RF signals

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6584157B1 (en) * 1998-06-30 2003-06-24 Koninklijke Philips Electronics N.V. Receiver having integrated mixer and Sigma-Delta analog-to digital conversion
CN1625063A (zh) * 2003-12-05 2005-06-08 皇家飞利浦电子股份有限公司 带通采样接收机及其采样方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ZA95605B (en) 1994-04-28 1995-12-20 Qualcomm Inc Method and apparatus for automatic gain control and dc offset cancellation in quadrature receiver
US6600789B1 (en) * 1997-10-09 2003-07-29 Atmel Corporation Signal processing method and device
JP2003060508A (ja) * 2001-08-16 2003-02-28 Sony Corp デルタシグマ変調器
JP4171222B2 (ja) * 2002-02-08 2008-10-22 株式会社山武 多入力δς変調回路
DE10254651B3 (de) 2002-11-22 2004-11-04 Infineon Technologies Ag Quantisierer für einen Sigma-Delta-Modulator und Sigma-Delta-Modulator
AU2003265045A1 (en) 2003-09-29 2005-04-14 Nokia Corporation Active current mode sampling circuit
JP4567420B2 (ja) * 2004-11-15 2010-10-20 富士通株式会社 フィルタ回路及びシグマデルタａ／ｄ変換器
US7583765B2 (en) * 2005-04-26 2009-09-01 Skyworks Solutions, Inc. DC offset detection and cancellation in a receiver
DE102005035385B4 (de) * 2005-07-28 2011-05-12 Infineon Technologies Ag Digital-Analog-Umsetzer und Verfahren zur Digital-Analog-Umsetzung eines Signals
DE102005061813B4 (de) * 2005-12-23 2012-10-11 Intel Mobile Communications GmbH Empfängerschaltung
US8143957B2 (en) * 2006-01-11 2012-03-27 Qualcomm, Incorporated Current-mode gain-splitting dual-path VCO
KR20080097442A (ko) 2006-01-25 2008-11-05 엔엑스피 비 브이 연속 시간 시그마-델타 아날로그-디지털 변환기, 이 변환기를 포함하는 집적 회로 및 트랜시버 장치, 이 집적 회로를 포함하는 수신 장치, 이들을 포함하는 이동 무선 통신 장비
JP4181188B2 (ja) * 2006-06-28 2008-11-12 株式会社東芝 Ａ／ｄ変換器、信号処理装置、受信装置
US7742785B2 (en) * 2006-08-09 2010-06-22 Qualcomm Incorporated Reference signal generation for multiple communication systems
US7375666B2 (en) 2006-09-12 2008-05-20 Cirrus Logic, Inc. Feedback topology delta-sigma modulator having an AC-coupled feedback path
US7436336B2 (en) * 2006-12-19 2008-10-14 Broadcom Corporation Analog digital converter (ADC) having improved stability and signal to noise ratio (SNR)
US7696913B2 (en) 2007-05-02 2010-04-13 Cirrus Logic, Inc. Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
JP2009278316A (ja) * 2008-05-14 2009-11-26 Toshiba Corp Ａ／ｄ変換器、信号処理装置、及び無線受信機
JPWO2010055619A1 (ja) * 2008-11-13 2012-04-12 日本電気株式会社 周波数シンセサイザ、無線通信装置、及び無線通信装置の制御方法
CN102273079A (zh) 2009-01-08 2011-12-07 松下电器产业株式会社 积分器电路及具备该积分器电路的δς调制器
JP2010171484A (ja) * 2009-01-20 2010-08-05 Renesas Technology Corp 半導体集積回路装置
US7880654B2 (en) * 2009-02-27 2011-02-01 Freescale Semiconductor, Inc. Continuous-time sigma-delta modulator with multiple feedback paths having independent delays

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6584157B1 (en) * 1998-06-30 2003-06-24 Koninklijke Philips Electronics N.V. Receiver having integrated mixer and Sigma-Delta analog-to digital conversion
CN1625063A (zh) * 2003-12-05 2005-06-08 皇家飞利浦电子股份有限公司 带通采样接收机及其采样方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10171102B1 (en) 2018-01-09 2019-01-01 Analog Devices Global Unlimited Company Oversampled continuous-time pipeline ADC with voltage-mode summation

Also Published As

Publication number Publication date
JP2012060644A (ja) 2012-03-22
KR101385955B1 (ko) 2014-04-17
US20120063519A1 (en) 2012-03-15
EP2429081A1 (en) 2012-03-14
JP5714457B2 (ja) 2015-05-07
CN102404014A (zh) 2012-04-04
US8711980B2 (en) 2014-04-29
KR20120027094A (ko) 2012-03-21

Similar Documents

Publication Publication Date Title
CN102404014B (zh) 具有具备电流模式输入的反馈连续时间delta-sigma调制器的接收机
CN107749768B (zh) 用于调谐无线通信设备中的天线的系统和方法
US20060128347A1 (en) Radio integrated circuit with integrated power amplifier
CN101601185B (zh) 包括频率选择电路的装置和方法
US20040002318A1 (en) Apparatus and method for calibrating image rejection in radio frequency circuitry
KR20080053516A (ko) 부고조파 믹서를 갖는 직접 변환 수신기
CN108233952B (zh) 通信模块
CN111357195B (zh) 具有宽带宽的放大器线性化器
US8493127B1 (en) System and method for linearization of a mixer
EP1935096B1 (en) System and method for adjusting dither in a delta sigma modulator
US9438192B2 (en) Capacitive programmable gain amplifier
US10044385B2 (en) Transmitter for carrier aggregation
US7945223B2 (en) Polar modulator with signed amplitude reducing phase transitions
CN111434038B (zh) 组合式混频器和滤波器电路
CN113037308B (zh) 接收机
KR20080030658A (ko) 높은 다이내믹 레인지의 무선 수신기용 소형 혼합기 출력단
CN102065042A (zh) 一种数字预失真装置及方法
US8817852B2 (en) Communication apparatuses and radio frequency equalizers
CN106537774A (zh) 用于拒斥近端阻塞源和发射泄漏的架构
CN202978927U (zh) 一种集成接收装置
US8451046B2 (en) System and method for switch leakage cancellation
CN115769488A (zh) 双三相谐波抑制收发器
US10164591B1 (en) Differential amplifier with common-mode biasing technique
CN116964935A (zh) 一种滤波装置和方法
Miral Highly Linear Filtering TIA for 5G wireless standard and beyond

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU SEMICONDUCTOR WIRELESS PRODUCTS INC.

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD.

Effective date: 20140228

Owner name: INTEL IP CORPORATION

Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR WIRELESS PRODUCTS INC.

Effective date: 20140228

TA01 Transfer of patent application right

Effective date of registration: 20140228

Address after: California, USA

Applicant after: INTEL IP Corp.

Address before: Arizona, USA

Applicant before: Fujitsu semiconductor wireless products

Effective date of registration: 20140228

Address after: Arizona, USA

Applicant after: Fujitsu semiconductor wireless products

Address before: Kanagawa

Applicant before: FUJITSU MICROELECTRONICS Ltd.

TA01 Transfer of patent application right
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160330

Termination date: 20170913

CF01 Termination of patent right due to non-payment of annual fee