CN105009458B - 配置为将模拟输入信号转换为数字输出信号的频率选择性电路 - Google Patents

配置为将模拟输入信号转换为数字输出信号的频率选择性电路 Download PDF

Info

Publication number
CN105009458B
CN105009458B CN201380073514.3A CN201380073514A CN105009458B CN 105009458 B CN105009458 B CN 105009458B CN 201380073514 A CN201380073514 A CN 201380073514A CN 105009458 B CN105009458 B CN 105009458B
Authority
CN
China
Prior art keywords
analog
filter
digital
converter
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380073514.3A
Other languages
English (en)
Other versions
CN105009458A (zh
Inventor
斯文·马特森
马蒂亚斯·帕姆
彼得罗·安德雷阿尼
马丁·安德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefonaktiebolaget LM Ericsson AB
Original Assignee
Telefonaktiebolaget LM Ericsson AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefonaktiebolaget LM Ericsson AB filed Critical Telefonaktiebolaget LM Ericsson AB
Publication of CN105009458A publication Critical patent/CN105009458A/zh
Application granted granted Critical
Publication of CN105009458B publication Critical patent/CN105009458B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/324—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement
    • H03M3/344—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by means or methods for compensating or preventing more than one type of error at a time, e.g. by synchronisation or using a ratiometric arrangement by filtering other than the noise-shaping inherent to delta-sigma modulators, e.g. anti-aliasing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/464—Details of the digital/analogue conversion in the feedback path
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/438—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path
    • H03M3/454—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a higher order loop filter in the feedforward path with distributed feedback, i.e. with feedback paths from the quantiser output to more than one filter stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators

Abstract

一种被配置为将模拟输入信号转换为数字输出信号的频率选择性电路包括：模数转换器(44)，基于模数转换器(44)的模拟输入信号生成所述电路的数字输出信号；数模转换器(46，47)，基于来自模数转换器(44)的数字输出信号生成模拟反馈信号；以及模拟滤波器，被布置为基于模拟反馈信号和电路的模拟输入信号来生成模数转换器的模拟输入信号。该模拟滤波器包括串联的至少两个积分器(41，42)，每个积分器具有包括模数转换器(44)与数模转换器(46，47)级联的反馈路径，使电路的总噪声传递函数除模数转换器的噪声传递函数中的零点之外还具有至少两个零点。

Description

配置为将模拟输入信号转换为数字输出信号的频率选择性 电路
技术领域
本发明涉及一种被配置为将模拟输入信号转换为数字输出信号的频率选择性电路，包括模数转换器、数模转换器和模拟滤波器。
做出本发明的工作已经在授权协议n°248277.12下收到了欧洲原子能共同体第七框架计划(FP7/2007-2013)的资助。
背景技术
在射频或无线通信系统中，射频(RF)接收机是基本构建模块。零中频和低中频接收机(RX)架构主导现在的低成本无线接收机市场。对于这种接收机，通过RX混频器将想要的信号下变频为DC或接近DC。在该混频器之前，所提供的唯一频率选择性(分别对于频分复用FDD或时分复用TDD系统)通常是经由双工器或RX(表面声波，SAW)滤波器的频带选择性。在RX频带中，来自终端自身的发射机(TX)的相邻信道信号和泄漏可能比想要的信号强得多。
通常通过跟在RX混频器之后的信道选择滤波器(CSF)来抑制这些信道外(off-channel)信号。取决于CSF，所有电路必须支持在LNA输入处呈现的想要的信号和所有信道外信号的全动态范围(DR)，包括适合的信号检测所需噪声和干扰基底(floor)的足够余量。对于低噪声放大器(LNA)，该基底由它的输入信号的热噪声确定，并且最大信号受电源电压和它的偏置电流限制。对于后续级，增加了信号功率，并且由于功耗的原因，这意味着在电源电压对于全部电路(大致)相同时施加加强动态范围上限的某一电压增益(例如30dB)。
为了放宽后面的级中的动态范围需要，应用信道选择滤波，并且理想情况下(采用矩形滤波器)这将导致在CSF之后，仅想要的信号挑战动态范围的上限。现在的接收机通常将CSF实现为混频器输出(之后跟随有源阶梯(active ladder))处的无源极点(passivepole)，或导致信道外信号的有限衰减的双二阶型低通滤波器。为了保持热噪声较低，滤波器电容器必须相对较大(电容器C上的可用热噪声vn是其中k是玻尔兹曼常数，并且T是绝对温度)，并且滤波器电容器显著增加了电路面积并因此增加了成本。因为需要高偏置电流来驱动这些电容器而不生成过度失真(这导致互调噪声)，所以这些电容器也增加了功耗。在多标准(例如GSM、WCDMA和LTE)接收机中，必须针对每种模式，或者通过移动滤波器极点或者通过在固定频率滤波器之间切换来对CSF响应进行优化，否则相邻信道抑制将仅对于具有最宽带宽的模式有效。
在CSF之后，在模数转换器(ADC)中对得到的信号数字化。由于模拟CSF具有有限的信道外抑制，出于组件容限和信号完整性的原因，将通过强信道外信号或TX泄漏来设置来自CSF的信号的最大电平。因此，ADC必须具有比单独的想要的信号所需动态范围更高的动态范围。实践中，这是通过令想要的信号处于低于ADC限幅电平来实现的(可能除了当想要的信号正接近它的最大信号电平的情况，在这种情况下，想要的信号至少与信道外一样强，并且不需要额外的动态范围余量)。该额外动态范围增加了ADC的复杂度、大小和功耗。该限幅点接近压缩点(对于输入和输出参考(input-and output-referred)压缩分别是CPi和CPo)，这是一种测量最大信号电平的更便捷的方式。CPi(CPo)被定义为增益从其小信号值下降1dB的输入(输出)信号电平。
想要的信号的ADC噪声基底(即信道上噪声基底)通常类似于或低于CSF输出处的相应噪声基底。通常可以忽略ADC信道外噪声，原因在于ADC信道外噪声通常不限制设计，并且有利地，能够通过后续数字滤波器滤除。
一种非常常用的拓扑是Δ-∑ADC。在这种拓扑中，通过量化器之前的滤波器(例如一组积分器)馈送输入信号。量化器输出被路由至数模转换器(DAC)，从ADC输入处的输入信号中减去该DAC的输出，由此形成反馈环路。
为了增加RX的集成度，希望组合ADC和信道选择滤波器，使(一些)滤波器积分器也可以为抑制ADC噪声做贡献。此外，对于多标准接收机，希望将大多数选择性移至数字域中，在数字域中能够实现灵活和更紧凑的滤波器响应，并且具有随频率偏移量增加的压缩点的ADC将实现数字域内的更多滤波。因此，低信道上噪声基底和高信道外压缩点是ADC的期望特征。
在WO 2012/073117中已经提议可以通过使ADC成为CSF的一部分，来降低ADC的噪声贡献。它们提议通过ADC-DAC级联来替换低通Rauch滤波器中的反馈电阻器。通过用合适的传输增益来将ADC符号馈送至反馈DAC，替代反馈电阻器，保留了除现在在滤波器反馈环路内出现ADC噪声以及滤波器积分器增益帮助抑制该噪声的事实以外的滤波器行为。噪声成形现在在原点处具有零点，导致改进依赖于(归一化的)滤波器带宽。因此，宽CSF的输入参考噪声与在信道带宽处具有截止的CSF相比，包含更少的ADC噪声。因此，为了充分利用ADC噪声抑制，CSF带宽需要很宽，导致针对相邻信道的弱衰减。
总之，该文献的电路已经用ADC-DAC级联替代了Rauch低通CSF中的电阻器，并实现了滤波ADC。该合并的CSF和ADC在ADC噪声成形中产生了附加的单个零点，减小了输入参考信道上ADC噪声贡献。该模数转换器可以是例如Δ-∑转换器。在该文献中，已经示出了可以通过增加ADC自身中的Δ-∑调制器的阶数来实现更高阶噪声成形。然而，这等价于改进独立的ADC并且没有从CSF中获取任何益处。向Δ-∑调制器添加的任一积分器不对CSF做出贡献，并且因此将只增加了电路面积(成本)、功耗并加重了任一ADC调制器的稳定性问题。
尽管WO 2012/073117说明了有用的改进，但是CSF提供的附加的噪声成形仅是一阶的，并且存在与CSF和信号带宽的冲突，因此需要进一步的改进。
发明内容
因此，本发明实施例的目的是提供频率选择性电路，在该频率选择性电路中由CSF执行的ADC噪声的成形可以被扩展为二阶或更高阶。
根据本发明的实施例，通过以下来实现该目的：一种频率选择性电路，被配置为将模拟输入信号转换为数字输出信号，包括：模数转换器，被配置为基于模数转换器的模拟输入信号来生成所述频率选择性电路的数字输出信号；数模转换器，被布置为基于模数转换器生成的所述数字输出信号来生成模拟反馈信号；以及模拟滤波器，被布置为基于数模转换器生成的模拟反馈信号和频率选择性电路的模拟输入信号来生成模数转换器的模拟输入信号。该目的在以下情况下实现：所述模拟滤波器包括串联的至少两个积分器，每个积分器具有包括模数转换器与数模转换器级联的反馈路径，使得所述频率选择性电路的总噪声传递函数除模数转换器的噪声传递函数中的零点之外还具有至少两个零点。
当模拟滤波器包括串联的两个或更多个积分器并且每个积分器具有包括模数转换器与数模转换器级联的反馈路径时，频率选择性电路的总噪声传递函数中的至少两个附加的零点将会把CSF执行的ADC噪声的成形扩展为二阶或更高阶，这将由于噪声成形的斜率陡峭得多而缓解信道与CSF带宽之间的冲突。
在一个实施例中，模拟滤波器的每个积分器提供低通滤波函数，所述低通滤波函数具有与频率选择性电路的模拟输入信号的所选频带相对应的截止频率。模数转换器可以被配置为以显著高于模拟滤波器的积分器的截止频率的采样速率生成所述数字输出信号。当模拟滤波器的信号传递函数的截止频率远小于模数转换器的采样速率时，使在接收滤波器通带以外的强信号时，电路能够在不经历压缩的情况下在模拟滤波器中具有比1大的通带增益。
当模拟滤波器具有大于单位1的增益时，放宽了对于反馈路径中的数模转换器的噪声、时钟抖动和线性要求。这使得与不具有滤波和增益的电路相比，更容易实现大的动态范围。
在一个实施例中，模拟滤波器的每个积分器具有包括数模转换器的单独的反馈路径，所述数模转换器被布置为生成该积分器的输入的模拟反馈信号。用这种方式，量化噪声将经受二阶或更高阶的噪声成形。
该电路可以被配置为在所述模拟滤波器的通带中具有基本上平坦的信号传递函数，其允许更精确的滤波器响应。
在一个实施例中，模拟滤波器的每个积分器包括运算放大器、在运算放大器的输入和输出之间耦合的电容器以及与所述运算放大器的所述输入耦合的输入电阻器。这是RC积分器。备选地，可以使用跨导体-C(Gm-C)类型的积分器或提供类似积分器属性的其他合适的有源电路来实现模拟滤波器电路。
在一个实施例中，该电路还包括电阻器，所述电阻器被布置为环绕所述模拟滤波器的两个积分器形成谐振器环路。这使在滤波电路的通带中最佳地分布噪声传递函数的零点成为可能，从而改善来自模拟滤波器的噪声成形，并进一步放宽模数转换器的噪声要求。
在一个实施例中，模数转换器可以是量化器。备选地，模数转换器可以是Δ-∑转换器。Δ-∑转换器可以是一阶或更高阶的Δ-∑转换器。在Δ-∑转换器的情况下，所述模数转换器可以具有离散时间环路滤波器或连续时间环路滤波器。
当模数转换器是Δ-∑转换器时，模数转换器还可以包括积分器与前馈补偿的级联。用这种方式，可以实现模数转换器的信号传递函数，其通过具有平坦的幅度响应和最小的相移来尽可能小地影响频率选择电路的信号传递函数。
当Δ-∑转换器具有连续时间环路滤波器的情况下，在以下情况下能够实现类似的影响：电阻器与电容器串联耦合，所述电容器耦合在所述模拟滤波器的至少一个积分器的运算放大器的输出和输入之间或所述模数转换器的环路滤波器的输出和输入之间。
在一些实施例中，该电路还被配置为具有在从所述数模转换器到所述模拟滤波器的反馈路径中插入的零点。在反馈路径中插入零点允许对反馈数模转换器的传递函数在整个频率选择性电路上可能具有的影响进行补偿。可以通过从数模转换器的输出到模拟滤波器的输出的直接路径来实现所述零点。备选地，当模数转换器是Δ-∑转换器时，可以通过所述Δ-∑转换器的环路滤波器的修改后的反馈系数来实现零点。
附图说明
现在将参照以下附图更全面地描述本发明的实施例，其中：
图1示出了典型射频收发机的框图；
图2示出了Δ-∑模数转换器的框图；
图3示出了图2的Δ-∑模数转换器的简单噪声模型；
图4示出了已知信道选择滤波器(所谓的低通Rauch滤波器)的示例；
图5示出了信道选择滤波器，在信道选择滤波器中已经用ADC-DAC级联代替了反馈电阻器；
图6示出了具有两个积分器电路的Tow-Thomas双二阶型滤波器的示例；
图7示出了具有建模为电压源的ADC噪声的图6的滤波器；
图8示出了具有反馈路径的备选路由的简化Tow-Thomas双二阶型滤波器；
图9示出了使用针对两个反馈路径的一个公共模数转换器与模数转换器合并的Tow-Thomas双二阶型滤波器；
图10示出了使用每个反馈路径中的单独的模数转换器与模数转换器合并的Tow-Thomas双二阶型滤波器；
图11示出了从Δ-∑调制器到图9或图10的滤波器输出的噪声传递函数；
图12示出了具有附加前馈路径的三阶连续时间Δ-∑调制器的示例；
图13示出了合并的Δ-∑转换器和滤波器的信号传递函数；
图14示出了在频率选择性电路中合并模拟滤波器和模数滤波器的另一种方式；
图15示出了当模数滤波器是Δ-∑调制器时图14的电路；
图16示出了具有单独的反馈DAC的三阶模拟滤波器的示例，其中使用电阻器形成围绕两个积分器的谐振器环路；
图17示出了具有和不具有围绕两个积分器的谐振器环路的三阶模拟滤波器的信号传递函数和噪声传递函数；
图18示出了由于采样/保持和延迟导致的反馈数模转换器的传递函数引起的频率选择性电路的信号传递函数的影响的图表；
图19示出了如何通过在反馈路径中插入零点来完成对DAC S&H和DAC延迟的频率补偿；
图20示出了如何通过调整模拟滤波器的反馈系数和添加从反馈DAC到模拟滤波器输出的直接路径来实现图19中的零点；
图21示出了如何通过调整Δ-∑调制器环路滤波器的反馈系数来实现图19的零点；
图22示出了由于反馈数模转换器的传递函数导致的对频率选择性电路的信号传递函数的影响的图表；以及
图23示出了如何实现模数转换器的信号传递函数以使它对频率选择性电路的信号传递函数的影响最小化的示例。
具体实施方式
图1示出了其中可以使用本发明的典型RF收发机1的框图。收发机1具有接收机部分和发射机部分。大多数现代收发机解决方案使用直接转换(或低IF)接收机和发射机结构，以减少复杂度并使功耗最小。接收机和发射机使用正交本地振荡器信号。
天线2和发射机/接收机开关3连接。发射机部分包括功率放大器4和PA匹配和滤波块5，但是以下将不进行详细描述。
在接收机部分中，(分别对于频分复用FDD或时分复用TDD系统)来自发射机/接收机开关3的信号被馈送至双工器或RX滤波器6(例如，表面声波(SAW)滤波器)，双工器或RX滤波器6在RX混频器之前提供仅有的频率选择性。将信号从双工器或RX滤波器6通过低噪声放大器7馈送至RX正交混频器8、9，在RX正交混频器8、9中通过将接收的信号与正交本地振荡信号混合来将接收到的信息转换至基带频率(即下变频为DC或接近DC)。这通常是通过以下方式生成的：在分频器11中通过因子2或更大的偶数来划分来自负责频率生成的本地振荡器或合成器10的本地振荡器信号。来自混频器8、9的两个输出是同相分量和正交分量，并且它们在被模数转换器单元14和15转换为数字值之前在信道选择滤波器12和13中进行低通滤波，并在基带处理级中进行进一步处理。
在RX频带中，来自终端自身发射机(TX)的相邻信道信号和泄漏会比想要的信号强得多。通常通过跟在RX混频器8、9之后的信道选择滤波器(CSF)12、13来抑制这些信道外信号。取决于CSF，所有电路必须支持在LNA输入处呈现的想要的信号和所有信道外信号的全动态范围(DR)，包括针对适当的信号检测所需噪声和干扰基底的足够余量。对于低噪声放大器(LNA)7，该基底由其输入信号的热噪声确定，并且最大信号受电源电压和它的偏置电流限制。对于后续级增加了信号功率，并且由于功耗的原因，这意味着在电源电压对于全部电路(大致)相同时施加加强动态范围上限的某一电压增益(例如30dB)。
说明书的以下部分将涉及与模数转换器单元14或15相结合的信道选择滤波器12或13。
如图2所示，模数转换器单元14(或15)可以是Δ-∑ADC，Δ-∑ADC是一种非常常见的ADC拓扑。在这种拓扑中，通过量化器22之前的滤波器21(一组积分器)馈送输入信号Vi。量化器22仅具有以比信号带宽高得多的速率采样的几个输出比特；通常量化器22仅是单比特比较器并且仅在很少情况下使用多于4比特。量化器输出So被路由至数模转换器(DAC)23，在加法器24中从ADC输入处的输入信号中减去数模转换器(DAC)23的输出，由此形成反馈回路。量化器输出也是ADC的数字化输出。因此，Δ-∑ADC充当信号跟随器，其中数字输出流表示输入信号(例如，电压)。为了提高ADC分辨率，对数字ADC输出流进行滤波和下采样以提供想要的信号的附加选择性和增加的分辨率。图3示出了图2的Δ-∑ADC采样的简单噪声模型。
对于带内信号，Δ-∑ADC限幅在最后一级(即量化器)中发生，并对于单比特比较器，导致具有大多数为1或0的输出序列(对于多比特量化器，大多数得到最高或最低码字的序列)。
对于信道外信号和干扰，随着剪切信号的频率偏移量增加(即，想要的和不想要的信号之间的频率差异增加)，限幅在信号链中逐渐地提早发生，并且对于非常高的频率偏移量，通常由第一ADC积分器限制信号。第一积分器也是限制ADC较低频率噪声基底的级。因此，需要仔细地设计该级，以处理线性和增加其复杂度的噪声。此外，ADC信道上噪声基底需要与CSF的输出信道上噪声基底相似或优选地低于CSF的输出信道上噪声基底，以不过度限制RX灵敏度。
Δ-∑ADC可以是连续或离散时间的。在前一种情况下，ADC滤波器是模拟连续时间滤波器并通过量化器来实现采样，在后一种情况下，通常是在前向路径中用开关电容滤波器，在ADC之前完成采样，并对整个ADC采样。由于噪声原因，ADC滤波器通常与前面的模拟信道选择滤波器具有相似的复杂度。
图4中示出了已知信道选择滤波器12(所谓的低通Rauch滤波器)的示例。信道选择滤波器12从信号源Iin接收模拟输入信号，信号源Iin这里表示下变频混频器8的输出。信道选择滤波器12包括低通滤波电容器C1和积分器电路，积分器电路包括运算放大器31、电容器C2和电阻器R1。运算放大器31的输出信号Vout经由电容器C2反馈至运算放大器31的反相输入，并经由电阻器Rfb反馈至输入端。输入端经由电阻器R1与反相输入连接。运算放大器31的非反相输入与地连接。积分器充当低通滤波器，并选择电容器C2和电阻器R1的值以提供与想要信道的带宽相对应的截止频率。如图1中所示，信道选择滤波器12的输出信号Vout与模数转换器14连接。
为了增加RX的集成度，希望组合ADC和信道选择滤波器，使(一些)滤波器积分器也可以为抑制ADC噪声做贡献。此外，对于多标准接收机，希望将大多数选择性移至数字域中，在数字域中能够实现灵活和更紧凑的滤波器响应，并且具有随频率偏移量增加的压缩点的ADC将实现数字域内的更多滤波。因此，低信道上噪声基底和高信道外压缩点是ADC的期望特征。
如上所述，已经在WO 2012/073117中提议可以通过使ADC成为CSF的一部分，来降低ADC的噪声贡献。他们提议通过ADC-DAC级联33来替换低通Rauch滤波器中的反馈电阻器Rfb，如图5中所示，其中ADC-DAC级联33包括模数转换器34和数模转换器35。在Rauch滤波器中，电阻器Rfb感测滤波器输出电压，滤波器输出电压本质上是与ADC输出相同的信号。通过用合适的传输增益来将ADC符号馈送至反馈DAC，其替代Rfb，保留了除现在在滤波器反馈环路内出现ADC噪声以及滤波器积分器增益帮助抑制该噪声的事实以外的滤波器行为。噪声成形现在在原点处具有零点，导致改进依赖于(归一化的)滤波器带宽。因此，宽CSF的输入相关噪声与在信道带宽处具有截止的CSF相比，包含更少的ADC噪声。因此，为了充分利用ADC噪声抑制，CSF带宽需要很宽，导致针对相邻信道的弱衰减。
总之，该文献的电路已经用ADC-DAC级联33替代了Rauch低通CSF中的电阻器Rfb，并实现了滤波ADC。该合并的CSF和ADC在ADC噪声成形中产生了附加的单个零点，减小了输入参考信道上ADC噪声贡献。尽管说明了有用的改进，但是存在与CSF和信号带宽的冲突，并且因此需要进一步的改进。
应注意的是，在图5中，模数转换器34被示为简单的量化器。然而，该ADC还可以是例如完整的Δ-∑转换器(例如图2中所示的Δ-∑转换器)。在以上文献中，已经示出了可以通过增加ADC自身中的Δ-∑调制器的阶数来实现更高阶噪声成形。然而，这等价于改进独立的ADC并且没有从CSF中获取任何益处。向Δ-∑调制器添加的任一积分器不对CSF做贡献，并且因此将只增加了电路面积(成本)、功耗并加重了任一ADC调制器的稳定性问题。
为了更好地理解合并的CSF-ADC噪声属性，可以再次参见图3。直接的分析导致了针对反馈环路、或Δ-∑ADC输出信号的以下表达式。
其中s是复频率并且H(s)是前向路径增益。为了简化但不失去一般性，已经使用了单位增益反馈的共同假设。
(1)中的右手侧第一项和第二项分别与信号传递函数(STF)和噪声传递函数(NTF)相对应。
通过将由Vnq表示的噪声引入反馈环路模型的输入，可以更清楚地看到环路对该噪声的影响和它如何和输入信号相关。对于独立的ADC，Vnq将通常表示量化噪声，但是在通常情况下它可以是在滤波器(即H(s))之后产生的任意类型的噪声。Vnq还可以描述被建模为好像在滤波器之后产生的噪声，但是噪声过程本身可能更复杂。
为了将任一输出量引回输入，简单地用输出信号除以STF。向我们的噪声模型应用这一点，得到：
因此，当用积分器(即H(s)＝1/s)表示H(s)时，当频率减小时对Vnq的抑制增加。即，较低频率信道上噪声比较高频率信道外噪声受至更多的抑制。
现在，当Vnq通常将表示量化噪声但是它实际上可以同样好地应用于合并的CSF和ADC时，针对ADC本身导出该模型。
因此，为了增加对ADC Vnq的抑制，在与ADC合并时使用具有多于一个积分器的滤波器(与WO 2012/073117中所使用的Rauch滤波器相反)将是有利的。
一种这样的滤波器是例如如图6中所示的Tow-Thomas双二阶型滤波器40，其中该滤波器40具有两个积分器电路。第一积分器电路包括运算放大器41、电容器C1和电阻器R1。运算放大器41的输出信号经由电容器C1反馈至它的反相输入。滤波器的输入信号经由电阻器R1与运算放大器41的反相输入连接。运算放大器41的非反相输入与地连接。该第一积分器电路的输出信号与第二积分器的输入连接，类似地，第二积分器电路包括运算放大器42、电容器C2和电阻器R3。运算放大器42的输出信号经由电容器C2反馈至它的反相输入。来自第一积分器电路的信号经由电阻器R3与运算放大器42的反相输入连接。运算放大器42的非反相输入与地连接。如图4中滤波器的情形一样，运算放大器42的输出信号(也是滤波器40的输出信号)可以与模数转换器14连接，并且它还将经由电阻器R2反馈回运算放大器41的反相输入以及经由电阻器R4反馈回运算放大器42的反相输入。积分器充当低通滤波器，并选择电容器C1和C2以及电阻器R1和R2的值，以提供与想要信道的带宽相对应的截止频率。
当该滤波器和ADC合并时，可以如图7所示经由电压源Vnq对ADC噪声建模。该特定滤波器拓扑具有相对于Vnq无阻尼积分器，其将提供较高的低频前向路径增益，并将因此比那些有阻尼积分器更多地抑制信道上噪声。
图6的Tow-Thomas示例的问题在于：具有分别经由R2和R4的两条反馈路径。如果仅用ADC-DAC级联替代电阻器之一，则仅相应的环路将从噪声成形中受益。还可以替换经由R2的反馈路径，或者替换经由R4的反馈路径，或替换二者。图8中示出了说明这些可能性的噪声模型，图8示出了具有勾勒了R2和R4反馈路径的备选路由的简化的Tow-Thomas双二阶型。ADC量化噪声用(Vnq)表示，并且分别用虚线示出了基于DAC的路径和用点划线示出了电阻器的路径。
如图8所示(即具有一个或两个反馈DAC)，三种可能的反馈单元组合的直接分析得到了以下噪声传递函数NTF，其中NTFR2表示当用DAC替换R2时的Vo/Vnq，NTFR4表示当用DAC替换R4时的Vo/Vnq，NTFR2，R4表示当用DAC替换R2和R4时的Vo/Vnq。
当H1(s)和H2(s)以积分器实现时，即H1(s)和H2(s)∝1/s，分别地，NTFR2，R4将在原点处具有双零点，NTFR2具有单零点，以及NTFR4具有单位增益，在滤波器转角频率(cornerfrequency)周围下凹(notch)。对于NTF中的该区别的直观解释是，每个NTF是从Vi到Vnq的注入点的信号路径(其中相应的反馈单元开路)的逆增益。例如，替换R2仅当在从Vi到Vnq的路径中只存在一个积分器(通过比值R4/R3放大)时受益于一阶零点。渐近地，NTFR4是单位1，除了在对于信道上ADC噪声导致无明显噪声成形的滤波器过渡区域中。因此优选替换两个反馈路径。
因此Tow-Thomas双二阶型滤波器与ADC的合并可以如图9所示例如通过针对两个反馈路径使用一个公共的DAC(即保留电阻器)来实现，或者如图10所示通过在每个反馈路径中使用单独的DAC来实现。
在图9中，第二积分器电路(即运算放大器42)的输出与ADC-DAC级联连接，ADC-DAC级联包括模数转换器44和数模转换器45，并且数模转换器45的输出经由电阻器R2反馈回运算放大器41的输入，以及经由电阻器R4反馈回运算放大器42的输入。
在图10中，第二积分器电路(即运算放大器42)的输出同样与模数转换器44连接，但是该模数转换器44的输出(也是合并的滤波器和ADC的输出)现在与两个数模转换器连接，其中数模转换器46替代电阻器R2并向运算放大器41的反相输入提供反馈信号，而数模转换器47替换电阻器R4并向运算放大器42的反相输入提供反馈信号。
在图9和图10二者中，模数转换器44被示为Δ-∑转换器。应该注意的是，该转换器可以是一阶或更高阶的Δ-∑转换器，并且正像图5的电路一样它可以只是量化器。
认识到在量化器(即ADC-DAC级联的ADC)中发生量化误差，可以看出，通过具有一个ADC但是多个DAC，可以用DAC来替换R2和R4二者(见图10)，并且当使用DAC替代电阻器时，由于两个积分器均是无阻尼的，所得到的量化噪声将经受Tow-Thomas示例中的二阶噪声成形。这一点在图11中示出，图11中示出了从Δ-∑调制器到图9或图10的滤波器输出的噪声传递函数。上方曲线示出了13MHz截止频率的噪声传递函数，而下方曲线示出了20MHz截止频率的噪声传递函数。
当然用单向DAC替换双向电阻器可能导致CSF特征中的偏差，但是这些是线性影响的，并且很容易对其进行补偿。在该示例中电阻器/DAC二者与虚拟地节点连接，所以电流本质上是单向的并且不需要补偿。
仍需要CSF与信道带宽之间的折衷，但是参见图11，使用所提出的方法，NTF斜率陡峭得多，而显著地缓解了这一问题。
上述滤波器是二阶滤波器(即它包括串联的两个积分器电路)，但是通过使用包括附加的积分器电路的更高阶的滤波器以及然后使用相应数量的具有ADC-DAC级联的反馈路径可以改进效果。通过使多个反馈DAC与同一ADC连接，可以将这一方法扩展到具有多个反馈环路但仅具有一个量化噪声源的其他滤波器拓扑(不同于Tow-Thomas滤波器)。
应该注意的是，在CSF反馈环路内添加ADC可能由于有限的ADC带宽而导致稳定性问题。考虑到ADC带宽显著地高于CSF带宽，以下方式足矣：插入与一个或更多个CSF积分器电容器(这里是C1和C2)串联的电阻器(参考例如图9和图10中的Rz)，生成将提高滤波器相位余量的一个或更多个零点。还可以通过使ADCΔ-∑调制器频率响应成形(例如通过添加如图12所示的前馈路径来增加它的带宽，图12示出了具有附加的前馈相位补偿路径(Rb2和Rb3)的三阶连续时间Δ-∑调制器的示例)来提高稳定性。在这种情况下，Δ-∑调制器是平衡电路或差分电路。图13中示出了使用前馈补偿的效果，图13示出了合并的Δ-∑转换器和滤波器的信号传递函数STF。实线示出了当在Δ-∑转换器中启用经由Rb2和Rb3馈入路径时的STF。虚线示出了当使Δ-∑转换器中禁用经由Rb2和Rb3馈入路径时的STF。
与ADC类似，DAC也将引入一些环路延迟，但是DAC通常具有高得多的固有带宽，或者比ADC少的延迟。DAC延迟取决于时钟频率(过采样率)。
ADC-DAC组合的定时还可能引入额外的延迟，但是在使用足够高的时钟频率的情况下，以上技术中的任意一种可以用于补偿合并的ADC、DAC和定时的合并相位延迟影响。然而，应当使时钟频率最小以节省功率。稍后描述另一种DAC延迟补偿的方法。因此，模数转换器可以被配置为以显著高于模拟滤波器的积分器带宽的采样速率来生成数字输出信号。
以下详细解决DAC延迟的问题。
为了简化但不失去一般性，在示例中已经使用了单端滤波器，但是在实际设计中很可能优选平衡的或差分的信号和分量。
在如图4中所示的传统CSF-ADC级联中，引回到CSF输入的信道上ADC噪声将加至CSF的输入噪声，而没有任何附加的噪声成形(即ADC噪声通过CSF经受如信号本身那样的相同的成形)。通常，ADC被设计为具有与CSF相同的信道上噪声基底，或低于CSF的信道上噪声基底，以使得不对整个动态范围过多地降级。在如WO 2012/073117中所提出的使用CSF内的ADC的情况下，提供了附加的一阶(仅有的)成形，然而导致了噪声成形和CSF带宽之间的冲突。采用这里公开的方法，通过CSF将一阶ADC噪声成形扩展为二阶或更高阶，由于噪声成形的斜率陡峭得多，这将缓解信道与CSF带宽之间的冲突。
因此对于CSF输入处的相同等价噪声，可以设计具有较高噪声基底的ADC，导致较低的功耗和较小的电路面积。例如，ADC输入积分器可以采用需要较小偏置电流的较小电容器，或者ADC滤波器可以具有更低阶(更低阶Δ-∑调制器)。备选地，对于同一功耗，由于ADC贡献将减少，可以实现较低的总噪声基底，或者较高的ADC噪声基底和更好的总噪声性能的组合。
已经用连续时间转换器完成了这些示例和分析。只要合适地考虑了混叠失真(例如对于将折叠到想要的信号带宽中的信号具有足够高的前向路径衰减，或具有足够高的采样频率以避免折叠频率分量损害想要的信号)，在采样后的(例如开关电容器)Δ-∑ADC中应用同一原则。
还可以使用除Δ-∑以外的其他类型的ADC。像是在离散时间Δ-∑情况下，可以需要对混叠进行合适地处理。
如上所述的ADC-DAC级联对于关注的典型信号具有平坦的频率响应。除上述电阻器之外，通过在ADC和与它相关联的任何DAC之间插入数字滤波器、电感器、电容器，可以合成更复杂的网络响应。显然，这可能对于环路延迟以及前面有滤波器的DAC的所需分辨率具有影响。可以用不同的方式对去往每个相关联的DAC的同一ADC输出进行滤波(或不滤波)。
示例CSF具有低通类型。所描述的方法也可以被扩展为其他熟知类型的CSF，如带通和复滤波器(具有I和Q路径)。
在上述电路中可以实现多种改进和附加特征，以下提及了其中的一些。
上述合并模拟滤波器(即CSF)和模数转换器的电路还可以被示为图14，图14示出了包括模数转换器ADC、反馈数模转换器DAC和模拟滤波器L1的频率选择性电路。作为示例，模拟滤波器L1可以被实现为图10中所示的二阶滤波器。Vi是模拟滤波器的输入信号，Vx是从滤波器到ADC的模拟信号，So是电路的数字输出信号，其还与反馈DAC连接，以及Vo1是从DAC到滤波器的输入的模拟反馈信号。
模拟滤波器L1的传递函数可以被写为L1a＝Vx/Vo1和L1b＝Vx/Vi。图14中的频率选择性电路的信号传递函数(STF)和噪声传递函数(NTF)是
STF＝L1b/(1-L1a)
NTF＝1/(1-L1a)
该频率选择性电路与常规连续时间Δ-∑调制器的不同之处在于，频率选择性电路的STF(由L1实现)的截止频率(或带宽)比它的ADC的采样速率小得多，如先前所提及的原因在于它与想要的信道的带宽相对应。
这一点的益处在于：当接收滤波器通带以外的强信号时，由频率选择性电路提供的信道选择滤波使频率选择性电路能够在其模拟滤波器中具有大于单位1的通带增益，而不经历压缩。滤波器可以具有大增益的事实是一个重要的特征，例如提供了放宽针对反馈DAC的噪声、时钟抖动和线性要求的益处。这使得与不采用滤波和增益的电路相比，更容易实现大的动态范围(DR)。
尽管优化了模拟滤波器极点以实现想要的STF(替代最佳NTF)，仍提供对于注入ADC中的模拟噪声和量化噪声的噪声成形。
如已经公开的，为了进一步减小量化噪声，ADC可以是如图15所示的Δ-∑调制器，在图15中Δ-∑调制器包括滤波器L2、量化器Q和反馈DAC(表示为DAC2)。L2的传递函数改变频率选择性电路的STF和NTF二者。尽管NTF改进了关注的频带，STF被DAC1和STF2的传递函数降级。这导致STF在存在大阻断信号的频率处出现波峰。因此现在可以将信号传递函数STF和噪声传递函数NTF写为：
STF＝L1b*STF2/(1-L1a*LDAC1*STF2
NTF＝1/(1-L1a*L2b-L2a)
如以上所述，WO 2012/073117中所描述的和图5中所示的电路的一些限制是：由于二阶Rauch滤波器，滤波器阶数被限制为2(未描述其他模拟滤波器)，并且模拟滤波部分仅给出了对于来自ADC的噪声的一阶噪声成形。
以上，公开了频率选择性电路，在频率性选择性电路中可以增加模拟滤波器的阶数，使得滤波电路的STF在它的通带外具有更尖锐的滚降，并提供更高阶的(更好的)噪声成形。这在很大程度上改善了滤波电路的选择性，并放宽了ADC的噪声要求。
通过使用模拟滤波器内的谐振器环路，能够获得进一步的改进，使在滤波电路的通带中最佳地分布NTF零点成为可能，具有改进对于来自模拟滤波器的噪声成形以进一步放宽对ADC的噪声要求(而不增加积分器的数量或影响STF)的益处。可以通过如图16(图16示出了具有分离的反馈DAC的三阶模拟滤波器的示例)所示使用电阻器Rg，通过环绕两个积分器的谐振器环路的使用，来改进由模拟滤波器L1所提供的噪声成形。使用电阻器Rg环绕两个积分器形成谐振器环路，以能够在滤波电路的通带中最佳地设置NTF零点。通过适当选择Rg，取决于下式能够从它们的原始位置移除NTF零点中的两个。
ωz＝√(1/(RgRc2C2C3)
其中Rc2是第二和第三积分器之间连接的电阻器，C2是积分器2的积分器电容器，以及C3是积分器3的积分器电容器。图17示出了具有和不具有由Rg实现的谐振器环路的截止频率为4.5MHz的三阶模拟滤波器的STF和NTF。可以清楚地看出，将NTF零点移至截止频率的大约90％提高了由模拟滤波器的积分器所提供的高频衰减。NTF零点的最佳位置是使由Δ-∑调制器贡献的噪声最小的位置，并且因此依赖与Δ-∑调制器的输入噪声频谱而变化。
在一些实施例中，可以如下所述实现电路的其他改进。
以上呈现的频率选择性电路的问题可能在于：整个滤波器的信号传递函数受到反馈DAC的传递函数LDAC1影响(由于采样/保持(S&H)和延迟)和Δ-∑调制器的信号传递函数STF2的影响。图15中所示的频率选择性电路的信号传递函数是：
STF＝L1b*STF2/(1-L1a*LDAC1*STF2)
如以下所示，使用具有连续时间级联积分输出反馈结构(CIFB)环路滤波器的常规二阶Δ-∑调制器会对于滤波电路的STF具有很大影响。如果LDAC1和STF2具有不同于单位1的幅度响应，并给出信号的相移，则该STF可能与想要的STF非常不同。因此，如果没有合适地设计或补偿，这些可能使滤波器衰减降级，并影响整个频率选择性电路的稳定性。一种绕开这些问题的方式可以是：相对于模拟滤波器的截止频率增加ADC时钟频率，但是这增加了功耗。
关于DAC传递函数，应注意的是，DAC1的频域传递函数是S&H LsH(s)＝(1-e-sT)/(sT)和延迟Ldelay(s)＝e-sT的级联，DAC1的频域传递函数是LDAC1(s)＝(1-e-sT)/(sT)*e-sT。
可以通过一阶Pade近似LSH(s)≈(2/T)/(s+2/T)或二阶Pade近似LSH(s)≈(12/T2)/(s2+6s/T+12/T2)来对采样操作做近似。
DAC延迟e-sTd的频域传递函数还可以利用二阶Pade近似Ldelay(s)≈(1-STd/2+s2Td 2/8)/(1+STd/2+s2Td 2/8)来建模。
在针对具有三阶模拟滤波器、Td＝0.5/fclk的DAC延迟和fclk＝1/T＝32*fBW的ADC时钟速率的频率选择性电路的信号传递函数(STF)和噪声传递函数(NTF)的解析表达式中插入这两个二阶近似，通过图18可以看出滤波器衰减被降级3dB。对于较低的时钟频率将会更加恶化。图18是示出对具有三阶模拟滤波器、半个时钟周期的DAC延迟和等于16的过采样率的频率选择性电路的STF的影响。在这种情况下，偏差大约是3-4dB。虚线示出了理想STF，并且实线示出了滤波电路的实际传递函数。
为了得到精确的滤波器传递函数而不增加时钟频率，做出对DAC影响(S&H和延迟)的频率补偿是有利的。如图19所示，其中图19示出了具有与模拟滤波器的反馈路径串联实现的零点以补偿S&H和延迟传递函数的滤波电路，可以通过在反馈路径中插入零点来完成对DAC S&H和DAC延迟的频率补偿。幸运的是，零点不必须被实现为独立的电路，还可以如图20所示通过合适的调整模拟滤波器的反馈系数和添加从Vo1到Vx的直接路径(即模拟滤波器的输出)来实现。
在Δ-∑ADC的情况下，Δ-∑的环路滤波器L2已经提供了从So到L2的第一积分器的求和节点的反馈路径。因此，可以作为替代，通过适当地修改Δ-∑调制器环路滤波器L2的反馈系数来实现图20的直接路径afb。由此，如图21所示，不需要附加电路来实现零点。应注意的是，然而，传递函数L1a和L2a被修改为了L1a’和L2a’。
使用模拟滤波器的反馈路径中的零点补偿DAC1中的S&H和延迟的影响，并为滤波电路创建精确的STF。使用这一想法可以减小时钟频率而不降低动态范围。这在先前是不可能实现的。
如以上所提及的，对于滤波电路的整个STF，ADC的信号传递函数STF2是重要的。实现具有标准二阶连续时间Δ-∑调制器的ADC，滤波电路的整个环路增益阶数增加(2)，并且因此滤波电路的STF的阶数也增加(2)，其将系统极点移出移动期望位置，见图22，图22示出了当使用具有CT(CIFB)环路滤波器的常规二阶Δ-∑调制器实现ADC时对于频率选择性电路的STF的影响。这导致了相邻信道中减小的滤波器衰减和潜在的稳定性问题。
为了得到精确的滤波器传递函数而不降低时钟频率，设计Δ-∑调制器的环路滤波器L2使其信号传递函数STF2具有平坦的幅度响应和最小的相移(STF2(s)＝1，从DC到足够高的频率)是有利的。根据选择连续时间(CT)还是选择离散时间(DT)，通过L2的合理设计能够用不同的方式来改进Δ-∑调制器的信号传递函数。根据它是DT还是CT调制器，优选的Δ-∑环路滤波器拓扑L2略微不同。在两种情况下目标均是：通过具有平坦的幅度响应和最小相移来实现尽可能小地影响滤波电路的STF的STF2。
如果Δ-∑调制器使用DT环路滤波器，则如果L2是图23中所示的形式则可以使STF2等于1，在图23中STF2＝1低于奈奎斯特频率，并且Δ-∑调制器的噪声传递函数NTF2＝1/(1+L)。L可以是给出任意阶噪声成形而不影响STF2的任意阶数。这允许实现想要的STF＝L1b/(1-L1a)。可以用至少两种方法来实现环路滤波器L2，即使用积分器与前馈补偿的级联(CIFF)或者使用积分器与反馈补偿的级联(CIFB)。原则不限于任意特定环路滤波器阶数。
在CTΔ-∑调制器的情况下，幅度和相位不能等于在频率中任意高的1，原因在于CTΔ-∑调制器总是具有固有反混叠滤波。然而，可以例如通过使用以下描述的方法之一来改进它的频率响应(STF2)。
一种改进CTΔ-∑调制器的频率响应的方法是如图12所示使用具有电阻器Rb2和Rb3的前馈路径，图12示出了具有附加的前馈相位补偿路径(Rb2和Rb3)的三阶连续时间Δ-∑调制器的示例。
另一种改进CTΔ-∑调制器的频率响应的方法是使用与积分器的反馈电容器串联的电阻器(见图9和图10的Rz)来实现零点。如果需要多于一个零点，则可以在Δ-∑调制器的模拟滤波器中或者在Δ-∑调制器的环路滤波器中设置该电阻器或者二者中均设置该电阻器。
通过实现上述Δ-∑调制器的环路滤波器L2，可以具有高阶L2(良好的噪声成形)而不使期望滤波器衰减降级。还可能提高稳定性。这在先前是不可能实现的。
尽管本发明已经描述和示出了多个实施例，但是本发明不限于此，还可以在以下权利要求中所定义的主体范围内用其他方式来实现。

Claims (17)

1.一种频率选择性电路，被配置为将模拟输入信号转换为数字输出信号，所述频率选择性电路包括：
·模数转换器，被配置为基于模数转换器的模拟输入信号来生成所述频率选择性电路的数字输出信号；
·数模转换器，被布置为基于模数转换器生成的所述数字输出信号来生成模拟反馈信号；以及
·模拟滤波器，被布置为基于数模转换器生成的模拟反馈信号和频率选择性电路的模拟输入信号来生成模数转换器的模拟输入信号，
其中所述模拟滤波器包括串联的至少两个积分器，
其特征在于
每个积分器具有包括模数转换器与数模转换器级联的单独的反馈路径，使得所述频率选择性电路的总噪声传递函数除模数转换器的噪声传递函数中的零点之外还具有至少两个零点，并且
所述频率选择性电路还包括电阻器，所述电阻器被布置为形成环绕所述模拟滤波器的两个积分器的谐振器环路。
2.根据权利要求1所述的频率选择性电路，其特征在于：所述模拟滤波器的每个积分器提供低通滤波函数，所述低通滤波函数具有与所述频率选择性电路的模拟输入信号的所选频带相对应的截止频率。
3.根据权利要求2所述的频率选择性电路，其特征在于：模数转换器被配置为以显著高于模拟滤波器的积分器的截止频率的采样速率来生成所述数字输出信号。
4.根据权利要求1至3中任一项所述的频率选择性电路，其特征在于：所述模拟滤波器具有大于单位1的增益。
5.根据权利要求1至3中任一项所述的频率选择性电路，其特征在于：所述模拟滤波器的每个积分器具有包括数模转换器的单独的反馈路径，所述数模转换器被布置为生成馈送到该积分器的输入的模拟反馈信号。
6.根据权利要求1至3中任一项所述的频率选择性电路，其特征在于：所述频率选择性电路被配置为在所述模拟滤波器的通带中具有基本平坦的信号传递函数。
7.根据权利要求1至3中任一项所述的频率选择性电路，其特征在于：所述模拟滤波器的每个积分器包括运算放大器、在运算放大器的输入和输出之间耦合的电容器以及与运算放大器的所述输入耦合的输入电阻器。
8.根据权利要求1至3中任一项所述的频率选择性电路，其特征在于：所述模数转换器是量化器。
9.根据权利要求1至3中任一项所述的频率选择性电路，其特征在于：所述模数转换器是Δ-∑转换器。
10.根据权利要求9所述的频率选择性电路，其特征在于：所述模数转换器是更高阶的Δ-∑转换器。
11.根据权利要求9所述的频率选择性电路，其特征在于：所述模数转换器具有离散时间环路滤波器。
12.根据权利要求9所述的频率选择性电路，其特征在于：所述模数转换器具有连续时间环路滤波器。
13.根据权利要求9所述的频率选择性电路，其特征在于：所述模数转换器包括具有前馈补偿的积分器的级联。
14.根据权利要求12所述的频率选择性电路，其特征在于：另一电阻器与耦合在所述模拟滤波器的至少一个积分器的运算放大器的输出和输入之间或所述模数转换器的环路滤波器的输出和输入之间的电容器串联耦合。
15.根据权利要求1至3中任一项所述的频率选择性电路，其特征在于：所述频率选择性电路还被配置为具有在从所述数模转换器到所述模拟滤波器的反馈路径中插入的零点。
16.根据权利要求15所述的频率选择性电路，其特征在于：通过修改所述模拟滤波器的反馈系数并引入从数模转换器的输出到模拟滤波器的输出的直接路径来实现所述零点。
17.根据权利要求15所述的频率选择性电路，其特征在于：所述模数转换器是Δ-∑转换器，并且通过所述模拟滤波器和所述Δ-∑转换器二者的修改后的反馈系数来实现所述零点。
CN201380073514.3A 2013-02-21 2013-02-21 配置为将模拟输入信号转换为数字输出信号的频率选择性电路 Active CN105009458B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2013/053424 WO2014127821A1 (en) 2013-02-21 2013-02-21 A frequency selective circuit configured to convert an analog input signal to a digital output signal

Publications (2)

Publication Number Publication Date
CN105009458A CN105009458A (zh) 2015-10-28
CN105009458B true CN105009458B (zh) 2018-11-16

Family

ID=47750669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380073514.3A Active CN105009458B (zh) 2013-02-21 2013-02-21 配置为将模拟输入信号转换为数字输出信号的频率选择性电路

Country Status (4)

Country Link
US (1) US9543978B2 (zh)
EP (1) EP2959589A1 (zh)
CN (1) CN105009458B (zh)
WO (1) WO2014127821A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9692458B2 (en) * 2014-06-20 2017-06-27 GM Global Technology Operations LLC Software programmable cellular radio architecture for telematics and infotainment
US9622181B2 (en) * 2014-11-06 2017-04-11 GM Global Technology Operations LLC Power efficient, variable sampling rate delta-sigma data converters for flexible radio communication systems
US9590590B2 (en) 2014-11-10 2017-03-07 Analog Devices Global Delta-sigma modulator having transconductor network for dynamically tuning loop filter coefficients
US9509326B1 (en) 2015-06-10 2016-11-29 Intel IP Corporation Apparatus for correcting linearity of a digital-to-analog converter
US9680496B2 (en) 2015-06-25 2017-06-13 Intel Corporation Apparatus for overload recovery of an integrator in a sigma-delta modulator
US20170302483A1 (en) * 2015-10-06 2017-10-19 Maxlinear Asia Singapore Private Limited Receiver Based Envelope Detector
EP3523879A1 (en) 2016-10-25 2019-08-14 Huawei Technologies Co., Ltd. Receiver
US10153751B2 (en) 2017-01-23 2018-12-11 Samsung Display Co., Ltd. Second order switched capacitor filter
US10103744B1 (en) * 2017-04-12 2018-10-16 Analog Devices Global Power scaling a continuous-time delta sigma modulator
JP6945331B2 (ja) * 2017-04-18 2021-10-06 ルネサスエレクトロニクス株式会社 アナログ・ディジタル変換器およびミリ波レーダシステム
EP3422569B1 (en) * 2017-06-30 2021-11-10 Nxp B.V. An amplifier circuit
EP3477855B1 (en) * 2017-10-25 2023-06-14 ams International AG Sensor arrangement
CN112262528A (zh) * 2018-08-01 2021-01-22 阿尔戈半导体有限公司(He 359654) 具有滤波后输出的数字功率放大器
US10872236B1 (en) 2018-09-28 2020-12-22 Amazon Technologies, Inc. Layout-agnostic clustering-based classification of document keys and values
US11257006B1 (en) 2018-11-20 2022-02-22 Amazon Technologies, Inc. Auto-annotation techniques for text localization
US10949661B2 (en) 2018-11-21 2021-03-16 Amazon Technologies, Inc. Layout-agnostic complex document processing system
US10361711B1 (en) * 2018-12-13 2019-07-23 Analog Devices Global Unlimited Company Stub filters to improve blocker tolerance in continuous-time residue generation analog-to-digital converters
CN112583406B (zh) * 2019-09-30 2024-02-09 瑞昱半导体股份有限公司 模拟数字转换器装置与模拟数字转换器电路系统
US10784881B1 (en) * 2019-11-15 2020-09-22 Liquid Instruments Pty Ltd. Blended anti-aliasing analog-to-digital conversion for digital test and measurement devices
CN112637096B (zh) * 2020-12-09 2022-08-26 西安理工大学 基于混沌成形滤波器和脉冲位置调制的差分键控通信方法
CN114401010B (zh) * 2022-01-13 2023-07-07 深圳市晶扬电子有限公司 一种基于自适应增量调制的模拟数字转换电路及设计方法
CN115514363B (zh) * 2022-11-09 2023-01-20 南方电网数字电网研究院有限公司 低功耗模数转换电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375507A (zh) * 2006-01-25 2009-02-25 Nxp股份有限公司 具有用于rc分布补偿的电容和/或电阻数字自校准装置的连续时间sigma-delta模数转换器
CN101971502A (zh) * 2007-12-19 2011-02-09 意法爱立信有限公司 在反馈路径中具有减小的位数的多位西格玛-德尔塔调制器
CN102404014A (zh) * 2010-09-10 2012-04-04 富士通半导体股份有限公司 具有具备电流模式输入的反馈连续时间delta-sigma调制器的接收机
US20120139764A1 (en) * 2010-12-03 2012-06-07 Marco Sosio Continuous Time Sigma-Delta ADC with Embedded Low-Pass Filter

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392042A (en) * 1993-08-05 1995-02-21 Martin Marietta Corporation Sigma-delta analog-to-digital converter with filtration having controlled pole-zero locations, and apparatus therefor
US6271781B1 (en) * 1998-06-10 2001-08-07 Lockheed Martin Corporation Nonlinear filter correction of multibit ΣΔ modulators
US6414615B1 (en) * 2000-03-22 2002-07-02 Raytheon Company Excess delay compensation in a delta sigma modulator analog-to-digital converter
CN1813411A (zh) 2003-06-27 2006-08-02 皇家飞利浦电子股份有限公司 包括sigma－delta调制器的模数转换器和具有该模数转换器的接收机
US7075468B1 (en) * 2003-10-14 2006-07-11 Lockheed Martin Corporation Wide-bandwidth, low-latency sigma-delta modulator
US7576670B2 (en) * 2004-09-02 2009-08-18 Infineon Technologies Ag Sigma-delta analog-digital converter for an xDSL multistandard input stage
US8159380B2 (en) 2004-11-16 2012-04-17 St-Ericsson Sa Continuous-time sigma-delta analog-to-digital converter with non-invasive filter(s) for immunity preservation against interferers
JP4866482B2 (ja) * 2007-08-10 2012-02-01 ナショナル ユニヴァーシティー オブ シンガポール 帯域通過シグマ−デルタ変調のためのシステム及び方法
US8436757B2 (en) 2009-03-04 2013-05-07 National University Corporation Gunma University Complex bandpass ΔΣAD modulator and digital radio receiver
US20140077984A1 (en) * 2012-09-14 2014-03-20 Mediatek Inc. Delta-sigma modulator using hybrid excess loop delay adjustment scheme and related delta-sigma modulation method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101375507A (zh) * 2006-01-25 2009-02-25 Nxp股份有限公司 具有用于rc分布补偿的电容和/或电阻数字自校准装置的连续时间sigma-delta模数转换器
CN101971502A (zh) * 2007-12-19 2011-02-09 意法爱立信有限公司 在反馈路径中具有减小的位数的多位西格玛-德尔塔调制器
CN102404014A (zh) * 2010-09-10 2012-04-04 富士通半导体股份有限公司 具有具备电流模式输入的反馈连续时间delta-sigma调制器的接收机
US20120139764A1 (en) * 2010-12-03 2012-06-07 Marco Sosio Continuous Time Sigma-Delta ADC with Embedded Low-Pass Filter

Also Published As

Publication number Publication date
US20160036460A1 (en) 2016-02-04
US9543978B2 (en) 2017-01-10
EP2959589A1 (en) 2015-12-30
CN105009458A (zh) 2015-10-28
WO2014127821A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
CN105009458B (zh) 配置为将模拟输入信号转换为数字输出信号的频率选择性电路
US9755677B2 (en) Testing tone free close loop notch frequency calibration for delta-sigma data converters
CN101601185B (zh) 包括频率选择电路的装置和方法
US7880654B2 (en) Continuous-time sigma-delta modulator with multiple feedback paths having independent delays
US7852249B2 (en) Sigma-delta modulator with digitally filtered delay compensation
CN101675592B (zh) 改进a/d转换器和接收机的性能
US9985809B2 (en) Dynamic range of wideband RF front end using delta sigma converters with envelope tracking and injected digitally equalized transmit signal
US9622181B2 (en) Power efficient, variable sampling rate delta-sigma data converters for flexible radio communication systems
US9692458B2 (en) Software programmable cellular radio architecture for telematics and infotainment
US9853843B2 (en) Software programmable, multi-segment capture bandwidth, delta-sigma modulators for flexible radio communication systems
US9648562B2 (en) Transceiver front-end circuit for a cellular radio that employs components for reducing power consumption
US9537514B2 (en) High oversampling ratio dynamic element matching scheme for high dynamic range digital to RF data conversion for cellular communications
US9722638B2 (en) Software programmable, multi-segment capture bandwidth, delta-sigma modulators for cellular communications
US9780942B2 (en) Optimized data converter design using mixed semiconductor technology for cellular communications
Ritter et al. Sigma-Delta ADCs with Improved Interferer Robustness

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant