JPWO2010055619A1 - 周波数シンセサイザ、無線通信装置、及び無線通信装置の制御方法 - Google Patents

周波数シンセサイザ、無線通信装置、及び無線通信装置の制御方法 Download PDF

Info

Publication number
JPWO2010055619A1
JPWO2010055619A1 JP2010537673A JP2010537673A JPWO2010055619A1 JP WO2010055619 A1 JPWO2010055619 A1 JP WO2010055619A1 JP 2010537673 A JP2010537673 A JP 2010537673A JP 2010537673 A JP2010537673 A JP 2010537673A JP WO2010055619 A1 JPWO2010055619 A1 JP WO2010055619A1
Authority
JP
Japan
Prior art keywords
signal
frequency
frequency synthesizer
amplitude
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010537673A
Other languages
English (en)
Inventor
兒玉　浩志
浩志 兒玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2010055619A1 publication Critical patent/JPWO2010055619A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
    • H03B5/1246—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance
    • H03B5/1253—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising transistors used to provide a variable capacitance the transistors being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
    • H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K25/00—Pulse counters with step-by-step integration and static storage; Analogous frequency dividers
    • H03K25/02—Pulse counters with step-by-step integration and static storage; Analogous frequency dividers comprising charge storage, e.g. capacitor without polarisation hysteresis
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Transmitters (AREA)

Abstract

送信電力を切り替え可能であり且つ極微弱電力での送信を行う無線通信装置に適用される場合に、送信性能の劣化を抑制することが可能な周波数シンセサイザを提供する。周波数シンセサイザ１は、ＶＣＯ１０、ＰＬＬ回路１８および第１の制御回路（振幅制御回路１６及び参照信号発生回路１７）を含む。ＶＣＯ１０は、周波数制御電圧に応じて発振周波数を変更可能であり、振幅制御信号に応じて出力信号振幅を変更可能である。ＰＬＬ回路１８は、ＶＣＯ１０の出力信号を分周した信号と基準周波数信号との比較結果に応じて周波数制御電圧を生成する。また、第１の制御回路（回路１６及び１７）は、振幅制御信号をＶＣＯ１０に供給し、出力信号振幅が外部から供給されるモード切り替え信号（制御信号ＣＯＤＥ＿ＲＥＦ）に対応した大きさとなるようＶＣＯ１０を制御する。

Description

本発明は、ＰＬＬ周波数シンセサイザに関し、特にＰＬＬ周波数シンセサイザに含まれる電圧制御発振器（ＶＣＯ）の出力信号振幅の制御に関する。
ＰＬＬ（Phase Locked Loop）周波数シンセサイザ（以下、単に周波数シンセサイザと呼ぶ）は、電圧制御発振器（ＶＣＯ：voltage controlled oscillator）と、ＶＣＯの発振周波数を所望の周波数にロックするためのＰＬＬ（Phase Locked Loop）回路を有する（例えば特許文献１〜３を参照）。図２４は、周波数シンセサイザの基本的な構成例を示すブロック図である。図２４に示す周波数シンセサイザ８は、ＶＣＯ８０と、ＶＣＯ８０の発振周波数をロックするためのＰＬＬ回路を有する。当該ＰＬＬ回路には、分周器１１、位相・周波数比較器１２、チャージポンプ１３及びローパスフィルタ（ＬＰＦ：Low Pass Filter）１４が含まれる。
ＶＣＯ８０は、チャージポンプ１３によって駆動されるＬＰＦ１４から供給される制御電圧に従う周波数で発振する。位相・周波数比較器１２は、分周器１１によりＶＣＯ８０の発振周波数が分周された信号と参照クロック信号Ｆ＿ＲＥＦとの位相差を検出する。チャージポンプ１３は、位相・周波数比較器１２の出力を直流に変換する。つまり、チャージポンプ１３は、位相・周波数比較器１２による位相差の検出結果に応じて、ＬＰＦ１４に対する電流パルスの注ぎ込み又は引き抜きを行う。例えば、参照クロック信号Ｆ＿ＲＥＦの位相が分周器１１の出力信号の位相より進んでいる場合には、チャージポンプは電流パルスの注ぎ込みを行う。なお、ここでは、ＶＣＯ８０の制御電圧と発振周波数が単調増加の関係にあると仮定している。チャージポンプ１３により生成される電流パルスは、ＬＰＦ１４により平滑化され、更新された制御電圧としてＶＣＯ８０に供給される。このような処理過程が繰り返されることで、分周器１１の出力信号と参照クロック信号Ｆ＿ＲＥＦとの位相差がゼロに漸近し、ＶＣＯの出力周波数がロックされる。
図２４に示した周波数シンセサイザ８は、例えば、無線送受信器内のアップコンバータ及びダウンコンバータに対するローカル（クロック）信号を供給源として使用される。この場合、ＶＣＯ８０の出力信号は、バッファ１５を介して両コンバータに供給される。
特開２００５−７２８７５号公報 特開２００７−４９２７７号公報 特開平７−１７７０２８号公報
従来の周波数シンセサイザは、周波数シンセサイザから発生されるスプリアス信号の電力の調整が困難であるという問題を有する。図２５は、周波数シンセサイザ８を無線送信機に適用した場合に、周波数シンセサイザ８から発生されるスプリアスの伝達経路を示す図である。周波数シンセサイザ８からのスプリアスの伝達経路は、直接伝達経路（図２５の点線）と間接伝達経路（図２５の破線）の２つに大別される。直接伝達経路は、アンテナ８５に供給される送信アンプ８４の出力に直接伝達される経路である。一方、間接伝達経路は、送信アンプ８４の入力より前段のブロック、つまりアナログベースバンド部８２やアップコンバータ（ミキサ）８３に伝達される経路である。
図２５に示した無線送信機が、極微弱電力通信（例えば送信電力−７０ｄＢｍ／ＭＨｚ以下）を行う場合、上記の２つの主要な伝達経路のうち直接経路によるスプリアスが特に問題となる。図２６Ａは、図２５に示した無線送信機が、送信電力−４０ｄＢｍ／ＭＨｚ程度で信号送信を行う場合の送信スペクトラムを示している。一方、図２６Ｂは、図２５に示した無線送信機が、送信電力−７０ｄＢｍ／ＭＨｚ程度の極微弱電力で信号送信を行う場合の送信スペクトラムを示している。なお、以下では、極微弱電力で信号送信を行う通信モードを「極微弱電力通信モード」と呼ぶ。また、極微弱電力通信モードに比べて十分に大きい送信電力（例えば送信電力−７０ｄＢｍ／ＭＨｚ程度）で信号送信を行う通信モードを「通常電力通信モード」と呼ぶ。通常電力通信モードでは、送信電力が大きいために長距離伝送が可能となる。一方、極微弱電力通信モードでは、送信電力が小さいために通信可能距離は短く制限されるが、日本国の電波法による周波数制限が緩和される。
図２６Ａに示す通常電力通信モードから図２６Ｂに示す極微弱電力通信モードへ無線送信機の通信モードを切り替える場合を考える。極微弱電力通信モードでは、送信アンプ８４のゲインが低く設定される。このため、間接伝達経路を経由したスプリアスは減衰され、スプリアスの送信信号に対する比が維持されるため問題とならない。一方、直接伝達経路を経由したスプリアスは送信アンプ８４によって減衰されない。このため、直接伝達経路を経由したスプリアスの電力は相対的に大きくなり、伝送速度や伝送距離が制限されてしまう。また、直接伝達経路を経由したスプリアスの放射によって、日本国の電波法に照らして無線局免許が不要とされる許容値を超えて送信電力が大きくなる場合、いわゆる微弱無線局としての無線送信機の使用が違法なものとなる。
仮に、周波数シンセサイザ８の出力信号電力が十分に小さくなるよう設計した場合、直接伝達経路を経由したスプリアスを含めて、スプリアスレベルを常に小さく抑えることができる。しかしながら、通常電力通信モードでのアップコンバータ８３及び受信用のダウンコンバータ（不図示）のゲインが小さくなってしまうため、送受信性能が劣化してしまう。また、仮に、主要なスプリアス源であるＶＣＯ８０の電力が小さくなるよう設計することでも、同様にスプリアスレベルを常に小さくできる。しかしながら、ＶＣＯ８０に起因する位相雑音の増大を招くため、やはり送受信性能が劣化してしまう。
本発明は、送信電力を切り替え可能であり且つ極微弱電力での送信を行う無線通信装置に適用される場合に、送信性能の劣化を抑制することが可能な周波数シンセサイザを提供することを目的とする。
本発明の第１の態様にかかる周波数シンセサイザは、電圧制御発振器、ＰＬＬ回路および第１の制御回路を含む。前記電圧制御発振器は、周波数制御電圧に応じて発振周波数を変更可能であり、振幅制御信号に応じて出力信号振幅を変更可能である。前記ＰＬＬ回路は、前記電圧制御発振器の出力信号又は前記出力信号を分周した信号と基準周波数信号との比較結果に応じて前記周波数制御電圧を生成する。また、前記第１の制御回路は、前記振幅制御信号を前記電圧制御発振器に供給し、前記出力信号振幅が外部から供給されるモード切り替え信号に対応した大きさとなるよう前記電圧制御発振器を制御する。
本発明の第２の態様にかかる無線通信装置は、上述した本発明の第１の態様にかかる周波数シンセサイザを含む。さらに、当該無線通信装置は、前記周波数シンセサイザの出力信号を局部発振信号として用いて通信信号の周波数変換を行うミキサと、前記モード切り替え信号を前記周波数シンセサイザに供給する制御部を含む。当該制御部は、前記通信信号の送信電力が異なる複数の通信モードの間でのモード切り替えに応じて前記モード切り替え信号を生成する。
本発明の第３の態様にかかる方法は、周波数シンセサイザと、前記周波数シンセサイザの出力信号を局部発振信号として用いて通信信号の周波数変換を行うミキサとを備える無線通信装置の制御方法である。当該方法は、
（ａ）前記通信信号の送信電力が異なる複数の通信モードの間でのモード切り替えに応じてモード切り替え信号を生成するステップ、及び
（ｂ）前記モード切り替え信号を前記周波数シンセサイザに供給し、前記周波数シンセサイザに含まれる電圧制御発振器の出力信号振幅の大きさを前記通信信号の送信電力の大きさに応じて変更するステップを含む。
本発明により、送信電力を切り替え可能であり且つ極微弱電力での送信を行う無線通信装置に適用される場合に、送信性能の劣化を抑制することが可能な周波数シンセサイザを提供できる。また、送信電力を切り替え可能な無線通信装置が極微弱電力での送信を行う際の送信性能の劣化を抑制できる。
本発明の第１の実施形態にかかる周波数シンセサイザの構成を示すブロック図である。 第１の実施形態にかかる周波数シンセサイザに含まれるＶＣＯの具体的な回路例を示す図である。 第１の実施形態にかかる周波数シンセサイザに含まれるＶＣＯの他の回路例を示す図である。 第１の実施形態にかかる周波数シンセサイザに含まれる振幅制御回路の具体的な回路例を示す図である。 図２に示した振幅制御回路の動作を示す図である。 図２に示した振幅制御回路の動作を示す図である。 第１の実施形態にかかる周波数シンセサイザに含まれる振幅制御回路の他の回路例を示す図である。 第１の実施形態にかかる周波数シンセサイザの動作を示す波形図である。 通常電力通信モードで許容されるＶＣＯ振幅と位相雑音の関係を示す図である。 極微弱電力送信モードで許容されるＶＣＯ振幅と位相雑音の関係及びＶＣＯ振幅とスプリアス電力の関係を示す図である。 第１の実施形態にかかる周波数シンセサイザを適用した無線通信装置の構成例を示すブロック図である。 本発明の第２の実施形態にかかる周波数シンセサイザの構成を示すブロック図である。 第２の実施形態にかかる周波数シンセサイザに含まれる振幅制御回路の具体的な回路例を示す図である。 第２の実施形態にかかる周波数シンセサイザの動作を示す波形図である。 本発明の第３の実施形態にかかる周波数シンセサイザの構成を示すブロック図である。 第３の実施形態にかかる周波数シンセサイザに含まれる感度可変分周器の具体的な回路例を示す図である。 背景技術にかかる感度固定分周器の一般的な周波数特性を示す参考図である。 図１５に示した感度可変分周器の周波数特性を示す図である。 第３の実施形態にかかる周波数シンセサイザに含まれる感度可変分周器の他の回路例を示す図である。 図１８に示した感度可変分周器の周波数特性を示す図である。 第３の実施形態にかかる周波数シンセサイザの動作を示す波形図である。 本発明の第４の実施形態にかかる周波数シンセサイザの構成を示すブロック図である。 第４の実施形態にかかる周波数シンセサイザに含まれる振幅制御回路の具体的な回路例を示す図である。 本発明の第５の実施形態にかかる周波数シンセサイザの構成を示すブロック図である。 背景技術にかかる周波数シンセサイザの構成を示すブロック図である。 無線送信器に適用された周波数シンセサイザから発生されるスプリアスの伝達経路を示す図である。 通常電力通信モードの周波数スペクトラム波形を示す概略図である。 極微弱電力送信モードの周波数スペクトラム波形を示す概略図である。
以下では、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。各図面において、同一要素には同一の符号が付されており、説明の明確化のため、必要に応じて重複説明は省略される。
＜第１の実施の形態＞
図１は、本実施形態にかかる周波数シンセサイザ１の構成を示すブロック図である。周波数シンセサイザ１は、ＶＣＯ１０、ＶＣＯ１０の発振周波数をロックするためのＰＬＬ回路１８を含む。当該ＰＬＬ回路１８は、分周器１１、位相・周波数比較器１２、チャージポンプ１３、及びＬＰＦ１４を含む。なお、ＰＬＬ回路１８の構成は、図２４に示した一般的な周波数シンセサイザ８と同様であるため、ここでは説明を省略する。
周波数シンセサイザ１は、さらに、ＶＣＯ１０の出力信号振幅を制御するためのフィードバックループを有する。当該フィードバックループは、振幅制御回路１６を含む。振幅制御回路１６は、ＶＣＯ１０の出力信号振幅を監視し、ＶＣＯ１０の出力信号振幅が所定の目標値に近づくように振幅制御信号を繰り返し生成してＶＣＯ１０に供給する。また、ＶＣＯ１０は、ＬＰＦ１４から供給される制御電圧に応じて発振周波数を変更するための構成に加えて、振幅制御回路１６からの振幅制御信号に応じて出力信号振幅を変更するための構成を有する。
図１の構成例は、出力信号振幅の目標レベルを規定する参照信号Ｖ＿ＲＥＦを振幅制御回路１６に与えるために、参照信号発生回路１７を含む。参照信号発生回路１７は、Ｖ＿ＲＥＦを指定する制御信号ＣＯＤＥ＿ＲＥＦを入力し、制御信号ＣＯＤＥ＿ＲＥＦに応じてＶ＿ＲＥＦの大きさを切り替える。例えば、上述した通常電力通信モード及び極微弱電力送信モードにそれぞれ対応する２通りのＣＯＤＥ＿ＲＥＦを参照信号発生回路１７に与えればよい。この場合、参照信号発生回路１７は、ＣＯＤＥ＿ＲＥＦに応じて、通常電力通信モードに対応するＶ＿ＲＥＦ又は極微弱電力送信モードに対応するＶ＿ＲＥＦを出力すればよい。つまり、制御信号ＣＯＤＥ＿ＲＥＦは、送信電力が異なる複数の通信モード間でのモード切り替えを示す信号である。
続いて以下では、ＶＣＯ１０及び振幅制御回路１６の具体的な回路構成例について順に説明する。図２は、ＶＣＯ１０の具体例の１つを示す回路図である。クロスカップルされたＮチャネルＭＯＳトランジスタＭ１及びＭ２と、クロスカップルされたＰチャネルＭＯＳトランジスタＭ３及びＭ４は、それぞれ負性抵抗として動作する。インダクタ１００、バラクタ１０１及び１０２、並びにキャパシタアレイ１０３は、共振回路を構成する。可変容量素子としてのバラクタ１０１及び１０２は、ＬＰＦ１４から供給される制御電圧ＶＣＴＲＬの大きさに応じてその容量が変化し、ＶＣＯ１０の発振周波数を変化させる。また、キャパシタアレイ１０３は、ＶＣＯ１０の発振中心周波数に対するオフセット調整のために使用される。キャパシタアレイ１０３に含まれる各スイッチは、外部から供給される制御信号ＣＯＤＥ＿Ｆ０に応じて動作する。例えば、制御信号ＣＯＤＥ＿Ｆ０は、周波数シンセサイザ１が適用される無線通信装置に含まれる制御部が生成すればよい。
また、スイッチ１０４〜１０６及びＮチャネルＭＯＳトランジスタＭ５〜Ｍ７を含むスイッチ付きＭＯＳアレイは電流源として動作し、振幅制御信号ＣＯＤＥ＿ＡＭＰに応じてバイアス電流量を変更可能である。スイッチ１０４〜１０６は、振幅制御回路１６によって生成される振幅制御信号ＣＯＤＥ＿ＡＭＰに応じて動作し、トランジスタＭ５〜Ｍ７のゲートに対するバイアス電圧ＶＢＩＡＳの供給を制御する。例えば、トランジスタＭ６のサイズをＭ５の２倍、Ｍ７のサイズをＭ５の４倍とすれば、バイナリコードとされた振幅制御信号ＣＯＤＥ＿ＡＭＰによってバイアス電流量が段階的に切り替えられ、ＶＣＯ１０の出力信号振幅も段階的に切り替えられる。なお、トランジスタＭ５〜Ｍ７のサイズを同一とし、振幅制御信号ＣＯＤＥ＿ＡＭＰをサーモメータコードとしてもよい。
図２に示したＶＣＯ１０の回路構成が一例に過ぎないことは勿論である。例えば、周波数オフセットの調整が不要である場合には、キャパシタアレイ１０３は省略されてもよい。ＶＣＯ１０は、ＰチャネルＭＯＳクロスカップルＭ３及びＭ４を含まずに構成することも可能である。また、バイアス電流を調整するためのトランジスタＭ５〜Ｍ７の数は一例である。
図３にＶＣＯ１０の他の回路例を示す。図３の例では、ＰチャネルＭＯＳクロスカップルＭ３及びＭ４が省略されている。また、キャパシタアレイ１０３が複数のバラクタによって構成されている。また、バイアス電流調整のために、トランジスタＭ８及びスイッチ１０７が追加されている。
図４は、振幅制御回路１６の具体的な構成例の１つを示すブロック図である。ピーク検出回路１６０は、出力信号振幅の目標値を定める参照信号Ｖ＿ＲＥＦのピークレベル（つまり振幅）を検出する。同様に、ピーク検出回路１６１は、ＶＣＯ１０の出力信号のピークレベルを検出する。コンパレータ１６２は、参照信号Ｖ＿ＲＥＦの振幅とＶＣＯの出力信号の振幅とを比較する。コンパレータ１６２の出力信号は、制御ロジック回路１６３により演算された後に、振幅制御信号ＣＯＤＥ＿ＡＭＰとしてＶＣＯ１０へ供給される。図４の構成例では、コンパレータ１６２に入力より前段の各信号はアナログ信号であり、コンパレータ１６２の出力以降の後段の各信号はデジタル信号である。
なお、図４の構成が一例に過ぎないことは勿論である。例えば、図６に示すように、コンパレータ１６２の代わりにオペアンプ１６４を用いてもよい。図６の例では、ＶＣＯ１０の出力信号振幅がアナログ信号のみで制御される。
図５Ａ及び図５Ｂは、図４に示した振幅制御回路１６の動作を示す波形図である。図５Ａは、ＶＣＯ１０の出力信号振幅が参照信号Ｖ＿ＲＥＦに比べて大きい場合を示している。この場合、コンパレータ１６２は、"１"を出力する。一方、図５Ｂは、ＶＣＯ１０の出力信号振幅が参照信号Ｖ＿ＲＥＦに比べて小さい場合を示している。この場合、コンパレータ１６２は、"０"を出力する。このように１ビットコンパレータを用いることは、ダイナミックレンジが狭く、精度が低い微細ＣＭＯＳプロセスに適している。また、できるだけデジタル信号で処理できる点も微細ＣＭＯＳプロセスに適している。なお、１ビットコンパレータの代わりにＡ／Ｄ変換器を用いてもよい。もちろん、図６に示すようにアナログ信号によってＶＣＯ１０の出力信号振幅を制御してもよい。
続いて以下では、周波数シンセサイザ１の全体的な動作について図７の波形図を用いて説明する。ここでは、制御信号ＣＯＤＥ＿ＲＥＦが「極微弱電力モード」に対応した値から「通常電力モード」に対応した値に切り替えられる場合を例にとって説明する。時間Ｔ１〜Ｔ５の間は、制御信号ＣＯＤＥ＿ＲＥＦが極微弱電力モードを示している。この間は、極微弱電力モードに対応した参照信号Ｖ＿ＲＥＦが参照信号発生回路１７によって生成される。なお、振幅制御信号ＣＯＤＥ＿ＡＭＰは３ビット信号であり、ＣＯＤＥ＿ＡＭＰの値に対してＶＣＯ１０の出力信号振幅が単調増加すると仮定する。つまり、ＶＣＯ１０の出力信号振幅は、"ＣＯＤＥ＿ＡＭＰの値が"０００"のとき最小値となり、"１１１"の最大値になる。また、振幅制御信号ＣＯＤＥ＿ＡＭＰに対して電流源（トランジスタＭ５〜Ｍ７）の電流量はバイナリコードで制御されると仮定する。
最初のサイクルである時間Ｔ１において、振幅制御信号ＣＯＤＥ＿ＡＭＰは、"１１１"に設定されている。時間Ｔ１では、参照信号Ｖ＿ＲＥＦの振幅に比べてＶＣＯ１０の振幅が大きいために、コンパレータ１６２の比較結果は"１"となる。これにより、次サイクル（時間Ｔ２）での振幅制御信号ＣＯＤＥ＿ＡＭＰは"１１０"に変更される。この場合、制御ロジック回路１６３は減算回路で実現できる。そして、振幅制御信号ＣＯＤＥ＿ＡＭＰの値が減少して"１１０"となったことにより、ＶＣＯ１０の出力信号振幅が１段階小さくなる。この動作を繰り返していくと、振幅制御信号ＣＯＤＥ＿ＡＭＰが"１００"のときに、コンパレータ１６２の比較結果が "０"に収束する（時間Ｔ４）。
次に、時間Ｔ６において通常電力モードへ切り替えられた場合、参照信号Ｖ＿Ｒが高く設定される。また、リセット信号（図７（Ｇ））に従って振幅制御信号ＣＯＤＥ＿ＡＭＰの値は"１１１"へ初期設定される。そして、前述したような動作が実施される。図７（Ｇ）のリセット信号は、外部の回路または参照信号発生回路１７から振幅制御回路１６に供給すればよい。また、参照信号Ｖ＿ＲＥＦの変更に応じてリセット動作を行うよう、振幅制御回路１６を構成してもよい。
図７には、振幅制御信号ＣＯＤＥ＿ＡＭＰの最大値を初期値とし、振幅制御信号ＣＯＤＥ＿ＡＭＰの値を初期値から徐々に減少させることで、ＶＣＯ１０の出力信号振幅を所望の大きさに収束させる例を示した。しかしながら、このような方法は一例に過ぎない。例えば、振幅制御信号ＣＯＤＥ＿ＡＭＰの最小値を初期値に設定し、振幅制御信号ＣＯＤＥ＿ＡＭＰの値を初期値から徐々に増大させてもよい。また、二分探索などの公知の探索手法を用いて振幅制御信号ＣＯＤＥ＿ＡＭＰの収束値を探索してもよい。二分探索などの探索手法を用いることで、収束時間を短縮できる。
ところで、ＶＣＯ１０の出力信号振幅の基準となる参照信号Ｖ＿ＲＥＦの大きさは、ＶＣＯ１０の位相雑音の許容値、スプリアス電力の許容値に基づいて決定すればよい。ＶＣＯ１０の位相雑音の許容値とスプリアス電力の許容値は、周波数シンセサイザ１が適用される無線通信装置のシステム設計の段階で、伝送速度、占有帯域幅、所望ＣＮＲ（Carrier to Noise Ratio）の考慮から決定される。
図８は、通常電力通信モード時おけるＶＣＯ１０の位相雑音の許容値Ｌ＿ＰＮと出力信号振幅の関係を示す図である。図８に示すように、ＶＣＯ１０の位相雑音は下に凸の特性となることが知られている。このとき、アップコンバージョンおよびダウンコンバージョンのゲインを高くするためには、ＶＣＯ１０の振幅は、許容される振幅範囲（Ｖ１〜Ｖ２）の中でできるだけ大きくしたほうがよい。
一方、図９は、極微弱電力通信モード時おけるＶＣＯ１０の位相雑音の許容値Ｌ＿ＰＮと出力信号振幅の関係を示す図である。さらに、図９は、ＶＣＯ１０に起因するスプリアス電力とＶＣＯ１０の出力信号振幅の関係を点線のグラフによって示している。一般に、電流と出力信号振幅は比例関係にあるため、ＶＣＯ１０の振幅とスプリアス電力は単調増加の関係にある。なお、図９では、位相雑音の許容値Ｌ＿ＰＮが図８の場合と同じであると仮定している。極微弱電力通信モード時には、許容されるＶＣＯ１０の振幅範囲は、位相雑音の許容値Ｌ＿ＰＮだけでなく、スプリアス電力の許容値Ｌ＿ＳＰによっても制限される。図９では、許容されるＶＣＯ１０の振幅範囲はＶ１〜Ｖ３の範囲となる。従って、通常電力通信モードによる信号送信時又は受信時に比べて、極微弱電力通信モードではＶＣＯ１０の振幅を小さくする必要がある。なお、ＶＣＯ１０の振幅を小さくしすぎると、スプリアス電力は小さくなるものの、位相雑音が大きく劣化する。
図８及び図９を用いて説明したように、通常電力通信モードではＶＣＯ１０の出力信号振幅を許容される振幅範囲Ｖ１〜Ｖ２内でなるべく大きな値に設定し、極微弱電力通信モードではＶＣＯ１０の出力信号振幅を振幅範囲Ｖ１〜Ｖ３内に制限するとよい。本実施の形態にかかる周波数シンセサイザ１は、通信モード切り替えに応じて、ＶＣＯ１０の出力信号振幅を容易に変更可能である。また、振幅制御回路１６を含むフィードバックループがＶＣＯ１０の出力信号振幅を監視し、ＶＣＯ１０の出力信号振幅を所望のレベルにロックさせるため、周波数シンセサイザ１は、ＶＣＯ１０の出力信号振幅を安定化できる。
図１０は、本実施の形態にかかる周波数シンセサイザ１を適用した無線通信装置の構成例を示すブロック図である。周波数シンセサイザ１は、送信用及び受信用の直交ミキサ１８３及び１９０に供給される局部発振信号（ローカル信号）を生成する。制御部１８０は、ＶＣＯ１０の発振中心周波数Ｆ０に対するオフセットを指定するための制御信号ＣＯＤＥ＿Ｆ０と、通信モードを指定するための制御信号ＣＯＤＥ＿ＲＥＦを周波数シンセサイザ１に供給する。
デジタルベースバンド処理部１８１は、送信信号に対する符号化処理、ベースバンド変調処理等を行う。Ｄ／Ａコンバータ１８２は、送信信号をアナログ信号に変換し、直交ミキサ１８３に供給する。直交ミキサ１８３は、周波数シンセサイザ１によって生成されるローカル信号とアナログベースバンド信号とを乗算することにより、キャリア周波数帯域の送信信号を生成する。直交ミキサ１８３によって生成されたキャリア周波数帯域の送信信号は、バンドパスフィルタ１８４を介して送信パワーアンプ１８５に供給される。送信パワーアンプ１８５は、送信信号を増幅し、デュプレクサ１８６を介してアンテナ１８７に出力する。
一方、アンテナ１８７によって受信された信号は、低雑音アンプ１８８、バンドパスフィルタ１８９を経由して直交ミキサ１９０に供給される。直交ミキサ１９０は、周波数シンセサイザ１によって生成されるローカル信号と受信信号とを乗算することにより、ベースバンド帯域にダウンコンバートする。直交ミキサ１９０によってダウンコンバートされた受信信号は、ローパスフィルタ１９１を経由してＡ／Ｄコンバータ１９２に供給される。デジタルベースバンド処理部１８１は、Ａ／Ｄコンバータ１９２によってサンプリングされた受信信号データ列を用いて復調処理、復号化処理を実行する。
なお、図１０の無線通信装置が周波数シンセサイザ１の適用先の一例に過ぎないことは勿論である。例えば、図１０の装置の受信方式はダイレクトコンバージョン方式であるが、スーパーヘテロダイン方式であってもよいし、低ＩＦ方式であってもよい。また、周波数シンセサイザ１の適用先は、送信専用の無線通信装置でもよいし、受信専用の無線通信装置であってもよい。
＜第２の実施の形態＞
図１１は、本実施形態にかかる周波数シンセサイザ２の構成を示すブロック図である。周波数シンセサイザ２は、上述した周波数シンセサイザ１の構成に加えて、振幅制御回路２６から出力される振幅制御信号ＣＯＤＥ＿ＡＭＰを取り込んで保持するレジスタ回路２８を有する。また、図１１の構成では、通信モードの切り替えを指示する制御信号ＣＯＤＥ＿ＲＥＦがレジスタ回路２８に供給され、制御信号ＣＯＤＥ＿ＲＥＦによって指定された通信モードに対応する振幅制御信号ＣＯＤＥ＿ＡＭＰの値がレジスタ回路２８から出力される。振幅制御回路２６は、制御信号ＣＯＤＥ＿ＲＥＦに応じてレジスタ回路２８から出力される振幅制御信号ＣＯＤＥ＿ＡＭＰの値をＶＣＯ１０に供給する。
図１２は、振幅制御回路２６の具体的な回路例を示す図である。図１２に示す振幅制御回路２６は、図４に示した振幅制御回路１６の構成に加えてスイッチ２６４を有する。スイッチ２６４は、制御ロジック回路１６３の出力をＶＣＯ１０に供給する第１の接続状態、制御ロジック回路１６３の出力をレジスタ回路２８に供給する第２の接続状態、及び、レジスタ回路２８の出力をＶＣＯ１０に供給する第３の接続状態の間で接続状態を変更可能である。換言すれば、ＶＣＯ１０には、制御ロジック回路１６３の出力とレジスタ回路２８の出力とが相補的に振幅制御信号として供給される。ピーク検出回路１６０及び１６１、コンパレータ１６２、並びに制御ロジック回路１６３の動作のオン／オフは、自動振幅制御の実行／停止を指示する切替信号ＥＮ＿ＡＡＣによって制御される。スイッチ２６４の切り替えを制御する信号と切替信号ＥＮ＿ＡＡＣは、例えば、周波数シンセサイザ２が適用される無線通信装置の制御部から振幅制御回路２６に供給すればよい。
次に、周波数シンセサイザ２の動作について図１３を参照して説明する。図１３は、周波数シンセサイザ２の動作の具体例を示す波形図である。まず、自動振幅制御の切替信号ＥＮ＿ＡＡＣが"１"であるとき、第１の実施形態に述べたのと同様の手順で、各通信モードに最適な振幅制御信号ＣＯＤＥ＿ＡＭＰの値が決定される。ここでは、時間Ｔ１〜Ｔ４までの動作によって、極微弱電力通信モードでの最適な振幅制御信号が"１００"に決定されている。また、通常電力通信モードのそれは、既に"１１０"と決定されていると仮定する。そして、各通信モードに最適な振幅制御制御信号の値はレジスタ回路２８に保持される。時間Ｔ５において自動振幅制御の切替信号ＥＮ＿ＡＡＣが"０"に変化すると、振幅制御回路２６の動作が停止するとともに、制御信号ＣＯＤＥ＿ＲＥＦに従ってレジスタ回路２８から対応する振幅制御信号ＣＯＤＥ＿ＡＭＰの値が読み出される。このように、レジスタ回路２８に保持された値によってＶＣＯ１０の出力信号振幅の制御が継続される。
周波数シンセサイザ２は、レジスタ回路２８に最適な振幅制御信号の値が保持された後は、周波数シンセサイザ１に比べて高速にＶＣＯ１０の振幅を切り替えることができる。またこの際、振幅制御回路２６の動作に必要とされる電力を削減できる。
なお、図１１には、制御信号ＣＯＤＥ＿ＲＥＦをレジスタ回路２８に供給する構成を示した。しかしながら、レジスタ回路に含まれる複数のレジスタ要素の中から１のレジスタ要素を選択するためのアドレス信号を制御信号ＣＯＤＥ＿ＲＥＦに基づいて生成する回路をさらに備えてもよい。このとき、レジスタ回路２８は、例えば、各々が１つの振幅制御信号ＣＯＤＥ＿ＡＭＰの値を保持可能な複数のレジスタ要素と、アドレス信号をデコードして１つのレジスタ要素を選択するデコード回路を有していればよい。このような構成によっても、アドレス信号をレジスタ回路２８に供給することでレジスタ回路２８に含まれる１のレジスタ要素に保持された振幅制御信号ＣＯＤＥ＿ＡＭＰの値を読み出すことができる。
＜第３の実施の形態＞
図１４は、本実施形態にかかる周波数シンセサイザ３の構成を示すブロック図である。周波数シンセサイザ３は、上述した周波数シンセサイザ１の構成に加えて、ロック判定回路３８及び制御ロジック回路３９を有する。ロック判定回路３８は、分周器３１からの出力信号および参照クロック信号Ｆ＿ＲＥＦとの周波数差及び位相差の少なくとも一方を比較判定する。制御ロジック回路３９は、ロック判定回路３８の判定結果を演算して分周器３１の感度特性を制御する感度制御信号ＣＯＤＥ＿ＳＥＮＳを出力する。
図１５は、感度可変分周器３１の具体的な構成例を示す回路図である。２段のＤフリップフロップ（ＤＦＦ）３１０及び３１１が図１５のように接続されることで、クロック端子に入力されるＶＣＯ１０の出力信号の周波数が４分周される。具体的に述べると、前段のＤＦＦ３１０の出力端子（Ｑ端子）と後段のＤＦＦ３１１のデータ端子（Ｄ端子）が接続されている。また、後段のＤＦＦ３１１の反転出力端子（ＱＢ端子）と前段のＤＦＦ３１０のデータ端子（Ｄ端子）が接続されている。
ＤＦＦ３１０と３１１の間には、スイッチ容量アレイ３１２が配置されている。感度制御信号ＣＯＤＥ＿ＳＥＮＳに応じてスイッチ容量アレイ３１２内の各スイッチのオン/オフが切り替えられることで、ＤＦＦ３１０と３１１の間に接続される容量が変更される。これにより、分周器３１のフリーラン周波数が切替えられる。４分周器以外の構成においても、図１５と同様にスイッチ容量アレイ３１２が配置されることで、分周器３１のフリーラン周波数の切替えが可能である。
図１６は、比較のために感度固定分周器の一般的な周波数特性を示した参考グラフである。通常電力通信モードでは、ＶＣＯ１０の振幅が大きいため、分周器の感度特性が下に凸である図示される特性であっても、分周動作が可能な領域が広いため問題とはなりにくい。しかし、極微弱電力通信モードでは、ＶＣＯ１０の振幅を小さくしなければならないため、その分周動作可能な周波数領域が狭まる。図１６の例では、分周動作可能な周波数領域がＦ１１〜Ｆ１２の間に制限される。例えば、ＵＷＢ（Ultra Wide Band）用の周波数シンセサイザのように、広範囲に渡って周波数を生成しなければならない場合には特に問題となる。
図１７は、図１５に示した感度可変分周器３１の周波数特性を示すグラフである。分周器３１のフリーラン周波数が切替えられることによって、図１７に破線の曲線Ｌ１で示す周波数特性（分周動作可能な周波数領域Ｆ１１〜Ｆ１２）から太実線の曲線Ｌ３で示す周波数特性（分周動作可能な周波数領域Ｆ２１〜Ｆ２２）に変化する。このように、分周動作可能な周波数領域Ｆ２１〜Ｆ２２を、ＶＣＯ１０の動作周波数（つまり、ＰＬＬのロック周波数Ｆ＿ＬＯＣＫ）を含むように変化させることで、微弱電力通信モードにおけるＶＣＯ１０の小振幅出力によっても、分周器３１が正常に動作できる。
図１８は、感度可変分周器３１の他の構成例を示す回路図である。ＤＦＦ３１０及び３１１の接続関係は図１５と同じである。このため、入力されたＶＣＯ１０の出力信号の周波数は４分周される。図１７の構成例では、ＤＦＦ３１０及び３１１のクロック端子の前段に利得可変アンプ３１３が配置されている。利得可変アンプ３１３は、ＤＦＦ３１０及び３１１のクロック端子に入力されるＶＣＯ１０の出力信号を増幅する。利得可変アンプ３１３のゲインは、感度制御信号ＣＯＤＥ＿ＳＥＮＳに応じて切替えられる。図１７の構成によれば、ＤＦＦ３１０及び３１１のクロック端子に入力される周波数が同じであっても、利得可変アンプ３１３のゲイン調整によって分周器３１の入力感度特性を切り替えることができる。
図１９は、図１８に示した感度可変分周器３１の周波数特性を示すグラフである。利得可変アンプ３１３が高ゲインに変更されることで、図１９に破線の曲線Ｌ１で示す周波数特性（分周動作可能な周波数領域Ｆ１１〜Ｆ１２）から太実線の曲線Ｌ５で示す周波数特性（分周動作可能な周波数領域Ｆ３１〜Ｆ３２）に変化する。特性グラフが振幅軸に沿って下向きに下がっていくことで、微弱電力通信モードにおけるＶＣＯ１０の小振幅出力によっても、分周器３１が正常に動作できる。
次に、周波数シンセサイザ３の動作について図２０を参照して説明する。図２０は、周波数シンセサイザ３の動作の具体例を示す波形図である。まず、時間Ｔ１〜Ｔ４では、第１の実施の形態で述べたのと同様に、ＶＣＯ１０の振幅制御ループが収束するまで実行される。振幅制御ループが収束した後、分周器３１の入力感度制御のループが開始される（時間Ｔ５）。ここでは、感度制御信号ＣＯＤＥ＿ＳＥＮＳの初期設定値が"０００"であるとする。このとき、ロック判定回路３８の判定結果ＬＤは"０"である。このため、分周器３１が正常動作していないと判断されて、次の感度制御信号ＣＯＤＥ＿ＳＥＮＳの値が"００１"に変更される（時間Ｔ６）。時間Ｔ６においても、ロック判定回路３８の判定結果ＬＤが"０"であるため、さらに次の感度制御信号ＣＯＤＥ＿ＳＥＮＳの値が"０１０"へ変更される（時間Ｔ７）。時間Ｔ７では、ロック判定回路３８の判定結果ＬＤが"１"となる。つまり、分周器３１が正常動作していると判断され、分周器３１の入力感度制御ループが終了する。
図２０では、感度制御信号ＣＯＤＥ＿ＳＥＮＳの最小値"０００"を初期値とし、感度制御信号ＣＯＤＥ＿ＳＥＮＳの値を初期値から徐々に増大させることで、分周器３１の感度調整を行う例を示した。しかしながら、このような方法は一例に過ぎない。例えば、感度制御信号ＣＯＤＥ＿ＳＥＮＳの最大値を初期値に設定し、感度制御信号ＣＯＤＥ＿ＳＥＮＳの値を初期値から徐々に減少させてもよい。また、二分探索などの公知の探索手法を用いて感度制御信号ＣＯＤＥ＿ＳＥＮＳの収束値を探索してもよい。
また、本実施の形態は、上述した第２の実施の形態と組み合わせることも可能である。また、第２の実施の形態で述べた振幅制御信号ＣＯＤＥ＿ＡＭＰの最適値を格納するレジスタ回路２８を配置する構成を応用して、感度制御信号ＣＯＤＥ＿ＳＥＮＳの最適値の格納・読み出しが可能なレジスタ回路を配置してもよい。これにより、高速な通信モード切り替えが可能となる。特に、ＵＷＢのように、周波数シンセサイザのロック周波数が複数必要とされる場合に有効である。
本実施の形態にかかる周波数シンセサイザ３は、極微弱電力通信モードにおいてＶＣＯ１０の出力が小振幅となる場合であっても、上述した周波数シンセサイザ１に比べて広い発振周波数範囲で動作することができる。
＜第４の実施の形態＞
図２１は、本実施形態にかかる周波数シンセサイザ４の構成を示すブロック図である。周波数シンセサイザ４は、上述した周波数シンセサイザ１の構成に加えて、分周器１１、位相・周波数比較器１２、チャージポンプ１３、バッファ１５に対する振幅制御回路４１〜４４及び参照信号発生回路４５〜４８を有する。通信モードの切り替えを指示する制御信号ＣＯＤＥ＿ＲＥＦに応じて、これらの各ブロックの出力信号振幅が変更される。なお、各ブロックの振幅は必ずしも一致しなくてもよい。図２２は、オペアンプ４１０を用いたリニア電圧レギュレータによる振幅制御回路４１の構成例を示す。図２２の回路構成は、他の振幅制御回路４２〜４４にも適用できる。
周波数シンセサイザ４は、上述した周波数シンセサイザ１に比べて、ＶＣＯ１０以外の回路ブロックで発生されるスプリアスの調整ができるという利点がある。
＜第５の実施の形態＞
図２３は、本実施形態にかかる周波数シンセサイザ５の構成を示すブロック図である。周波数シンセサイザ５は、上述した周波数シンセサイザ３の構成に加えて、分周器３１、位相・周波数比較器１２、チャージポンプ１３、バッファ１５に対する振幅制御回路４１〜４４及び参照信号発生回路４５〜４８を有する。通信モードの切り替えを指示する制御信号ＣＯＤＥ＿ＲＥＦに応じて、これらの各ブロックの出力信号振幅が変更される。なお、各ブロックの振幅は必ずしも一致しなくてもよい。
周波数シンセサイザ５は、上述した周波数シンセサイザ３に比べて、ＶＣＯ１０以外の回路ブロックで発生されるスプリアスの調整ができるという利点がある。
＜その他の実施の形態＞
上述した各実施の形態で述べたＶＣＯ１０の発振周波数をロックするためのＰＬＬの回路構成が一例に過ぎないことは勿論である。ＶＣＯ１０の発振周波数をロックするためのＰＬＬが様々に変形可能であることは既に良く知られている。本発明は、公知の様々なＰＬＬを有する周波数シンセサイザに対して適用可能である。
以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
この出願は、２００８年１１月１３日に出願された日本出願特願２００８−２９０９３３を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１、２、３、４、５ ＰＬＬ周波数シンセサイザ
１０ 電圧制御発振器（ＶＣＯ）
１１ 分周器
１２ 位相・周波数比較器
１３ チャージポンプ
１４ ローパスフィルタ
１５ バッファ
１６、２６ 振幅制御回路
１７ 参照信号発生回路
１８ ＰＬＬ回路
２８ レジスタ
３１ 感度可変分周器
３８ ロック判定回路
３９ 制御ロジック回路
４１〜４４ 振幅制御回路
４５〜４８ 参照信号発生回路
１００ インダクタ
１０１、１０２ バラクタ（可変容量素子）
１０３ キャパシタアレイ
１０４、１０５、１０６、１０７ スイッチ
Ｍ１、Ｍ２、Ｍ５〜Ｍ８ ＮチャネルＭＯＳトランジスタ
Ｍ３、Ｍ４ ＰチャネルＭＯＳトランジスタ
１６０、１６１ ピーク検出回路
１６２ コンパレータ
１６３ 制御ロジック回路
１６４ オペアンプ
１８０ 制御部
１８１ デジタルベースバンド処理部
１８２ Ｄ／Ａコンバータ
１８３ ミキサ
１８４ バンドパスフィルタ
１８５ 送信パワーアンプ
１８６ デュプレクサ
１８７ アンテナ
１８８ 低雑音アンプ
１８９ バンドパスフィルタ
１９０ 直交ミキサ
１９１ ローパスフィルタ
１９２ Ａ／Ｄコンバータ
２６４ スイッチ
３１０、３１１ Ｄフリップフロップ（ＤＦＦ）
３１２ キャパシタアレイ
３１３ 利得可変アンプ
４１０ オペアンプ
Ｍ４１ ＰチャネルＭＯＳトランジスタ

Claims (20)

  1. 周波数制御電圧に応じて発振周波数を変更可能であり、振幅制御信号に応じて出力信号振幅を変更可能である電圧制御発振器と、
    前記電圧制御発振器の出力信号又は前記出力信号を分周した信号と基準周波数信号との比較結果に応じて前記周波数制御電圧を生成するＰＬＬ回路と、
    前記振幅制御信号を前記電圧制御発振器に供給し、前記出力信号振幅が外部から供給されるモード切り替え信号に対応した大きさとなるよう前記電圧制御発振器を制御する第１の制御回路と、
    を備える周波数シンセサイザ。
  2. 前記モード切り替え信号は、前記周波数シンセサイザが適用される無線通信装置における無線信号の送信電力が異なる複数の通信モードの間でのモード切り替えに応じて生成される請求項１に記載の周波数シンセサイザ。
  3. 前記第１の制御回路は、
    前記モード切り替え信号に応じて参照信号を生成する参照信号生成回路と、
    前記電圧制御発振器の出力信号及び前記参照信号を入力し、前記出力信号と前記電圧参照信号との比較結果に応じて前記振幅制御信号を生成する振幅制御回路と、
    を備える請求項１又は２に記載の周波数シンセサイザ。
  4. 前記振幅制御回路は、
    前記出力信号振幅と前記参照信号の信号レベルとを比較してデジタル信号を出力する比較器と、
    前記デジタル信号に基づいて前記振幅制御信号を生成する第１の制御ロジック回路と、
    を備える請求項３に記載の周波数シンセサイザ。
  5. 前記デジタル信号のビット数が１ビットである請求項４に記載の周波数シンセサイザ。
  6. 前記第１の制御ロジック回路は、前記振幅制御信号の過去の値から前記デジタル信号の値を減算することで前記振幅制御信号の更新値を生成する減算回路を備える請求項４又は５に記載の周波数シンセサイザ。
  7. 前記第１の制御ロジック回路は、前記デジタル信号が前記出力信号振幅と前記参照信号の信号レベルの不一致を示す場合に、複数の候補値の中から二分探索アルゴリズムに基づいて前記電圧参照信号の更新値を決定する二分探索回路を備える請求項４又は５に記載の周波数シンセサイザ。
  8. 前記電圧制御発振器は、
    クロスカップルされた一対のＮチャネルトランジスタと、
    前記一対のＮチャネルトランジスタの出力端子間および前記一対のＰチャネルトランジスタの出力端子間に接続され、前記制御電圧に応じて容量が変更される可変容量素子と、
    前記一対のＮチャネルトランジスタのソースに共通接続され、前記振幅制御信号に応じてバイアス電流量を変化させる電流源回路と、
    を備える請求項１乃至７のいずれか１項に記載の周波数シンセサイザ。
  9. 前記モード切り替え信号に対応して前記第１の制御回路によって生成された前記振幅制御信号の値を格納するとともに、前記モード切り替え信号に基づいて自身が格納している前記振幅制御信号の値を出力するレジスタ回路をさらに備える請求項１乃至８のいずれか１項に記載の周波数シンセサイザ。
  10. 前記第１の制御回路と前記レジスタ回路とが相補的に前記電圧制御発振器へ前記振幅制御信号を供給する請求項９に記載の周波数シンセサイザ。
  11. 前記レジスタ回路は、前記モード切り替え信号によって指定される複数のモードに対応して、前記振幅制御信号の複数の値を格納可能である請求項９又は１０に記載の周波数シンセサイザ。
  12. 前記ＰＬＬ回路は、前記電圧制御発振器の出力信号を分周する分周器を含み、
    前記周波数シンセサイザは、
    前記分周器の出力信号と前記基準周波数信号との周波数差及び位相差の少なくとも一方を比較判定するロック判定回路と、
    前記ロック判定回路の判定結果を演算して前記分周器の感度特性を制御する感度制御信号を生成して前記分周器に供給する第２の制御ロジック回路と
    を備える請求項１乃至１１のいずれか１項に記載の周波数シンセサイザ。
  13. 前記分周器は、前記分周器の出力端に接続され、前記感度制御信号に応じて容量を変更可能なスイッチ容量アレイを備える請求項１２に記載の周波数シンセサイザ。
  14. 前記分周器は、
    前記電圧制御発振器の出力信号が各々のクロック端子に入力される一対のＤフリップフロップと、
    各クロック端子に入力される前記電圧制御発振器の出力信号を増幅する増幅器と、
    を備える請求項１２に記載の周波数シンセサイザ。
  15. 前記振幅制御信号及び前記感度制御信号の一方の信号が変更される際に、他方の信号が固定される請求項１２乃至１４のいずれか１項に記載の周波数シンセサイザ。
  16. 前記ＰＬＬ回路は、前記電圧制御発振器の出力信号を分周する分周器と、前記分周器の出力信号と前記基準周波数信号との位相差を比較する位相比較器と、前記位相比較器の比較結果を直流信号に変換するチャージポンプとを含み、
    前記周波数シンセサイザは、
    前記電圧制御発振器の出力信号を増幅するバッファと、
    前記モード切り替え信号に基づいて、前記分周器、前記位相比較器、前記チャージポンプ及び前記バッファの振幅をそれぞれ切り替える第２〜第５の制御回路と、
    をさらに備える請求項１又は２に記載の周波数シンセサイザ。
  17. 前記ＰＬＬ回路は、前記分周器の出力信号と前記基準周波数信号との位相差を比較する位相比較器と、前記位相比較器の比較結果を直流信号に変換するチャージポンプとをさらに含み、
    前記周波数シンセサイザは、
    前記電圧制御発振器の出力信号を増幅するバッファと、
    前記モード切り替え信号に基づいて、前記分周器、前記位相比較器、前記チャージポンプ及び前記バッファの振幅をそれぞれ切り替える第２〜第５の制御回路と、
    をさらに備える請求項１２に記載の周波数シンセサイザ。
  18. 前記第２〜第５の制御回路の各々は、記分周器、前記位相比較器、前記チャージポンプ又は前記バッファに対して制御電圧信号を供給する電圧レギュレータを備える請求項１６又は１７に記載の周波数シンセサイザ。
  19. 請求項１に記載の周波数シンセサイザと、
    前記周波数シンセサイザの出力信号を局部発振信号として用いて通信信号の周波数変換を行うミキサと、
    前記通信信号の送信電力が異なる複数の通信モードの間でのモード切り替えに応じて前記モード切り替え信号を生成し、前記周波数シンセサイザに供給する制御手段と、
    を備える無線通信装置。
  20. 周波数シンセサイザと、前記周波数シンセサイザの出力信号を局部発振信号として用いて通信信号の周波数変換を行うミキサとを備える無線通信装置の制御方法であって、
    前記通信信号の送信電力が異なる複数の通信モードの間でのモード切り替えに応じてモード切り替え信号を生成し、
    前記モード切り替え信号を前記周波数シンセサイザに供給し、前記周波数シンセサイザに含まれる電圧制御発振器の出力信号振幅の大きさを前記通信信号の送信電力の大きさに応じて変更する、制御方法。
JP2010537673A 2008-11-13 2009-10-26 周波数シンセサイザ、無線通信装置、及び無線通信装置の制御方法 Pending JPWO2010055619A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008290933 2008-11-13
JP2008290933 2008-11-13
PCT/JP2009/005639 WO2010055619A1 (ja) 2008-11-13 2009-10-26 周波数シンセサイザ、無線通信装置、及び無線通信装置の制御方法

Publications (1)

Publication Number Publication Date
JPWO2010055619A1 true JPWO2010055619A1 (ja) 2012-04-12

Family

ID=42169765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010537673A Pending JPWO2010055619A1 (ja) 2008-11-13 2009-10-26 周波数シンセサイザ、無線通信装置、及び無線通信装置の制御方法

Country Status (2)

Country Link
JP (1) JPWO2010055619A1 (ja)
WO (1) WO2010055619A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8711980B2 (en) * 2010-09-10 2014-04-29 Intel IP Corporation Receiver with feedback continuous-time delta-sigma modulator with current-mode input
JP6237532B2 (ja) * 2014-08-21 2017-11-29 横河電機株式会社 自励発振回路
US9742417B1 (en) 2016-02-10 2017-08-22 Yokogawa Electric Corporation Self-oscillation circuit
KR102618561B1 (ko) * 2018-07-16 2023-12-27 삼성전자주식회사 로컬 오실레이터를 포함하는 rf 집적 회로 및 그 동작 방법
US20220085759A1 (en) * 2019-01-30 2022-03-17 Telefonaktiebolaget Lm Ericsson (Publ) Tuning Range Enhancement by Negative Resistance
WO2023135919A1 (ja) * 2022-01-12 2023-07-20 ソニーセミコンダクタソリューションズ株式会社 キャリブレーション回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005012254A (ja) * 2003-06-16 2005-01-13 Toshiba Tec Corp 無線通信装置
JP2006319621A (ja) * 2005-05-12 2006-11-24 Matsushita Electric Ind Co Ltd 発振器およびこれを用いたｐｌｌ回路
JP2007142680A (ja) * 2005-11-16 2007-06-07 Matsushita Electric Ind Co Ltd 送信装置
JP4768645B2 (ja) * 2007-02-16 2011-09-07 パナソニック株式会社 Ｐｌｌ回路、およびそれを備えた無線装置

Also Published As

Publication number Publication date
WO2010055619A1 (ja) 2010-05-20

Similar Documents

Publication Publication Date Title
US9154143B2 (en) Semiconductor device
US7825703B2 (en) Divide-by-three quadrature frequency divider
JP5256535B2 (ja) 位相同期ループ回路
US7449961B2 (en) Parallel controlled connections of the plurality of ring oscillator units, PLL, radio apparatus
US8073416B2 (en) Method and apparatus for controlling a bias current of a VCO in a phase-locked loop
US7548124B2 (en) System and method for self calibrating voltage-controlled oscillator
WO2010055619A1 (ja) 周波数シンセサイザ、無線通信装置、及び無線通信装置の制御方法
CN102037654B (zh) 用于调谐无线电接收机的系统、便携式收发器和方法
WO2010113108A1 (en) Frequency synthesiser
Kim et al. A 3.1–10.6-GHz 57-bands CMOS frequency synthesizer for UWB-based cognitive radios
KR20170082776A (ko) 주파수 조절 장치 및 방법
US7019595B1 (en) Frequency synthesizer with automatic tuning control to increase tuning range
Yan et al. A Low Power All-Digital PLL With− 40dBc In-Band Fractional Spur Suppression for NB-IoT Applications
US20070146082A1 (en) Frequency synthesizer, wireless communications device, and control method
US9088285B2 (en) Dynamic divider having interlocking circuit
JP2842847B2 (ja) Ｐｌｌシンセサイザ回路
US20190288829A1 (en) Hybrid-Controlled Clock Generation
US10666241B2 (en) Variable delay circuit
JP2004274673A (ja) Ｐｌｌ周波数シンセサイザ
US20190341886A1 (en) Quadrature Oscillator
US20230412175A1 (en) Control and calibration of external oscillators
Wang et al. A multi-GHz 130ppm accuracy FLL for duty-cycled systems
Liang et al. A 28.8-to-43.2 GHz 79.8 fs $ _ {\mathrm {rms}} $ Jitter and $-$78.5 dBc Reference Spur PLL Exploiting Complementary Mixing Phase Detector With Mismatch Calibration
JP2010283682A (ja) ローカル信号生成回路
US20090036080A1 (en) Multiple PLL high frequency receiver