CN102386995A - 低密度奇偶校验码校验矩阵构造方法及装置 - Google Patents
低密度奇偶校验码校验矩阵构造方法及装置 Download PDFInfo
- Publication number
- CN102386995A CN102386995A CN2010102689260A CN201010268926A CN102386995A CN 102386995 A CN102386995 A CN 102386995A CN 2010102689260 A CN2010102689260 A CN 2010102689260A CN 201010268926 A CN201010268926 A CN 201010268926A CN 102386995 A CN102386995 A CN 102386995A
- Authority
- CN
- China
- Prior art keywords
- submatrix
- check matrix
- row
- code
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Error Detection And Correction (AREA)
Abstract
本发明公开了一种低密度奇偶校验码校验矩阵构造方法及装置。该方法包括:步骤1,根据码率R和码长N计算编码参数,根据编码参数构造校验矩阵,并将校验矩阵进行分块;步骤2,将子矩阵H0的主对角线和主对角线下方的次对角线所在的位置填充为1;步骤3,对于子矩阵Hb,根据随机向量确定子矩阵Hb的第1列的填充位置v1,v2,....vi,并填充1,根据预先设置的计算方法确定子矩阵Hb的第j列的填充位置,并填充1;步骤4,验证由子矩阵H0,H1,H2,...,Hb构成的矩阵内是否存在短环,如果存在短环,将子矩阵Hb清零,并执行步骤3,如果不存在短环,判断b是否等于m,如果b=m,则校验矩阵构造结束,否则,执行步骤3。
Description
技术领域
本发明涉及分组信道编码技术领域,特别是涉及一种低密度奇偶校验码校验矩阵构造方法及装置。
背景技术
在现有技术中,低密度奇偶校验码(Low Density Parity Check code,简称为LDPC)最早在1962年由Gallager提出,当时没有受到编码界的重视,直到1996年英国的Mackay教授等人通过仿真证明了LDPC的优秀性能,才轰动了编码界,成为自信息论提出以来最重大的研究进展之一。研究表明,基于非规则双向图的LDPC的性能优于Turbo码,具有更低的线性译码复杂度,没有错误平层,因此受到广泛关注。
LDPC是一类线性分组码,由LDPC的校验矩阵来定义,设编码后的码长为N,信息位的长度为K,校验位的长度M=N-K,码率R=K/N,则校验矩阵是一个M×N的矩阵。校验矩阵中有很少一部分非零元素,其他大部分元素都是零,所以LDPC的校验矩阵是稀疏矩阵,矩阵中每一列非零元素的数目称为该列的重。
LDPC的校验矩阵可以用一个与其对应的双向图来表示,图1是现有技术中校验矩阵的示意图,如图1所示,该校验矩阵的码长为10,码率为0.5,图2是图1所示校验矩阵的双向图,如图2所示,双向图的下面有N个节点,每个节点表示码字的信息位,这N个节点称为信息节点{xj,j=1,...,N},分别对应于校验矩阵的N列;双向图的上边有M个节点,每个节点表示码字的一个校验集,这M个节点称为校验节点{zi,i=1,...,M},分别对应于校验矩阵的各行,代表着校验方程。与校验矩阵中“1”相对应的左右两节点之间存在连接边,将这条边两端的节点称为相邻节点,每个节点相连的边的数目称为该节点的度数。
若LDPC对应的双向图为规则双向图,则此LDPC称为规则LDPC,规则双向图是指所有校验节点度数相等,信息节点度数也相等,规则LDPC的校验矩阵中每行或列中的“1”的个数是相等的;若LDPC对应的双向图为非规则双向图,则此LDPC称为非规则LDPC,非规则LDPC码校验矩阵中每行或列中的“1”的个数不相等。在实际应用中,适当构造的不规则码的性能优于规则码的性能。这一点可以从构成LDPC的双向图中直观的得到解释:信息节点的度数越大,它从相关联的校验节点得到的信息越多,便越能准确地判断它的正确值,而对于校验节点,情况则相反,校验节点的度数越小,它能反馈给其邻接信息节点的信息便越有价值。显然,不规则码比规则码能够更好的平衡这两种需求。
在构造LDPC的校验矩阵时,一个LDPC的校验矩阵的列重分布在很大程度上决定了LDPC的性能,现有技术中构造出来的校验矩阵的性能比较低,并且构造出来的校验矩阵需要占用大量的存储空间。
发明内容
本发明提供一种低密度奇偶校验码校验矩阵构造方法及装置,以解决现有技术LDPC的校验矩阵的性能低且需要占用大量的存储空间的问题。
本发明提供一种低密度奇偶校验码校验矩阵构造方法,包括:
步骤1,根据码率R和码长N计算编码参数,根据编码参数构造校验矩阵,并将校验矩阵进行分块,得到子矩阵H0,H1,H2,...Hm;
步骤2,将子矩阵H0的主对角线和主对角线下方的次对角线所在的位置填充为1;
步骤3,对于子矩阵Hb,根据子矩阵Hb的列重dv生成dv维随机向量,根据随机向量确定子矩阵Hb的第1列的填充位置v1,v2,....vi,并在第1列的填充位置上填充1,根据预先设置的计算方法确定子矩阵Hb的第j列的填充位置,并在第j列的填充位置上填充1,其中,b=1,2,...m,i=1,2,...,dv,j为大于1的自然数;
步骤4,验证由子矩阵H0,H1,H2,...,Hb构成的矩阵内是否存在短环,如果存在短环,将最新填充的子矩阵Hb清零,并执行步骤3,如果不存在短环,判断b是否等于m,如果b=m,则校验矩阵构造结束,否则,继续执行步骤3。
本发明还提供了一种低密度奇偶校验码校验矩阵构造装置,包括:
计算模块,用于根据码率R和码长N计算编码参数;
构造模块,用于根据编码参数构造校验矩阵;
分块模块,用于将校验矩阵进行分块,得到子矩阵H0,H1,H2,...Hm,其中,m为自然数;
第一填充模块,用于将子矩阵H0的主对角线和主对角线下方的次对角线所在的位置填充为1;
第二填充模块,用于对于子矩阵Hb,根据子矩阵Hb的列重dv生成dv维随机向量,根据随机向量确定子矩阵Hb的第1列的填充位置v1,v2,....vi,并在第1列的填充位置上填充1,根据预先设置的计算方法确定子矩阵Hb的第j列的填充位置,并在第j列的填充位置上填充1,其中,b=1,2,...m,i=1,2,...,dv,j为大于1的自然数;
验证模块,用于验证由子矩阵H0,H1,H2,...,Hb构成的矩阵内是否存在短环;
第一调用模块,用于在存在短环的情况下,将最新填充的子矩阵Hb清零,并调用第二填充模块;
判断模块,用于在不存在短环的情况下,判断b是否等于m,如果b=m,则校验矩阵构造结束;
第二调用模块,用于判断b不等于m的情况下,调用第二填充模块。
本发明有益效果如下:
通过验证由子矩阵H0,H1,H2,...,Hb构成的矩阵内是否存在短环、以及根据预先设置的计算方法确定子矩阵Hb的第j列的填充位置,解决了现有技术中LDPC的校验矩阵的性能低且需要占用大量的存储空间的问题,本发明实施例的技术方案能够适用于码长为从一千左右的短码到码长为十几万的长码,构造的校验矩阵具有一定的循环性,能够极大地降低校验矩阵的存储空间,此外,采用本发明实施例技术方案构造的LDPC码的性能接近随机构造的LDPC码的性能,提高了LDPC校验矩阵的性能,在通信系统中具有将强的实用性。
附图说明
图1是现有技术中校验矩阵的示意图;
图2是图1所示校验矩阵的双向图;
图3是本发明实施例的低密度奇偶校验码校验矩阵构造方法的流程图;
图4是本发明实施例的校验矩阵分块方式的示意图;
图5是本发明实施例的低密度奇偶校验码校验矩阵构造装置的结构示意图。
具体实施方式
为了解决现有技术中LDPC校验矩阵的性能低且需要占用大量的存储空间的问题,本发明提供了一种低密度奇偶校验码校验矩阵构造方法及装置,以下结合附图以及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不限定本发明。
方法实施例
根据本发明的实施例,提供了一种低密度奇偶校验码校验矩阵构造方法,图3是本发明实施例的低密度奇偶校验码校验矩阵构造方法的流程图,在对本发明实施例的技术方案进行详细说明之前,首先对涉及到的字母的含义进行说明:H代表校验矩阵,Hx代表校验矩阵的子矩阵x,N代表编码后的码长,K代表编码前的码长,即信息位长度,M代表校验位的长度,R代表编码码率,m为K的一个约数,用于控制分块的大小,m越大,将H分块数量越少。
以下对本发明实施例的技术方案进行说明,如图3所示,根据本发明实施例的低密度奇偶校验码校验矩阵构造方法包括如下处理:
步骤301,根据码率R和码长N计算编码参数,根据编码参数构造校验矩阵,并将校验矩阵进行分块,得到子矩阵H0,H1,H2,...Hm;
在步骤301中,具体包括如下处理:
1、将码率R和码长N相乘,得到编码参数K;
2、将码长N减去编码参数K,得到编码参数M;
3、对编码参数K进行因数分解,获取编码参数K的约数m;
4、根据编码参数M和编码参数N构造M行N列的校验矩阵;
5、根据参数m对校验矩阵进行分块,将校验矩阵拆分为M行M列的子矩阵H0和M行K/m列的子矩阵H1,H2,...Hm。图4是本发明实施例的校验矩阵分块方式的示意图。
步骤302,将子矩阵H0的主对角线和主对角线下方的次对角线所在的位置填充为1;
步骤303,对于子矩阵Hb,根据子矩阵Hb的列重dv生成dv维随机向量,根据随机向量确定子矩阵Hb的第1列的填充位置v1,v2,....vi,并在第1列的填充位置上填充1,随后,根据预先设置的计算方法确定子矩阵Hb的第j列的填充位置,并在第j列的填充位置上填充1,其中,b=1,2,...m,i=1,2,...,dv,j为大于1的自然数;上述预先设置的计算方法为:通过(vi+j*m)modM计算子矩阵Hb的第j列的填充位置,其中,1≤vi≤M。
步骤304,验证由子矩阵H0,H1,H2,...,Hb构成的矩阵内是否存在短环,如果存在短环,将最新填充的子矩阵Hb清零,并执行步骤303,如果不存在短环,则继续判断b是否等于m,如果b=m,则校验矩阵构造结束,否则,继续执行步骤303。
以下通过完成的处理过程对本发明上述技术方案进行详细的说明。具体包括如下处理:
步骤1、根据码率R、码长N要求计算编码参数,K=R*N,M=N-K,对K进行因数分解,选择合理的m,m越大,存储校验矩阵所需空间越大;
步骤2、将校验矩阵进行分块,各块标记为H0,H1,H2,...Hm;
步骤3、将H0中主对角线和主对角线下方次对角线所在的位置填充为1,变量b初始值设置为1;
步骤4、尝试填充子矩阵Hb,b=1,2,...m,该子矩阵的列重为dv(b),不同的子矩阵具有不同的列重,下述表述中省略参数b;
步骤5、生成dv维随机向量V,该随机向量的每个元素vi互不相等,且满足1≤vi≤M;
步骤6、在子矩阵内,先填充该子矩阵的第1列,在第一列的填充位置标记为v1,v2,....vi;
步骤7、确定上述子矩阵内第j列的填充位置为(vi+j*m)modM,其中i=1,2,...,dv;
步骤8、验证由H0,H1,H2,...,Hb构成的矩阵内是否存在短环,如果存在短环,那么将最新填充的Hb清零,重新回到步骤4,如果不存在短环,继续步骤9;
步骤9、如果b=m,那么构造过程结束,否则将b增加1后继续从步骤4执行。
本发明实施例的技术方案能够适用于码长为从一千左右的短码到码长为十几万的长码,构造的校验矩阵具有一定的循环性,能够极大地降低校验矩阵的存储空间,此外,采用本发明实施例技术方案构造的LDPC码的性能接近随机构造的LDPC码的性能,提高了LDPC校验矩阵的性能,在通信系统中具有将强的实用性。
装置实施例
根据本发明的实施例,提供了一种低密度奇偶校验码校验矩阵构造装置,图5是本发明实施例的低密度奇偶校验码校验矩阵构造装置的结构示意图,如图5所示,根据本发明实施例的低密度奇偶校验码校验矩阵构造装置包括:计算模块50、构造模块51、分块模块52、第一填充模块53、第二填充模块54、验证模块55、第一调用模块56、判断模块57、第二调用模块58,以下对本发明实施例的各个模块进行详细的说明。
计算模块50用于根据码率R和码长N计算编码参数;计算模块50具体包括如下处理:
1、计算模块50将所述码率R和所述码长N相乘,得到编码参数K,其中,K为编码前的码长;2、计算模块50将所述码长N减去所述编码参数K,得到编码参数M,其中,M为校验位的长度;3、计算模块50对所述编码参数K进行因数分解,获取所述编码参数K的约数m。
构造模块51用于根据编码参数构造校验矩阵;具体地,构造模块51根据所述编码参数M和所述编码参数N构造M行N列的校验矩阵。
分块模块52用于将校验矩阵进行分块,得到子矩阵H0,H1,H2,...Hm,其中,m为自然数;具体地,分块模块52根据约数m对校验矩阵进行分块,将所述校验矩阵拆分为M行M列的子矩阵H0和M行K/m列的子矩阵H1,H2,...Hm。
第一填充模块53用于将子矩阵H0的主对角线和主对角线下方的次对角线所在的位置填充为1;
第二填充模块54用于对于子矩阵Hb,根据子矩阵Hb的列重dv生成dv维随机向量,根据随机向量确定子矩阵Hb的第1列的填充位置v1,v2,....vi,并在第1列的填充位置上填充1,根据预先设置的计算方法确定子矩阵Hb的第j列的填充位置,并在第j列的填充位置上填充1,其中,b=1,2,...m,i=1,2,...,dv,j为大于1的自然数;需要说明的是,上述预先设置的计算方法为:通过(vi+j*m)modM计算所述子矩阵Hb的第j列的填充位置,其中,1≤vi≤M。
验证模块55用于验证由子矩阵H0,H1,H2,...,Hb构成的矩阵内是否存在短环;
第一调用模块56用于在存在短环的情况下,将最新填充的子矩阵Hb清零,并调用第二填充模块54;
判断模块57用于在不存在短环的情况下,判断b是否等于m,如果b=m,则校验矩阵构造结束;
第二调用模块58用于判断b不等于m的情况下,调用第二填充模块54。
本发明实施例的技术方案能够适用于码长为从一千左右的短码到码长为十几万的长码,构造的校验矩阵具有一定的循环性,能够极大地降低校验矩阵的存储空间,此外,采用本发明实施例技术方案构造的LDPC码的性能接近随机构造的LDPC码的性能,提高了LDPC校验矩阵的性能,在通信系统中具有将强的实用性。
尽管为示例目的,已经公开了本发明的优选实施例,本领域的技术人员将意识到各种改进、增加和取代也是可能的,因此,本发明的范围应当不限于上述实施例。
Claims (9)
1.一种低密度奇偶校验码校验矩阵构造方法,其特征在于,包括:
步骤1,根据码率R和码长N计算编码参数,根据所述编码参数构造校验矩阵,并将所述校验矩阵进行分块,得到子矩阵H0,H1,H2,...Hm;
步骤2,将所述子矩阵H0的主对角线和所述主对角线下方的次对角线所在的位置填充为1;
步骤3,对于子矩阵Hb,根据所述子矩阵Hb的列重dv生成dv维随机向量,根据所述随机向量确定所述子矩阵Hb的第1列的填充位置v1,v2,....vi,并在所述第1列的填充位置上填充1,根据预先设置的计算方法确定所述子矩阵Hb的第j列的填充位置,并在所述第j列的填充位置上填充1,其中,b=1,2,...m,i=1,2,...,dv,j为大于1的自然数;
步骤4,验证由子矩阵H0,H1,H2,...,Hb构成的矩阵内是否存在短环,如果存在所述短环,将最新填充的子矩阵Hb清零,并执行步骤3,如果不存在所述短环,判断b是否等于m,如果b=m,则所述校验矩阵构造结束,否则,继续执行步骤3。
2.如权利要求1所述的方法,其特征在于,所述根据码率R和码长N计算编码参数包括:
将所述码率R和所述码长N相乘,得到编码参数K,其中,K为编码前的码长;
将所述码长N减去所述编码参数K,得到编码参数M,其中,M为校验位的长度;
对所述编码参数K进行因数分解,获取所述编码参数K的约数m。
3.如权利要求2所述的方法,其特征在于,根据所述编码参数构造校验矩阵,并将所述校验矩阵进行分块,得到子矩阵H0,H1,H2,...Hm包括:
根据所述编码参数M和所述编码参数N构造M行N列的所述校验矩阵;
根据所述约数m对所述校验矩阵进行分块,将所述校验矩阵拆分为M行M列的子矩阵H0和M行K/m列的子矩阵H1,H2,...Hm。
4.如权利要求3所述的方法,其特征在于,所述预先设置的计算方法包括:
通过(vi+j*m)modM计算所述子矩阵Hb的第j列的填充位置,其中,1≤vi≤M。
5.一种低密度奇偶校验码校验矩阵构造装置,其特征在于,包括:
计算模块,用于根据码率R和码长N计算编码参数;
构造模块,用于根据所述编码参数构造校验矩阵;
分块模块,用于将所述校验矩阵进行分块,得到子矩阵H0,H1,H2,...Hm,其中,m为自然数;
第一填充模块,用于将所述子矩阵H0的主对角线和所述主对角线下方的次对角线所在的位置填充为1;
第二填充模块,用于对于子矩阵Hb,根据所述子矩阵Hb的列重dv生成dv维随机向量,根据所述随机向量确定所述子矩阵Hb的第1列的填充位置v1,v2,....vi,并在所述第1列的填充位置上填充1,根据预先设置的计算方法确定所述子矩阵Hb的第j列的填充位置,并在所述第j列的填充位置上填充1,其中,b=1,2,...m,i=1,2,...,dv,j为大于1的自然数;
验证模块,用于验证由子矩阵H0,H1,H2,...,Hb构成的矩阵内是否存在短环;
第一调用模块,用于在存在所述短环的情况下,将最新填充的子矩阵Hb清零,并调用所述第二填充模块;
判断模块,用于在不存在所述短环的情况下,判断b是否等于m,如果b=m,则所述校验矩阵构造结束;
第二调用模块,用于判断b不等于m的情况下,调用所述第二填充模块。
6.如权利要求5所述的装置,其特征在于,所述计算模块具体用于:
将所述码率R和所述码长N相乘,得到编码参数K,其中,K为编码前的码长;
将所述码长N减去所述编码参数K,得到编码参数M,其中,M为校验位的长度;
对所述编码参数K进行因数分解,获取所述编码参数K的约数m。
7.如权利要求6所述的装置,其特征在于,所述构造模块具体用于:
根据所述编码参数M和所述编码参数N构造M行N列的所述校验矩阵。
8.如权利要求7所述的装置,其特征在于,所述分块模块具体用于:
根据所述约数m对所述校验矩阵进行分块,将所述校验矩阵拆分为M行M列的子矩阵H0和M行K/m列的子矩阵H1,H2,...Hm。
9.如权利要求8所述的装置,其特征在于,所述预先设置的计算方法包括:
通过(vi+j*m)modM计算所述子矩阵Hb的第j列的填充位置,其中,1≤vi≤M。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102689260A CN102386995A (zh) | 2010-09-01 | 2010-09-01 | 低密度奇偶校验码校验矩阵构造方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102689260A CN102386995A (zh) | 2010-09-01 | 2010-09-01 | 低密度奇偶校验码校验矩阵构造方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102386995A true CN102386995A (zh) | 2012-03-21 |
Family
ID=45826006
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102689260A Pending CN102386995A (zh) | 2010-09-01 | 2010-09-01 | 低密度奇偶校验码校验矩阵构造方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102386995A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106656408A (zh) * | 2015-10-30 | 2017-05-10 | 华为技术有限公司 | 基于校验矩阵的编解码方法和装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030014718A1 (en) * | 2001-07-05 | 2003-01-16 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
CN1481130A (zh) * | 2002-07-26 | 2004-03-10 | 产生低密度奇偶校验码的方法和系统 | |
US20040054959A1 (en) * | 2002-09-18 | 2004-03-18 | Yufei Blankenship | Method and apparatus for encoding data |
KR20040092922A (ko) * | 2003-04-29 | 2004-11-04 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
CN1753315A (zh) * | 2005-11-03 | 2006-03-29 | 华中科技大学 | 一种低密度奇偶校验码的编码方法 |
CN1960188A (zh) * | 2006-04-29 | 2007-05-09 | 北京泰美世纪科技有限公司 | 构造低密度奇偶校验码的方法、译码方法及其传输系统 |
CN101277118A (zh) * | 2007-03-28 | 2008-10-01 | 北京三星通信技术研究有限公司 | 基于ldpc码的级联码的编码方法 |
-
2010
- 2010-09-01 CN CN2010102689260A patent/CN102386995A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030014718A1 (en) * | 2001-07-05 | 2003-01-16 | International Business Machines Corporation | System and method for generating low density parity check codes using bit-filling |
CN1481130A (zh) * | 2002-07-26 | 2004-03-10 | 产生低密度奇偶校验码的方法和系统 | |
US20040054959A1 (en) * | 2002-09-18 | 2004-03-18 | Yufei Blankenship | Method and apparatus for encoding data |
KR20040092922A (ko) * | 2003-04-29 | 2004-11-04 | 삼성전자주식회사 | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 |
CN1753315A (zh) * | 2005-11-03 | 2006-03-29 | 华中科技大学 | 一种低密度奇偶校验码的编码方法 |
CN1960188A (zh) * | 2006-04-29 | 2007-05-09 | 北京泰美世纪科技有限公司 | 构造低密度奇偶校验码的方法、译码方法及其传输系统 |
CN101277118A (zh) * | 2007-03-28 | 2008-10-01 | 北京三星通信技术研究有限公司 | 基于ldpc码的级联码的编码方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106656408A (zh) * | 2015-10-30 | 2017-05-10 | 华为技术有限公司 | 基于校验矩阵的编解码方法和装置 |
CN106656408B (zh) * | 2015-10-30 | 2019-11-29 | 华为技术有限公司 | 基于校验矩阵的编解码方法和装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3110009B1 (en) | Encoding method, decoding method, encoding device and decoding device for structured ldpc codes | |
CN110572163B (zh) | 用于编码和译码ldpc码的方法和装置 | |
CN101141133B (zh) | 一种结构化低密度校验码的编码方法 | |
US8627172B2 (en) | Error correction encoding apparatus, decoding apparatus, encoding method, decoding method, and programs thereof | |
CN102394659B (zh) | Ldpc码校验矩阵构造方法及对应矩阵乘法运算装置 | |
CN101355402B (zh) | 一类低密度奇偶校验码的实现方法及装置 | |
CN103152056A (zh) | 一种基于原模图的准循环ldpc码构造方法及装置 | |
JP5774237B2 (ja) | 誤り訂正符号化方法および誤り訂正符号化装置 | |
CN101431337A (zh) | 提高编码并行度实现降低编码时延的方法 | |
CN101159435B (zh) | 基于移位矩阵分级扩展的低密度校验码校验矩阵构造方法 | |
CN101567697A (zh) | 一种速率兼容的低密度奇偶校验码编码方法和编码器 | |
CN104052501A (zh) | 低复杂度的多进制ldpc码译码方法 | |
CN103746774A (zh) | 一种高效数据读取的容错编码方法 | |
CN101373976A (zh) | 生成ldpc校验矩阵的方法和设备 | |
KR20060058792A (ko) | 저밀도 패리티 검사 코드의 부호화 장치 및 방법 | |
CN111464191A (zh) | 一种基于矩阵扩展和斐波那契数列的rc-ldpc码构造方法 | |
CN105556852A (zh) | 用于共享公共硬件资源的不同的低密度奇偶校验(ldpc)码的低密度奇偶校验编码 | |
CN109412606B (zh) | 基于生成矩阵的qc_ldpc码编码方法及编码器 | |
CN102386995A (zh) | 低密度奇偶校验码校验矩阵构造方法及装置 | |
CN103236855A (zh) | 基于循环左移的近地通信中准循环ldpc串行编码器 | |
CN103269227A (zh) | 基于循环左移的深空通信中准循环ldpc串行编码器 | |
CN103236856A (zh) | 基于循环左移的dtmb中准循环ldpc串行编码器 | |
CN102594506A (zh) | 基于码结构的交叠编码序列的处理方法和装置 | |
CN107911123B (zh) | 针对深空应用的一类低密度奇偶校验码的编码方法 | |
KR101296773B1 (ko) | Ldpc 부호 복호화 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120321 |