CN102386860B - 放大电路和电流-电压转换电路 - Google Patents

放大电路和电流-电压转换电路 Download PDF

Info

Publication number
CN102386860B
CN102386860B CN201110240679.8A CN201110240679A CN102386860B CN 102386860 B CN102386860 B CN 102386860B CN 201110240679 A CN201110240679 A CN 201110240679A CN 102386860 B CN102386860 B CN 102386860B
Authority
CN
China
Prior art keywords
transistor
resistor
circuit
collector electrode
pnp transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110240679.8A
Other languages
English (en)
Other versions
CN102386860A (zh
Inventor
川口刚
北川范匡
关谷守
岛崎尚史
竹原优
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Onkyo Corp
Original Assignee
Onkyo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011121135A external-priority patent/JP5207155B2/ja
Priority claimed from JP2011121134A external-priority patent/JP5046144B2/ja
Application filed by Onkyo Corp filed Critical Onkyo Corp
Publication of CN102386860A publication Critical patent/CN102386860A/zh
Application granted granted Critical
Publication of CN102386860B publication Critical patent/CN102386860B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
    • H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—Dc amplifiers in which all stages are dc-coupled
    • H03F3/343—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only
    • H03F3/3432—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with bipolar transistors
    • H03F3/3435—Dc amplifiers in which all stages are dc-coupled with semiconductor devices only with bipolar transistors using Darlington amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30031—A resistor being coupled as feedback circuit in the SEPP amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30084—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the pull circuit of the SEPP amplifier being a cascode circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30117—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push circuit of the SEPP amplifier being a cascode circuit

Abstract

本发明涉及一种放大电路和电流-电压转换电路，该放大电路包括：设置在输入级的第一晶体管、第二晶体管、第三晶体管和第四晶体管；以及第一偏置电路。输入信号被输入到第一晶体管的控制端子和第二晶体管的控制端子，第一晶体管的第一端子连接到第三晶体管的第一端子，第二晶体管的第一端子连接到第四晶体管的第一端子，第一晶体管的第二端子连接到第一电位，第二晶体管的第二端子连接到等于或不等于第一电位的第二电位，第三晶体管的第二端子连接到第三电位，第四晶体管的第二端子连接到第四电位，第一偏置电路连接在第三晶体管的控制端子与第四晶体管的控制端子之间。

Description

放大电路和电流-电压转换电路
技术领域
本发明涉及放大电路和电流-电压转换电路。
背景技术
在通常的电流反馈放大器中，PNP晶体管和NPN晶体管设置在输入级，并且将输入信号提供给PNP晶体管的基极和NPN晶体管的基极。PNP晶体管的集电极连接到负电源，并且NPN晶体管的集电极连接到正电源。PNP晶体管的发射极通过第一偏置电路(第一恒流电路)连接到正电源，并且NPN晶体管的发射极通过第二偏置电路(第二恒流电路)连接到负电源。因此，在通常的电流反馈放大器中，由于应当提供由恒流电路构成的多个偏置电路，因此增大了部件数量，并且电路设置变得复杂。
发明内容
本发明的一个目的是提供一种可被简化的放大电路。
根据本发明的一种放大电路对从输入端子输入的输入信号进行放大并且从输出端子输出该信号。该电路包括：设置在输入级的第一晶体管、第二晶体管、第三晶体管和第四晶体管；以及第一偏置电路。该输入信号被输入到第一晶体管的控制端子和第二晶体管的控制端子，第一晶体管的第一端子连接到第三晶体管的第一端子，第二晶体管的第一端子连接到第四晶体管的第一端子，第一晶体管的第二端子连接到第一电位，第二晶体管的第二端子连接到等于或不等于第一电位的第二电位，第三晶体管的第二端子连接到第三电位，第四晶体管的第二端子连接到第四电位，第一偏置电路连接在第三晶体管的控制端子与第四晶体管的控制端子之间。
在此情况下，由于第一偏置电路连接在第三晶体管的控制端子与第四晶体管的控制端子之间，因此第三晶体管的控制端子与第四晶体管的控制端子之间的电压可由第一偏置电路固定。因此，不必将多个偏置电路用作一个功率标准。也就是说，由于可仅使用一个第一偏置电路，因此可简化电路设置。由于仅使用一个第一偏置电路，因此可使得控制端子之间的电压的稳定性比使用多个偏置电路的情况高。
在第三晶体管与第四晶体管之间提供第一偏置电路，从而第一偏置电路能够对第一晶体管、第二晶体管、第三晶体管和第四晶体管改变的温度进行补偿。因此，可提高根据本发明的放大电路的温度稳定性。当将突然改变的信号输入到输入端子并且第三晶体管和第四晶体管的瞬态响应特性并不符合要求时，并不发送该信号。当偏置电路是恒流电路时，第三晶体管和第四晶体管的驱动电流由该恒流电路限制。然而，当偏置电路是恒压电路时，驱动电流不受限制，并且因此第三晶体管和第四晶体管可被驱动。
优选的是，该放大电路还包括：第一电阻器、第二电阻器、第三电阻器和第四电阻器。第一电阻器连接在第一晶体管的第一端子与第三晶体管的第一端子之间，第二电阻器连接在第二晶体管的第一端子与第四晶体管的第一端子之间，第三电阻器连接到第三晶体管的第二端子，第四电阻器连接到第四晶体管的第二端子。
在此情况下，可基于第一电阻器与第三电阻器的比、以及第二电阻器与第四电阻器的比来确定输入级的放大量。可利用第一电阻器与第三电阻器的比、以及第二电阻器与第四电阻器的比来改善放大的线性度。
优选的是，该放大电路还包括：第五晶体管、第六晶体管、第七晶体管和第八晶体管。第五晶体管的控制端子连接到第三晶体管的第二端子，第六晶体管的控制端子连接到第五晶体管的第一端子，第七晶体管的控制端子连接到第四晶体管的第二端子，第八晶体管的控制端子连接到第七晶体管的第一端子，第五晶体管的第一端子和第六晶体管的第一端子连接到第三电位，第七晶体管的第一端子和第八晶体管的第一端子连接到第四电位，第五晶体管的第二端子连接到第五电位或第六晶体管的第二端子，第七晶体管的第二端子连接到第六电位或第八晶体管的第二端子，第六晶体管的第二端子和第八晶体管的第二端子连接到所述放大电路的输出端子。
在此情况下，由于在第五晶体管与第六晶体管之间以及第七晶体管与第八晶体管之间进行达林顿连接，因此可提高电路中的电流的放大系数。
而且，对连接到输出端子OUT的电容器负载的驱动依赖于输出的电流值。因此，虽然在第六晶体管中在静态时刻存在较低电流，但是可瞬时获得输出信号，从而达到了符合要求的变换率。
优选的是，该放大电路还包括：负反馈电阻器。通过该负反馈电阻器将来自所述输出端子的负反馈信号提供给第一晶体管的控制端子和第二晶体管的控制端子。
在此情况下，可形成反相电路的放大电路，并且可利用负反馈电阻器来减小噪声和失真。由于负反馈电阻器还具有输出电阻器的功能，因此可简化该电路。
优选的是，该放大电路还包括：第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第二偏置电路和第三偏置电路。第九晶体管的控制端子连接到第三晶体管的第二端子，第九晶体管的第一端子连接到第十晶体管的第一端子，第九晶体管的第二端子连接到第三电位，第十一晶体管的控制端子连接到第四晶体管的第二端子，第十一晶体管的第一端子连接到第十二晶体管的第一端子，第十一晶体管的第二端子连接到第四电位，第十晶体管的第二端子和第十二晶体管的第二端子连接到所述输出端子，第二偏置电路连接在第三电位与第十晶体管的控制端子之间，第三偏置电路连接在第四电位与第十二晶体管的控制端子之间。
在此情况下，由于第二偏置电路和第三偏置电路设置在输出级，因此可独立地设计输出级的偏置电流。因此，可提高电路的自由度。
优选的是，来自所述输出端子的负反馈信号被提供给第一偏置电路的基准点。
当该放大电路是非反相电路时，负反馈信号连接到第一偏置电路的基准点。因此，对该非反相电路中的第一偏置电路的基准点进行调整，从而改变第一偏置电路的标准，并且可使输出稳定。
优选的是，该放大电路还包括：短路保护电路，该短路保护电路包括连接在第三晶体管的控制端子与第四晶体管的控制端子之间的第十三晶体管，根据外部信号将第十三晶体管从截止状态控制为导通状态，从而第三晶体管的控制端子和第四晶体管的控制端子被短路。
在此情况下，可根据该外部信号将第十三晶体管控制为从截止状态改变到导通状态，从而第三晶体管的控制端子和第四晶体管的控制端子被短路。因此，第一偏置电路被停止。例如，在异常时刻(包括零输出)输出该外部信号，从而容易地停止和保护该放大电路。
提供了一种根据本发明的电流-电压转换电路，该电流-电压转换电路包括：设置在输入级的第一晶体管；设置在该输入级的第二晶体管，第二晶体管的极性与第一晶体管的极性不同；以及偏置电路。第一晶体管的第一端子和第二晶体管的第一端子连接到输入电流所输入到的输入端子，第一晶体管的第二端子连接到第一预定电位，第二晶体管的第二端子连接到第二预定电位，该偏置电路连接在第一晶体管的控制端子与第二晶体管的控制端子之间。
在此情况下，该偏置电路连接在第一晶体管的控制端子与第二晶体管的控制端子之间。因此，该偏置电路处在上拉(pulled-up)状态(也被称作悬空状态)，并且不必提供多个偏置电路，从而简化了电路设置。
由于该偏置电路可设置在第一晶体管与第二晶体管之间，因此该偏置电路可对第一晶体管和第二晶体管的改变的温度进行补偿。因此，可提高根据本发明的电流-电压转换电路的温度稳定性。
优选的是，该电流-电压转换电路还包括：第一电阻器、第二电阻器、第三电阻器和第四电阻器。第一电阻器连接在第一晶体管的第一端子与所述输入端子之间，第二电阻器连接在第二晶体管的第一端子与所述输入端子之间，第三电阻器连接到第一晶体管的第二端子，第四电阻器连接到第二晶体管的第二端子。
在此情况下，可在输入级符合要求地进行放大。也就是说，可利用第一电阻器与第三电阻器的比、以及第二电阻器与第四电阻器的比来确定放大量。因此，可改善放大的线性度。
优选的是，该电流-电压转换电路还包括：第三晶体管，其控制端子连接到第一晶体管的第二端子并且其第二端子连接到该电流-电压转换电路的输出端子，第四晶体管，其控制端子连接到第二晶体管的第二端子并且其第二端子连接到该电流-电压转换电路的输出端子，第五电阻器，其一端连接到第三晶体管的第二端子并且其另一端接地，以及第六电阻器，其一端连接到第四晶体管的第二端子并且其另一端接地。
在此情况下，可在第三晶体管的第二端子电阻器和第四晶体管的第二端子电阻器处减小第二端子内部电阻器和反馈电路的阻抗的贡献。因此，可进一步抑制根据反馈电路的设置的增益波动。
附图说明
图1是示出了放大电路的一个示例的典型电路图；
图2是示出了根据本发明的偏置电路的一个示例的典型电路图；
图3是用于描述图1中所示的放大电路的工作的典型的说明性示图；
图4是用于描述图1中所示的放大电路的工作的典型的说明性示图；
图5是用于描述图1中所示的放大电路的另一示例的典型的电路图；
图6是示出了放大电路的一个示例的典型电路图；
图7是将放大电路应用于电流-电压转换电路的典型的电路图；
图8是示出了放大电路的一个示例的典型电路图；
图9是示出了电流-电压转换电路的一个示例的典型电路图；
图10是示出了电流-电压转换电路的另一示例的典型电路图；
图11是示出了电流-电压转换电路的另一示例的典型电路图；以及
图12是示出了电流-电压转换电路的另一示例的典型电路图。
具体实施方式
以下将参照附图来描述本发明的各个实施方式。
第一实施方式
图1是示出了根据第一实施方式的放大电路的一个示例的典型电路图。图1所示的放大电路100是反相电路。
如图1所示，放大电路100包括输入端子IN、输入级10、偏置电路20、输出电阻器部分30和输出级40和50。
输入级10
输入级10包括PNP晶体管Q1、NPN晶体管Q2、NPN晶体管Q3、PNP晶体管Q4和发射极电阻器R2和R3。
如图1所示，PNP晶体管Q1的基极和NPN晶体管Q2的基极通过输入电阻器R1连接到输入端子IN。PNP晶体管Q1的集电极和NPN晶体管Q2的集电极相连并接地(GND)。
NPN晶体管Q3的发射极通过发射极电阻器R2连接到PNP晶体管Q1的发射极。
PNP晶体管Q4的发射极通过发射极电阻器R3连接到NPN晶体管Q2的发射极。
NPN晶体管Q3的集电极通过电阻器R4连接到恒定功率源V1的线路，并且PNP晶体管Q4的集电极通过电阻器R5连接到恒定功率源V2的线路。
偏置电路20
偏置电路20连接在NPN晶体管Q3的基极与PNP晶体管Q4的基极之间。偏置电路20通过电阻器R22连接到恒定功率源V1的线路，并通过电阻器R23连接到恒定功率源V2的线路。偏置电路20的内部结构将在后面描述。
输出电阻器部分30
如图1所示，输出电阻器部分30包括输出电阻器(负反馈电阻器)R31。输出电阻器部分30插设在PNP晶体管Q1的基极端和NPN晶体管Q2的基极端与输出端子OUT之间，从而形成NFB(负反馈)。
输出级40
输出级40包括PNP晶体管Q41、PNP晶体管Q42、发射极电阻器R41和发射极电阻器R42。
PNP晶体管Q42的基极连接到PNP晶体管Q41的发射极。具体而言，PNP晶体管Q41和PNP晶体管Q42按照达林顿方式连接(Darlington)。PNP晶体管Q42的集电极连接到输出端子OUT。
PNP晶体管Q41的基极连接到位于输入级的NPN晶体管Q3的集电极，并且PNP晶体管Q41的集电极接地(GND)。
PNP晶体管Q41的发射极通过发射极电阻器R41连接到恒定功率源V1的线路，并且PNP晶体管Q42的发射极通过发射极电阻器R42连接到恒定功率源V1的线路。
输出级50
类似地，输出级50包括NPN晶体管Q51、NPN晶体管Q52和发射极电阻器R51和R52。
NPN晶体管Q52的基极连接到NPN晶体管Q51的发射极。具体而言，NPN晶体管Q51和NPN晶体管Q52按照达林顿方式连接。NPN晶体管Q52的集电极连接到输出端子OUT。
NPN晶体管Q51的基极连接到位于输入级的PNP晶体管Q4的集电极，并且NPN晶体管Q51的集电极接地(GND)。
NPN晶体管Q51的发射极通过发射极电阻器R51连接到恒定功率源V2的线路，并且NPN晶体管Q52的发射极通过发射极电阻器R52连接到恒定功率源V2的线路。
偏置电路20的细节
图2是用于描述偏置电路20的细节的典型电路图。
如图2所示，偏置电路20包括电容器C21、电容器C22、NPN晶体管Q21、PNP晶体管Q22、电阻器R24、电阻器R25、电阻器R26和电阻器R27。
NPN晶体管Q21的发射极连接到基准端Vre(地电位GND)。电容器C21设置在NPN晶体管Q21的发射极与集电极之间，并且电阻器R24设置在NPN晶体管Q21的集电极与基极之间。
PNP晶体管Q22的发射极连接到基准端Vre(地电位GND)。电容器C22设置在PNP晶体管Q22的发射极与集电极之间，并且电阻器R25设置在PNP晶体管Q22的集电极与基极之间。
电阻器R26和R27串联连接在NPN晶体管Q21的基极与PNP晶体管Q22的基极之间。
图3和图4是用于描述图1和图2中所示的放大电路100的工作的典型的说明性示图。
在如图3所示的放大电路100中，当未将信号输入到输入端子IN时，将任意偏置电流从偏置电路20施加到发射极电阻器R2。因此，确定了在电阻器R4中流动的电流。因此，在电阻器R4中生成电位，并且确定在发射极电阻器R41和发射极电阻器R42中流动的电流。
类似地，由于放大电路100在上下方向具有对称的结构，因此将发射极电阻器R3和电阻器R5设置在相同状态中。
另一方面，当如图3所示，当将正弦波形的电流信号输入到放大电路100的输入端子IN时，通过NPN晶体管Q3的放大，允许被正向移位的正弦波形的电流信号在PNP晶体管Q41中流动。
通过PNP晶体管Q4的放大，允许被负向移位的正弦波形的电流信号在NPN晶体管Q51中流动。因此，放大后的正弦波形的电流信号在输出端子OUT中流动。
相位与输入到输入端子IN的正弦波形的相位相反的电流信号通过输出电阻器(负反馈电阻器)R31而负向反馈(负反馈)。
因此，通过输出端子OUT从PNP晶体管Q42和NPN晶体管Q52输出经过稳定放大后的正弦波形的电流信号。
接下来，如图4所示，当将矩形波的信号输入到放大电路100的输入端子IN时，发射极电阻器R2的电压宽度增大，并且在发射极电阻器R2中流动的电流根据输入的矩形波而增大。
在发射极电阻器R2中流动的电流被加到电阻器R4，并且电阻器R4的电压宽度增大。要施加到发射极电阻器R42的电压的值通过从要施加到电阻器R4的电压中减去PNP晶体管Q41的基极与发射极之间的电压(Vbe)以及PNP晶体管Q42的基极与发射极之间的电压(Vbe)而获得。
假定1mA的电流在电阻器R4中流动并且10mA的电流在发射极电阻器R42中流动。在此条件下当电阻器R4的电压宽度是1.5V时，根据1.5V-(Vbe(Q42)+Vbe(Q41))，发射极电阻器R42的电压宽度变成0.3V。而且，在此条件下，电阻器R4是1.5K，并且电阻器R42是30。
当上述状态下的输入信号被增大10mA时，电阻器R4的电压宽度是15V，并且发射极电阻器R42的电压宽度改变为13.8V。因此，电阻器R42的电压宽度从0.3V改变为13.8V，并且可根据10mA的输入电流的输入信号获得460mA的输出电流。
具体地说，矩形波具有瞬时的前沿和后沿。而且，对连接到输出端子OUT的电容器负载的驱动依赖于输出的电流值。因此，虽然PNP晶体管Q42中的电流在静态时刻很低(上述10mA的情况)，但是可瞬时获得输出信号(460mA)，从而实现符合令人满意的变换率。
在放大电路100中，在恒定功率源V1和V2的线路处，偏置电路20设置在悬空状态，从而可由偏置电路20来固定NPN晶体管Q3的基极与PNP晶体管Q4的基极之间的电压。而且，偏置电路20消除了设置大量恒流电路的必要性，从而简化了电路。而且，可减小来自恒定功率源V1和V2的线路的涟波(ripple)的影响。
如上所述，在根据该实施方式的放大电路100中，由于可抑制静态时刻的电流，因此可抑制不必要的热量生成。因此，可改善放大电路100的温度稳定性。而且，将NPN晶体管Q21和PNP晶体管Q22热结合到晶体管Q1至Q4，从而可消除由于各个晶体管的热量所引起的特性改变的影响，因此使得输出电压稳定。当将输出级40和50的各个晶体管热结合到NPN晶体管Q21和PNP晶体管Q22时，可进一步使得输出电压稳定。
由于采用了将NFB(负反馈)连接到输入信号的基极反馈系统，因此，在差值组合点不会发生物理移位，并且因此可实现准确的负反馈。
在不依赖于恒定功率源V1和V2的情况下，从偏置电路20(具体地说，电容器C21和C22)提供晶体管Q3和Q4的驱动电流。因此，可将驱动电流瞬时提供给晶体管Q3和Q4。如果从恒定功率源V1和V2向晶体管Q3和Q4提供驱动电流，则在电阻器R22和R23中应当始终流动高电流。因此，功耗增大，但是该示例可解决此问题。
在放大电路100中，可为输入电阻器R1设置放大器增益和输入滤波器这两个功能。输出电阻器(负反馈电阻器)R31可减小噪声和失真，并且可设置有放大器增益和输出电阻器这两个功能。因此，可简化电路设置。
在输出级40和50，发射极电阻器R42、发射极电阻器R52和输出电阻器(负反馈电阻器)R31可容易地调整放大器增益。
在图1中所示的放大电路100中，级的数量很小，并且可抑制极数。因此，可防止频率特性和振荡的缺陷。
在输入级10中，可由发射极电阻器R2和电阻器R4来调整NPN晶体管Q3的增益。而且，可由发射极电阻器R3和电阻器R5来调整PNP晶体管Q4的增益。
在根据第一实施方式的放大电路100中，可将NPN晶体管Q3和PNP晶体管Q4视为基础地。因此，可实现放大电路100的较宽频带。
在传统的电流反馈电路中，设置了具有多个恒电流源的级，并且难以调整偏置电流和DC偏移。然而，在根据第一实施方式的放大电路100中，对电阻器R24和R25、以及电阻器R26和R27进行调整，从而可由电阻器R24和R25来调整DC偏移，并且可由电阻器R26和R27来调整偏置电流。
第一实施方式不限于以上电路设置。例如，可将晶体管Q1的集电极和晶体管Q2的集电极连接到不同电位。也就是说，晶体管Q1的集电极可连接到恒定功率源V2，并且晶体管Q2的集电极可连接到恒定功率源V1。按照另一方式，晶体管Q1的集电极可连接在偏置电路20与电阻器R22之间，并且晶体管Q2的集电极可连接在偏置电路20与电阻器R23之间。而且，可将晶体管Q41的集电极和晶体管Q42的集电极连接到不同电位。按照另一方式，晶体管Q41的集电极可连接到晶体管Q42的集电极，并且晶体管Q51的集电极可连接到晶体管Q52的集电极。
第二实施方式
图5是示出了根据第二实施方式的放大电路的一个示例的典型电路图。图5中所示的放大电路100a是非反相电路的一个示例。将主要描述第二实施方式与根据第一实施方式的放大电路100的不同点。
如图5所示，根据第二实施方式的放大电路100a具有输入级10a，代替放大电路100的输入级10。提供输出电阻器部分30a以代替输出电阻器部分30。而且，提供输出级40a以代替输出级40，并且提供输出级50a以代替输出级50。
将等同于图2中的偏置电路的电路用作偏置电路20，并且，该电路是偏置电流和输出DC电压的调整级，并且产生了等同的效果。偏置电路20的基准端连接到负反馈的路径，并且用作电压反馈端Vnf。
输入级10a
输入级10a包括PNP晶体管Q1、NPN晶体管Q2、NPN晶体管Q3、PNP晶体管Q4、和发射极电阻器R2和R3。
如图5所示，PNP晶体管Q1的基极和NPN晶体管Q2的基极连接到输入端子IN。
PNP晶体管Q1的集电极连接到恒定功率源V2的线路。NPN晶体管Q2的集电极连接到恒定功率源V1的线路。NPN晶体管Q3的发射极通过发射极电阻器R2连接到PNP晶体管Q1的发射极。PNP晶体管Q4的发射极通过发射极电阻器R3连接到NPN晶体管Q2的发射极。
偏置电路20设置在在NPN晶体管Q3的基极与PNP晶体管Q4的基极之间，并且NPN晶体管Q3的集电极通过电阻器R4连接到恒定功率源V1的线路。PNP晶体管Q1的集电极通过电阻器R5连接到恒定功率源V2的线路。
输出电阻器部分30a
如图5所示，输出电阻器部分30a包括输出电阻器(负反馈电阻器)R31和电阻器R32。将电阻器R32设置到比电阻器R31更靠近输入级10a的一侧，并且电阻器R32的一端接地(GND)。
输出级40a
输出级40a包括NPN晶体管Q43、PNP晶体管Q44、发射极电阻器R43、电阻器R44、电阻器R45和和偏置电路70。
NPN晶体管Q43的发射极通过发射极电阻器R43连接到PNP晶体管Q44的发射极。具体而言，NPN晶体管Q43和PNP晶体管Q44按照达林顿方式连接。PNP晶体管Q44的集电极连接到输出端子OUT。
NPN晶体管Q43的基极连接到位于输入级的NPN晶体管Q3的集电极，并且NPN晶体管Q43的集电极连接到恒定功率源V1的线路。
PNP晶体管Q44的基极通过电阻器R44连接到下述PNP晶体管Q71的集电极。因此，电阻器R44同PNP晶体管Q44的集电极与基极之间的电容形成了低通滤波器。而且，将电阻器R45与下述电阻器R55串联地插设在PNP晶体管Q71的集电极与下述偏置电路80的晶体管Q81的集电极之间。
偏置电路70
如图5所示，偏置电路70包括电容器C71、PNP晶体管Q71、和电阻器R71和R72。
PNP晶体管Q71的发射极连接到恒定功率源V1的线路。PNP晶体管Q71的基极通过电阻器R71连接到恒定功率源V1的线路。而且，电阻器R72插设在PNP晶体管Q71的基极与集电极之间。
电容器C71插设在PNP晶体管Q71的集电极与恒定功率源V1的线路之间。
输出级50a
输出级50a包括PNP晶体管Q53、NPN晶体管Q54、发射极电阻器R53、R54和R55、以及偏置电路80。
PNP晶体管Q53的发射极通过发射极电阻器R53连接到NPN晶体管Q54的发射极。具体而言，PNP晶体管Q53和NPN晶体管Q54按照达林顿方式连接。NPN晶体管Q54的集电极连接到输出端子OUT。
PNP晶体管Q53的基极连接到位于输入级的PNP晶体管Q4的集电极，并且PNP晶体管Q53的集电极连接到恒定功率源V2的线路。
NPN晶体管Q54的基极通过发射极电阻器R54连接到下述NPN晶体管Q81的集电极。因此，电阻器R54同NPN晶体管Q54的集电极与基极之间的电容形成了低通滤波器。
偏置电路80
如图5所示，偏置电路80包括电容器C81、NPN晶体管Q81、和电阻器R81和R82。
NPN晶体管Q81的发射极连接到恒定功率源V2的线路。NPN晶体管Q81的基极通过电阻器R81连接到恒定功率源V2的线路。而且，电阻器R82插设在NPN晶体管Q81的基极与集电极之间。
电容器C81插设在NPN晶体管Q81的集电极与恒定功率源V2的线路之间。
根据第二实施方式的放大电路100a是由对称电路所构成的非反相电路的一个示例。在放大电路100a中，由PNP晶体管Q44、NPN晶体管Q54、发射极电阻器R43、发射极电阻器R53和输出电阻器(负反馈电阻器)R31来执行后级放大。
可通过使用位于输入级10a的偏置电路20来调整偏置电流，并且独立于该调整，可通过使用输出级40a和50a来调整偏置电流。因此，可扩宽电路设计自由度。而且，输出电阻器(负反馈电阻器)R31和R32可确定放大电路100a的总增益。
在放大电路100a中，输入级10a的晶体管Q1和Q3以及电阻器R2具有与位于输出级40a的晶体管Q43和Q44以及电阻器R43相同的电路设置。输入级10a的晶体管Q2和Q4以及电阻器R3具有与位于输出级50a的晶体管Q53和Q54以及电阻器R53相同的电路设置。
因此，输出信号与输入信号建立了非反相关系。将非反相输出信号(通过偏置电路20)提供给晶体管Q3和Q4的基极，从而可实现负反馈。
更具体地讲，负反馈路径连接到偏置电路20的电压反馈端Vnf(基准端)。因此，对于负反馈路径，不必分别设置到晶体管Q3的负反馈路径和到晶体管Q4的负反馈路径。也就是说，由于从偏置电路20到晶体管Q3和Q4的提供驱动电流的路径也可用作到晶体管Q3和Q4的负反馈路径，所以可简化该电路设置。
第三实施方式
图6是示出了根据第三实施方式的放大电路的一个示例的典型电路图。以下说明根据第三实施方式的放大电路100b与根据第一实施方式的放大电路100之间的不同点。
如图6所示，放大电路100b除放大电路100外还具有短路保护电路15，并包括偏置电路20b，代替偏置电路20。
短路保护电路15
如图6所示，短路保护电路15包括PNP晶体管Q15、NPN晶体管Q16、电阻器R15和短路保护输入端子PROTECT。
PNP晶体管Q15的发射极连接在NPN晶体管Q3的基极与偏置电路20b之间。PNP晶体管Q15的集电极连接在PNP晶体管Q4的基极与偏置电路20b之间。PNP晶体管Q15的基极连接到NPN晶体管的Q16发射极。
NPN晶体管Q16的集电极连接在NPN晶体管Q3的基极与偏置电路20b之间。NPN晶体管Q16的发射极通过电阻器R15连接到PNP晶体管Q15的集电极。NPN晶体管Q16的基极连接到短路保护输入端子PROTECT。
偏置电路20b
如图6所示，偏置电路20b包括NPN晶体管Q21、PNP晶体管Q22、电阻器R24、电阻器R25、电阻器R26、电阻器R28、电阻器R29、和齐纳二极管(zenerdiode)D21。
基准端Vre设置在NPN晶体管Q21的发射极与PNP晶体管Q22的发射极之间。NPN晶体管Q21的发射极连接到基准端Vre。电阻器R24设置在NPN晶体管Q21的集电极与基极之间。
PNP晶体管Q22的发射极连接到基准端Vre。电阻器R25设置在PNP晶体管Q22的集电极与基极之间。
电阻器R26设置在NPN晶体管Q21与PNP晶体管Q22之间。
齐纳二极管D21的阴极通过电阻器R28连接到NPN晶体管Q21的集电极，并且齐纳二极管D21的阳极通过电阻器R29连接到PNP晶体管Q22的集电极。
如上所述，在根据第三实施方式的放大电路100b中，可利用齐纳二极管D21来使电压保持为恒定。当使用齐纳二极管D21时，对供电电压不会有很大影响。而且，短路保护电路15可在异常检测时保护电路。
以下将描述短路保护电路15。在正常时将任意电压施加到短路保护输入端子PROTECT。在此情况下，NPN晶体管Q16处于导通状态，并且PNP晶体管Q15处于截止状态。
另一方面，短路保护输入端子PROTECT在异常时接地(GND)。在此情况下，NPN晶体管Q16处于截止状态，并且PNP晶体管Q15处于导通状态，并且NPN晶体管Q3的基极和PNP晶体管Q4的基极短路。因此，放大电路100b的放大瞬时停止。可为图5中的放大电路设置短路保护电路15。
图7是将根据第一实施方式的放大电路应用于电流-电压转换电路的典型的电路图。在图7中，将反相放大电路布设在电流-电压转换电路上。
如图7所示，将放大电路100改为电流-电压转换电路100c。图7中所示的电流-电压转换电路100c包括输出级40c、输出级50c和输出级60c。
在输出级40c和50c中，从输出级40和50中取消了达林顿连接，并且输出级60c是用于减小输出阻抗的电路。
第四实施方式
图8是示出了根据第四实施方式的放大电路的一个示例的典型电路图。以下说明根据第四实施方式的放大电路100d与根据第一实施方式的放大电路100之间的不同点。
如图8所示，放大电路100d还包括电阻器R101和R102。电阻器R101的一端连接到晶体管Q42的集电极，并且另一端接地。电阻器R102的一端连接到晶体管Q52的集电极，并且另一端接地。晶体管Q42和Q52的集电极通过电阻器R101和R102接地，从而防止输出级40和50的增益由于输出电阻器部分30的电阻器R31所导致的波动。作为一个示例将描述电阻器R101，但是这对于电阻器R102同样是成立的。
电阻器R42是晶体管Q42的发射极电阻器。由通过将电阻器R101、晶体管Q42的集电极内部电阻器与电阻器R31组合所获得的电阻，来表示晶体管Q42的集电极电阻器。当晶体管Q42的输出导纳由hoe表示时，该集电极内部电阻器由(1/hoe)表述。当电阻器R101的电阻值比晶体管Q42的集电极内部电阻器以及电阻器R31小很多时，电阻器R101的贡献在集电极电阻器中是占主导的，并且电阻器R31的贡献减小。
当电阻器R101未连接时，电阻器R31低于集电极内部电阻器，并且电阻器R31在晶体管Q42的集电极电阻器中是占主导的。也就是说，该放大电路的增益由于电阻器R31的电阻值而波动。然而，当设置了电阻器R101时，可抑制电阻器R31施加到该放大电路的增益的影响。
在图1至图8所示的以上实施方式中，并未设置补偿电路，但是不限于此，并且，可将诸如相位补偿电路的任意电路设置到输出电阻器(负反馈电阻器)R31。
第五实施方式
图9是示出了根据第五实施方式的电流-电压转换电路的一个示例的典型电路图。电流-电压转换电路200包括输入端子IN、输入级10、偏置电路20、输出电阻器部分30、和输出级40和50。
输入级10
输入级10包括NPN晶体管Q1、PNP晶体管Q2、和发射极电阻器R2和R3。
如图9所示，NPN晶体管Q1的发射极通过电阻器R2连接到输入端子IN。PNP晶体管Q2的发射极通过电阻器R3连接到输入端子IN。
偏置电路20插设在NPN晶体管Q1的基极与PNP晶体管Q2的基极之间。
NPN晶体管Q1的集电极通过电阻器R4连接到恒定功率源V1的线路，并且PNP晶体管Q2的集电极通过电阻器R5连接到恒定功率源V2的线路。
偏置电路20
偏置电路20包括电容器C21和C22、NPN晶体管Q21、PNP晶体管Q22、以及电阻器R24、R25、R26和R27。
NPN晶体管Q21的发射极接地(GND)。电容器C21设置在NPN晶体管Q21的发射极与集电极之间，并且电阻器R24设置在NPN晶体管Q21的基极与集电极之间。
PNP晶体管Q22的发射极接地(GND)。电容器C22设置在PNP晶体管Q22的发射极与集电极之间，并且电阻器R25设置在PNP晶体管Q22的集电极与基极之间。
电阻器R26和R27串联连接在NPN晶体管Q21的基极与PNP晶体管Q22的基极之间。
偏置电路20通过电阻器R22连接到恒定功率源V1的线路，并通过电阻器R23连接到恒定功率源V2的线路。
输出电阻器部分30
如图9所示，输出电阻器部分30具有输出电阻器R31。输出电阻器R31插设在位于输入级10的NPN晶体管Q1的发射极及PNP晶体管Q2的发射极与输出端子OUT之间。可通过要输入的电流的上限和要输出的电压的上限，来确定电阻器R31的大小。而且，图9所示的输出电阻器R31用作负反馈电阻器。
输出级40
输出级40包括PNP晶体管Q41和电阻器R41。
PNP晶体管Q41的基极连接到位于输入级的NPN晶体管Q1的集电极。PNP晶体管Q41的发射极通过电阻器R41连接到恒定功率源V1的线路。PNP晶体管Q41的集电极连接到输出端子OUT。
输出级50
输出级50包括NPN晶体管Q51和电阻器R51。
NPN晶体管Q51的基极连接到位于输入级的PNP晶体管Q2的集电极。NPN晶体管Q51的发射极通过电阻器R51连接到恒定功率源V2的线路。NPN晶体管Q51的集电极连接到输出端子OUT。
如果输入到如图9所示的电流-电压转换电路200的输入端子IN的电流减小，则发射极电阻器R2的电压宽度变宽，并且在发射极电阻器R2中流动的电流根据输入的电流而增大。在发射极电阻器R2中流动的电流被加到电阻器R4，并且电阻器R4的电压宽度增大。要施加到发射极电阻器R41的电压是通过从要施加到电阻器R4的电压中减去PNP晶体管Q41的基极与发射极之间的电压(Vbe)而获得的值。
假定1mA的电流在电阻器R4中流动并且10mA的电流在发射极电阻器R41中流动。在此条件下当电阻器R4的电压宽度是1.5V时，根据1.5V-(Vbe(Q41))，发射极电阻器R41的电压宽度变成0.9V。而且，在此条件下，电阻器R4是1.5K，并且电阻器R41是90。
当输入电流从上述状态提高到10mA时，电阻器R4的电压宽度是15V，并且发射极电阻器R41的电压宽度改变为14.4V。而且，当输入电流增大时，对称电路类似地工作。
如上所述，在电流-电压转换电路200中，输出电阻器部分30和输出级40和50确定后一级的放大宽度。
在根据该实施方式的电流-电压转换电路200中，将从输入端子IN提供的电流提供给输入级10的NPN晶体管Q1和PNP晶体管Q2。在NPN晶体管Q1中流动的电流根据对NPN晶体管Q1所施加的电压的升高和下降而增大和减小(在PNP晶体管Q2中，按照相反方式工作)。因此，从恒定功率源V1的线路和恒定功率源V2的线路施加的电压与偏置电路20中的电压成反比，并且可从输出端子稳定地输出该电压。
在电流-电压转换电路200中，偏置电路20被恒定功率源V1和V2的线路设置到悬空状态，并且NPN晶体管Q1的基极与PNP晶体管Q2的基极之间的电压可由偏置电路20固定。而且，由于偏置电路20而不必设置大量恒流电路，从而可简化该电路。而且，可减小来自恒定功率源V1和V2的线路的涟波的影响。在不依赖于恒定功率源V1和V2的情况下，从偏置电路20(具体地说，电容器C21和C22)提供晶体管Q1和Q2的驱动电流，从而可将驱动电流瞬时提供给晶体管Q1和Q2。如果从恒定功率源V1和V2向晶体管Q1和Q2提供驱动电流，则在电阻器R22和R23中应当始终流动高电流。因此，功耗增大，但是该示例可解决该问题。
在根据该实施方式的电流-电压转换电路200中，由于可抑制静态时刻的电流，因此可抑制热量生成，从而改善了电流-电压转换电路200的温度稳定性。而且，将NPN晶体管Q21和PNP晶体管Q22热结合到晶体管Q1和Q2，从而可消除由于各个晶体管的热量所引起的特性改变的影响。因此，使得输出电压稳定。将输出级40和50的各个晶体管热结合到NPN晶体管Q21和PNP晶体管Q22，从而可进一步使得输出电压稳定。
输出电阻器(负反馈电阻器)R31可减小噪声和失真，并且可设置有放大器增益和输出电阻器这两个功能。因此，可简化电路设置。
在输入级10中，可由发射极电阻器R2和电阻器R4来调整NPN晶体管Q1的增益。而且，可由发射极电阻器R3和电阻器R5来调整PNP晶体管Q2的增益。
在根据该实施方式的电流-电压转换电路200中，NPN晶体管Q1的基极和PNP晶体管Q2的基极接地。因此，可实现电流-电压转换电路200的较宽频带。
另一示例
图10是示出了电流-电压转换电路200的另一示例的典型电路图。以下将主要描述另一示例的电流-电压转换电路200a与根据第一实施方式的电流-电压转换电路200之间的不同点。
如图10所示，电流-电压转换电路200a包括输出级40a和50a，代替电流-电压转换电路200的输出级40和50。也就是说，通过将级联电路添加到输出级40和50来构成输出级40a和50a。
输出级40a
输出级40a包括PNP晶体管Q41、Q42和Q43、电阻器R41、R42、R43和R44、以及电容器C41。
PNP晶体管Q41的集电极连接到的PNP晶体管Q42发射极。PNP晶体管Q42的集电极连接到输出端子OUT。
PNP晶体管Q41的基极连接到位于输入级的NPN晶体管Q1的集电极，并且PNP晶体管Q41的发射极通过电阻器R41连接到恒定功率源V1的线路。
PNP晶体管Q42的基极连接到的PNP晶体管Q43集电极。而且，电阻器R42与下述电阻器R52串联地插设在PNP晶体管Q43的集电极与下述NPN晶体管Q53的集电极之间。
PNP晶体管Q43的发射极连接到恒定功率源V1的线路。PNP晶体管Q43的基极通过电阻器R43连接到恒定功率源V1的线路。而且，电阻器R44插设在PNP晶体管Q43的基极与集电极之间。
电容器C41插设在PNP晶体管Q43的集电极与恒定功率源V1的线路之间。
输出级50a
输出级50a包括NPN晶体管Q51、Q52和Q53、电阻器R51、R52、R53和R54、以及电容器C51。
NPN晶体管Q51的集电极连接到NPN晶体管Q52的发射极。NPN晶体管Q52的集电极连接到输出端子OUT。
NPN晶体管Q51的基极连接到位于输入级的PNP晶体管Q2的集电极，并且NPN晶体管Q51的发射极通过电阻器R51连接到恒定功率源V2的线路。
NPN晶体管Q53的发射极连接到恒定功率源V2的线路。NPN晶体管Q53的基极通过电阻器R53连接到恒定功率源V2的线路。而且，电阻器R54插设在NPN晶体管Q53的基极与集电极之间。NPN晶体管Q52的基极连接到NPN晶体管Q53的集电极。
电容器C51插设在NPN晶体管Q53的集电极与恒定功率源V2的线路之间。
添加级联电路可减小晶体管Q41和Q42的功率损耗。由于未产生镜像效应，所以可改善输出级40a和50a的频率特性。
另一示例
图11是示出了电流-电压转换电路200的另一示例的典型电路图。图11中所示的电流-电压转换电路200b包括输入级10b和输出级60b，代替图9中所示的电流-电压转换电路200的输入级10。
输入级10b
输入级10b包括PNP晶体管Q1b、NPN晶体管Q2b、NPN晶体管Q1、PNP晶体管Q2、和发射极电阻器R2和R3。
如图11所示，PNP晶体管Q1b的基极和NPN晶体管Q2b的基极连接到输入端子IN。PNP晶体管Q1b的集电极和NPN晶体管Q2b的集电极相连并接地(GND)。
NPN晶体管Q1的发射极通过发射极电阻器R2连接到PNP晶体管Q1b的发射极。
PNP晶体管Q2的发射极通过发射极电阻器R3连接到NPN晶体管Q2b的发射极。
NPN晶体管Q1的集电极通过电阻器R4连接到恒定功率源V1的线路，并且PNP晶体管Q2的集电极通过电阻器R5连接到恒定功率源V2的线路。
输出级60b
输出级60b是用于减小输出阻抗的电路。输出级60b包括NPN晶体管Q61和Q62、PNP晶体管Q63、电阻器R61、R62、R63、R64、R65和R66、以及电容器C61。
NPN晶体管Q62的集电极连接到恒定功率源V1的线路。NPN晶体管Q62的基极连接到PNP晶体管Q41的集电极。NPN晶体管Q62的发射极通过电阻器R65连接到输出端子OUT。
PNP晶体管Q63的集电极连接到恒定功率源V2的线路。PNP晶体管Q63的基极连接到NPN晶体管Q51的集电极。PNP晶体管Q63的发射极通过电阻器R66连接到输出端子OUT。
NPN晶体管Q61的发射极连接在PNP晶体管Q63的基极与NPN晶体管Q51的集电极之间。电阻器R63连接在NPN晶体管Q61的基极与集电极之间，并且电阻器R64连接在NPN晶体管Q61的基极与发射极之间。
电容器C61设置在NPN晶体管Q62的基极与PNP晶体管Q63的基极之间。而且，电阻器R61和电阻器R62设置在PNP晶体管Q41的集电极与NPN晶体管Q51的集电极之间。电阻器R61和电阻器R62之间的部分接地(GND)。
如上所述，设置了输出阻抗很低的输出级60b(即，电压放大较低且电流放大较高的输出级)。因此，可高效地执行电流-电压转换。
另一示例
如图12所示，与图9相比，电流-电压转换电路200c还包括电阻器R101和R102。电阻器R101的一端连接到晶体管Q41的集电极，并且另一端接地。电阻器R102的一端连接到晶体管Q51的集电极，并且另一端接地。晶体管Q41和Q51的集电极通过电阻器R101和R102接地，从而可防止输出级40和50的增益由于输出电阻器部分30的电阻器R31所导致的波动。以下作为一个示例将描述电阻器R101，但是这对于电阻器R102同样是成立的。
电阻器R41是晶体管Q41的发射极电阻器。由通过将电阻器R101、晶体管Q41的集电极内部电阻器和电阻器R31组合所获得的电阻，来表示晶体管Q41的集电极电阻器。当晶体管Q41的输出导纳由hoe表示时，集电极内部电阻器由(1/hoe)表示。当电阻器R101的电阻值比晶体管Q41的集电极内部电阻器以及电阻器R31小很多时，电阻器R101的贡献在集电极电阻器中是占主导的，并且电阻器R31的贡献减小。
当电阻器R101未连接时，电阻器R31低于集电极内部电阻器，并且电阻器R31在晶体管Q41的集电极电阻器中是占主导的。也就是说，该增益由于电阻器R31的电阻值而波动。然而，设置电阻器R101可抑制施加到电阻器R31的增益的影响。
在电流-电压转换电路200、200a和200c中，偏置电路20连接在NPN晶体管Q1的基极与PNP晶体管Q2的基极之间。因此，偏置电路20设置在上拉状态(也被称作悬空状态)，并且不必提供多个偏置电路20，从而简化了电流-电压转换电路200、200a和200b的电路设置。
在本发明的电流-电压转换电路200、200a中，由于可在偏置电路20中补偿温度，因此可防止晶体管的热流失(thermalrunway)。因此，可提高电流-电压转换电路200和200a的温度稳定性。
NPN晶体管Q1和PNP晶体管Q2彼此热结合，从而可提高电流-电压转换电路200和200a的温度稳定性。
可通过电阻器R2与电阻器R4的比以及电阻器R3与电阻器R5的比，来确定电流-电压转换电路200、200a和200b中的放大量。因此，电阻器R2、R3、R4和R5也是固定电阻器，并且因此可改善电流-电压转换电路200、200a和200b的放大的线性度。
将根据该实施方式的电流-电压转换电路200和200a设计为使得输出电阻器R31/放大器增益小于电阻器R2和电阻器R3。因此，不必将另一晶体管添加到输入级10而构成发射极跟随器。因此，可减少部件的数量，并且因此可简化电路设置。
在以上实施方式中，并未设置补偿电路，但是不限于此，并且，例如可将相位补偿电路设置到输出电阻器R31。

Claims (10)

1.一种用于对从输入端子输入的输入信号进行放大并且从输出端子输出该信号的放大电路，该放大电路包括：
输入级，其包括第一PNP晶体管、第二NPN晶体管、第三NPN晶体管和第四PNP晶体管；以及
第一偏置电路，其中，
所述输入信号被输入到第一PNP晶体管的基极和第二NPN晶体管的基极，
第一PNP晶体管的发射极连接到第三NPN晶体管的发射极，
第二NPN晶体管的发射极连接到第四PNP晶体管的发射极，
第一PNP晶体管的集电极和第二NPN晶体管的集电极一起接地，或者第一PNP晶体管的集电极和第二NPN晶体管的集电极分别连接到第一恒定功率源的线路和第二恒定功率源的线路，
第三NPN晶体管的集电极连接到第二恒定功率源的线路，
第四PNP晶体管的集电极连接到第一恒定功率源的线路，
第一偏置电路连接在第三NPN晶体管的基极与第四PNP晶体管的基极之间。
2.根据权利要求1所述的放大电路，该放大电路还包括：
第一电阻器、第二电阻器、第三电阻器和第四电阻器，其中，
第一电阻器连接在第一PNP晶体管的发射极与第三NPN晶体管的发射极之间，
第二电阻器连接在第二NPN晶体管的发射极与第四PNP晶体管的发射极之间，
第三电阻器连接到第三NPN晶体管的集电极，
第四电阻器连接到第四PNP晶体管的集电极。
3.根据权利要求1所述的放大电路，在第一PNP晶体管的集电极和第二NPN晶体管的集电极一起接地的情况下，该放大电路还包括：
第五PNP晶体管、第六PNP晶体管、第七NPN晶体管和第八NPN晶体管，其中，
第五PNP晶体管的基极连接到第三NPN晶体管的集电极，
第六PNP晶体管的基极连接到第五PNP晶体管的发射极，
第七NPN晶体管的基极连接到第四PNP晶体管的集电极，
第八NPN晶体管的基极连接到第七NPN晶体管的发射极，
第五PNP晶体管的发射极和第六PNP晶体管的发射极连接到第二恒定功率源的线路，
第七NPN晶体管的发射极和第八NPN晶体管的发射极连接到第一恒定功率源的线路，
第五PNP晶体管的集电极接地或连接到第六PNP晶体管的集电极，
第七NPN晶体管的集电极接地或连接到第八NPN晶体管的集电极，
第六PNP晶体管的集电极和第八NPN晶体管的集电极连接到所述放大电路的输出端子。
4.根据权利要求1所述的放大电路，该放大电路还包括：
负反馈电阻器，
其中，通过该负反馈电阻器将来自所述输出端子的负反馈信号提供给第一PNP晶体管的基极和第二NPN晶体管的基极。
5.根据权利要求1所述的放大电路，在第一PNP晶体管的集电极和第二NPN晶体管的集电极分别连接到第一恒定功率源的线路和第二恒定功率源的线路的情况下，该放大电路还包括：
第九NPN晶体管、第十PNP晶体管、第十一PNP晶体管、第十二NPN晶体管、第二偏置电路和第三偏置电路，其中，
第九NPN晶体管的基极连接到第三NPN晶体管的集电极，
第九NPN晶体管的发射极连接到第十PNP晶体管的发射极，
第九NPN晶体管的集电极连接到第二恒定功率源的线路，
第十一PNP晶体管的基极连接到第四PNP晶体管的集电极，
第十一PNP晶体管的发射极连接到第十二NPN晶体管的发射极，
第十一PNP晶体管的集电极连接到第一恒定功率源的线路，
第十PNP晶体管的集电极和第十二NPN晶体管的集电极连接到所述输出端子，
第二偏置电路连接在第三电位与第十PNP晶体管的基极之间，
第三偏置电路连接在第四电位与第十二NPN晶体管的基极之间。
6.根据权利要求5所述的放大电路，其中，来自所述输出端子的负反馈信号被提供给第一偏置电路的基准点。
7.根据权利要求4所述的放大电路，该放大电路还包括：
短路保护电路，
该短路保护电路包括连接在第三NPN晶体管的基极与第四PNP晶体管的基极之间的第十三PNP晶体管，
根据外部信号将第十三PNP晶体管从截止状态控制为导通状态，从而第三NPN晶体管的基极和第四PNP晶体管的基极被短路。
8.一种电流-电压转换电路，该电流-电压转换电路包括：
设置在输入级的第一NPN晶体管；
设置在该输入级的第二PNP晶体管，第二PNP晶体管的极性与第一NPN晶体管的极性不同；以及
偏置电路，其包括2个电容器、1个NPN晶体管和1个PNP晶体管，所述2个电容器中的1个电容器被设置在所述1个NPN晶体管的发射极与集电极之间，所述2个电容器中的另1个电容器被设置在所述1个PNP晶体管的发射极与集电极之间，
其中，
第一NPN晶体管的发射极和第二PNP晶体管的发射极连接到输入电流所输入到的输入端子，
第一NPN晶体管的集电极连接到第一预定电位，
第二PNP晶体管的集电极连接到第二预定电位，
该偏置电路连接在第一NPN晶体管的基极与第二PNP晶体管的基极之间。
9.根据权利要求8所述的电流-电压转换电路，该电流-电压转换电路还包括：
第一电阻器、第二电阻器、第三电阻器和第四电阻器，其中，
第一电阻器连接在第一NPN晶体管的发射极与所述输入端子之间，
第二电阻器连接在第二PNP晶体管的发射极与所述输入端子之间，
第三电阻器连接到第一NPN晶体管的集电极，
第四电阻器连接到第二PNP晶体管的集电极。
10.根据权利要求8所述的电流-电压转换电路，该电流-电压转换电路还包括：
第三PNP晶体管，其基极连接到第一NPN晶体管的集电极并且其集电极连接到所述电流-电压转换电路的输出端子，
第四NPN晶体管，其基极连接到第二PNP晶体管的集电极并且其集电极连接到所述电流-电压转换电路的输出端子，
第五电阻器，其一端连接到第三PNP晶体管的集电极并且其另一端接地，以及
第六电阻器，其一端连接到第四NPN晶体管的集电极并且其另一端接地。
CN201110240679.8A 2010-08-27 2011-08-19 放大电路和电流-电压转换电路 Expired - Fee Related CN102386860B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2010191452 2010-08-27
JP2010-191453 2010-08-27
JP2010-191452 2010-08-27
JP2010191453 2010-08-27
JP2011-121135 2011-05-31
JP2011121135A JP5207155B2 (ja) 2010-08-27 2011-05-31 電流電圧変換回路
JP2011121134A JP5046144B2 (ja) 2010-08-27 2011-05-31 増幅回路
JP2011-121134 2011-05-31

Publications (2)

Publication Number Publication Date
CN102386860A CN102386860A (zh) 2012-03-21
CN102386860B true CN102386860B (zh) 2015-12-09

Family

ID=45696319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110240679.8A Expired - Fee Related CN102386860B (zh) 2010-08-27 2011-08-19 放大电路和电流-电压转换电路

Country Status (2)

Country Link
US (1) US8552802B2 (zh)
CN (1) CN102386860B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3404830A4 (en) * 2016-02-22 2019-01-23 Akaishi, Takeshi AMPLIFIER OUTPUT CIRCUIT
JP6933797B2 (ja) 2017-02-20 2021-09-08 オンキヨーホームエンターテイメント株式会社 オーディオアンプおよびオーディオパワーアンプ
CN110832771B (zh) * 2017-04-28 2023-09-19 柏林之声音频系统有限公司 信号放大器电路、电压转换器和系统
EP4020798A1 (en) 2020-12-23 2022-06-29 Carrier Corporation Oscillator circuit comprising surface integrated waveguide resonator
CN113922768B (zh) * 2021-10-14 2022-09-20 深圳市昂佳科技有限公司 一种达林顿管高保真音频功率放大器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3448395A (en) * 1967-10-16 1969-06-03 Ampex Power amplifier simultaneous conduction prevention circuit
JPH06232651A (ja) * 1993-01-29 1994-08-19 Akai Electric Co Ltd 電流ー電圧変換回路
US5359295A (en) * 1992-04-09 1994-10-25 Pioneer Electronic Corporation Power amplifier
WO1998008302A1 (en) * 1996-08-17 1998-02-26 Wolf Technologies Limited High gain, wide band amplifier
JP2010035117A (ja) * 2008-07-31 2010-02-12 D & M Holdings Inc 電流帰還型アンプ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06260846A (ja) * 1993-03-05 1994-09-16 Pioneer Electron Corp 電力増幅器
JPH06276037A (ja) 1993-03-24 1994-09-30 Sharp Corp オーディオ用パワーアンプ
JP2002198733A (ja) * 2000-12-27 2002-07-12 Toshiba Corp 発振回路
CH695431A5 (fr) * 2001-11-15 2006-05-15 Herve Deletraz Amplificateur de puissance.
WO2005114832A1 (en) 2004-05-18 2005-12-01 Kelvin Shih Medium voltage or high voltage audio power amplifier and protection circuit
US8242844B2 (en) * 2010-06-28 2012-08-14 Silicon Laboratories Inc. LNA circuit for use in a low-cost receiver circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3448395A (en) * 1967-10-16 1969-06-03 Ampex Power amplifier simultaneous conduction prevention circuit
US5359295A (en) * 1992-04-09 1994-10-25 Pioneer Electronic Corporation Power amplifier
JPH06232651A (ja) * 1993-01-29 1994-08-19 Akai Electric Co Ltd 電流ー電圧変換回路
WO1998008302A1 (en) * 1996-08-17 1998-02-26 Wolf Technologies Limited High gain, wide band amplifier
JP2010035117A (ja) * 2008-07-31 2010-02-12 D & M Holdings Inc 電流帰還型アンプ

Also Published As

Publication number Publication date
US8552802B2 (en) 2013-10-08
US20120049895A1 (en) 2012-03-01
CN102386860A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
CN102386860B (zh) 放大电路和电流-电压转换电路
EP0994401B1 (en) Direct-current stabilization power supply device
JPH0474731B2 (zh)
EP2424106A2 (en) Amplifying circuit
US7920026B2 (en) Amplifier output stage with extended operating range and reduced quiescent current
CN101288226A (zh) 与mmic集成的温度补偿电压调节器
CN105514963A (zh) 一种静电保护电路及具有该静电保护电路的液晶显示模组
US5258658A (en) Gamma correction circuit
JP5447548B2 (ja) 増幅回路
CN205282870U (zh) 激光器恒流源驱动电路
CN113922811B (zh) 一种基于bicmos工艺具有冷备份和短路保护功能的高速驱动电路
US5663673A (en) Output circuit having at least one external transistor
CN114967830A (zh) 限流电路、芯片及电子设备
CN115575685A (zh) 电流感测电路
CN201589986U (zh) 高精度限流稳压电源
CN102081420B (zh) 一种高精度限流稳压电源
JP5001822B2 (ja) バイアス回路、差動増幅器
JP2008282313A (ja) 電源回路
JP3906711B2 (ja) プッシュプル出力回路およびオペアンプ
CN220709588U (zh) 一种可调线性稳压集成电路及其静电保护电路
CN214125258U (zh) 一种基于三极管的数字步进衰减器
CN109164868B (zh) 电动汽车车载系统用信号调节电路
CN220709589U (zh) 一种高稳定性稳压集成电路及其静电保护电路
CN116232021A (zh) 一种高压半桥驱动电路及集成芯片
JP3210524B2 (ja) 差動入力型電圧制御電流源回路及びこれを用いた差動フィルタ回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151209

Termination date: 20210819

CF01 Termination of patent right due to non-payment of annual fee