CN102386225A - 一种横向双扩散金属氧化物半导体装置及其制造方法 - Google Patents
一种横向双扩散金属氧化物半导体装置及其制造方法 Download PDFInfo
- Publication number
- CN102386225A CN102386225A CN2010102678660A CN201010267866A CN102386225A CN 102386225 A CN102386225 A CN 102386225A CN 2010102678660 A CN2010102678660 A CN 2010102678660A CN 201010267866 A CN201010267866 A CN 201010267866A CN 102386225 A CN102386225 A CN 102386225A
- Authority
- CN
- China
- Prior art keywords
- trap
- those
- oxide semiconductor
- metal oxide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种横向双扩散金属氧化物半导体装置及其制造方法。横向双扩散金属氧化物半导体装置具有单条接触垫于源极区域中,包括第一阱、第二阱、场氧化物及多个导电接触垫。第一阱轻掺杂第一掺杂物且形成于基板的一部分内,第一阱的表面具有漏极区域,漏极区域重掺杂第一掺杂物。第二阱轻掺杂第二导电掺杂物且形成于基板的另一部分,第二阱的表面具有源极区域,源极区域包含多个第一部份及多个第二部分,此些第一部份及第二部份分别重掺杂第一及第二导电掺杂物。场氧化物形成于基板的上表面。多个接触垫接触栅极、漏极区域及源极区域,接触此些源极区域的接触垫包括导电材质的单条状延伸经过源极区域。
Description
技术领域
本发明是有关于一种横向双扩散金属氧化物半导体(laterallydouble-diffused metal oxide semiconductor,LDMOS)装置,且特别是有关于一种具有单条状(single-strip)源极接触件的横向双扩散金属氧化物半导体装置及其制造方法。
背景技术
一双扩散金属氧化半导体(double-diffused metal oxide semiconductor,DMOS)装置的特征为源极区域及背栅极区域,其本质上是同一时间扩散。双扩散金属氧化半导体装置可具有横向或垂直的组态。具有横向组态(请参照本文的横向双扩散金属氧化物半导体)的双扩散金属氧化半导体装置,它的源极及漏极位于半导体晶片的表面。因此,电流为横向。
横向双扩散金属氧化物半导体(lateral double-diffused metal oxidesemiconductor,LDMOS)装置典型上用在高电压的应用,且当设计如此的横向双扩散金属氧化物半导体装置时,装置具有非常高的击穿电压(Vbd)且当操作时亦展现低导通电阻(RON)是重要的。通过设计低导通电阻及高击穿电压的横向双扩散金属氧化物半导体装置,典型上如此的结构将展现于高电压应用时的低能量损失。此外,通过展现低导通电压,当晶体管饱和时可达到高漏极电流(Idsat)。
当设计如此的横向双扩散金属氧化物半导体装置时,有一问题为欲使击穿电压最大化时,对于导通电阻有不利的影响,反之亦然。举例来说,在传统的横向双扩散金属氧化物半导体装置中,为了减少电场在栅极边缘拥挤,掺杂较低的浓度于阱中可提供作为N-(N-minus,NM)区域。然而,较低浓度的阱掺杂趋向增加导通电阻(RON)。为了降低导通电阻,必需增加N-区域的掺杂浓度,但如此一来击穿特性将会降级,也就是击穿电压(Vbd)将会降低。另外一个传统方法是提供绝缘层以设法增加横向双扩散金属氧化物半导体装置的击穿电压。然而,这样会更需要进一步改善提高击穿电压及减小导通电阻之间的协调。揭露的观念提供如此的改善于横向双扩散金属氧化物半导体装置中。
发明内容
在揭露原则的一实施例中,提供一横向双扩散金属氧化物半导体(laterally double-diffused metal oxide semiconductor,LDMOS)装置。其可包括一第一阱轻掺杂一第一导电掺杂物且形成于一基板的一部分内,第一阱的表面具有一漏极区域,漏极区域重掺杂第一导电掺杂物。此外,在如此的实施例中,横向双扩散金属氧化物半导体包括一第二阱,轻掺杂一第二导电掺杂物且形成于基板的另一部分,第二阱的表面具有一源极区域,源极区域包含多个第一部份及多个第二部分,此些第一部份重掺杂该第一导电掺杂物,此些第二部份重掺杂第二导电掺杂物,此些第一部份直接邻接于此些第二部份。更进一步,如此的横向双扩散金属氧化物半导体可包括一场氧化物,形成于基板的上表面,并介于源极区域及漏极区域之间,场氧化物接触第一阱,且与第二阱间隔一段距离。同样地,较佳的横向双扩散金属氧化物半导体亦可包括多个导电接触垫,接触栅极、漏极区域及源极区域,其中接触此些源极区域的接触垫包括导电材质的一单条状(single-strip)延伸经过源极区域。
在另一实施例中,横向双扩散金属氧化物半导体装置在本文所揭露的结构可包括二第一阱,轻掺杂一第一导电掺杂物且形成于一基板的一部分内,各该第一阱的表面具有一漏极区域,漏极区域重掺杂该第一导电掺杂物。此外,如此较佳的横向双扩散金属氧化物半导体装置亦包括一第二阱,轻掺杂一第二导电掺杂物且形成于基板的另一部分。第二阱位于该些第一阱之间。第二阱的表面具有一源极区域,源极区域包含多个第一部份及多个第二部分。该些第一部份重掺杂该第一导电掺杂物,该些第二部份重掺杂该第二导电掺杂物,该些第一部份直接邻接于该些第二部份。此外,横向双扩散命属氧化物半导体装置可进一步包括一第一场氧化物及一第二场氧化物,形成于基板的上表面,并介于源极区域与各该漏极区域之间,第一场氧化物接触该些第一阱之一,且与第二阱间隔一段距离,第二场氧化物接触该些第一阱的另一个,且与第二阱间隔一段距离。一第一栅极及一第二栅极亦可被包括,其中各该栅极部份形成于该些场氧化物之一上,且部份形成于该源极区域上,且各该栅极直接形成于一栅极氧化物上方。在如此的实施例中,装置亦可包括内埋层,包括第一掺杂物并位于第二阱的正下方。接着多个导电接触垫可被提供,接触该些栅极、该些漏极区域及该源极区域,其中接触该些源极区域的该接触垫包括导电材质的一单条状(single-strip)延伸经过该源极区域。
在其它方面,揭露制造一横向双扩散金属氧化物半导体装置的方法。在一实施例中,一较佳方法可包括轻掺杂一第一导电掺杂物于一基板的一部份以形成一第一阱。以及重掺杂该第一导电掺杂物于该第一阱以在其表面形成一漏极区域。如此较佳的方法亦可包括轻掺杂一第二导电掺杂物于该基板的另一部份以形成一第二阱。以及重掺杂第一导电掺杂物及第二导电掺杂物于第二阱以在其表面形成一源极区域。源极区域包含多个第一部份及多个第二部分,该些第一部份重掺杂该第一导电掺杂物,该些第二部份重掺杂第二导电掺杂物,该些第一部份直接邻接于该些第二部份。如此的方法之后可包括形成一场氧化物于基板的上表面,并介于源极区域及漏极区域之间,场氧化物接触第一阱,且与第二阱间隔一段距离。接着,如此的方法可进一步包括形成一栅极,部份于场氧化物上,且部份形成于源极区域上。形成多个导电接触垫,接触栅极、漏极区域及源极区域,其中接触该些源极区域的接触垫包括导电材质的一单条状(single-strip)延伸经过源极区域。
附图说明
图1绘示现有技术中横向双扩散金属氧化物半导体装置的一实施例的剖面图。
图2绘示图1中横向双扩散金属氧化物半导体装置的平面图。
图2A根据揭露的观念绘示一用以陈述一实施例中构成一横向双扩散金属氧化物半导体装置的实验测量值的表格。
图3绘示一传统横向双扩散金属氧化物半导体装置的平面图。
图4根据揭露的观念绘示可用以形成一横向双扩散金属氧化物半导体装置的源极区域的另一实施例的平面图。
图5根据揭露的观念绘示制造一横向双扩散金属氧化物半导体装置的方法的一实施例的流程图,例如是图1及图2的横向双扩散金属氧化物半导体装置。
【主要元件符号说明】
100、300:横向双扩散金属氧化物半导体装置
110:基板高电压N型阱
120:N型阱区域
130:P型本体
140a:漏极区域
140b:N型区域
150:场氧化物区域
160、400:源极区域
170:P型区域
180:栅极
190:N型内埋层
210:漏极接触穿孔
220:单条接触件
310、320:接触穿孔
410:单条拉长重掺杂P型区域
500:流程图
505、510、515、520、525、530、535、540、545、550、555:步骤
具体实施方式
首先请参照图1,图1绘示现有技术中的一横向双扩散金属氧化物半导体装置100。如图1所示,横向双扩散金属氧化物半导体装置100可包括一高电压N型阱(high voltage n-type well,HVNW)区域110。
亦说明高电压N型阱110中的N型阱(N-type well,NW)区域120。此外,将被作为横向双扩散金属氧化物半导体装置的P型本体的P型阱130亦可形成于高电压N型阱110中。此些区域将使用如下述的示范程序形成。第一N型重掺杂区域140a(于横向双扩散金属氧化物半导体漏极侧边区域)于横向双扩散金属氧化物半导体装置100形成于轻掺杂N型阱区域120内。此外,第二N型重掺杂区域140b形成于P型本体130内,以在横向双扩散金属氧化物半导体装置100中形成部分源极区域。此些区域140a、140b可使用如下述的示范程序形成。绝缘区域,例如是场氧化物(field oxide,FOX)区域150,形成于P型外延上以提高横向双扩散金属氧化物半导体装置100击穿电压。此些场氧化物区域150亦可使用如下的制造程序形成。
请继续参照图1,第一P型重掺杂区域160形成在横向双扩散金属氧化物半导体装置100的轻掺杂P型本体130中,且介于N型重掺杂区域140b之间用以形成横向双扩散金属氧化物半导体装置100的源极区域的一部份。此外,第二重掺杂P型区域170形成于P型外延中,且位于装置100的高电压N型阱110的外部与其分离。第二P型重掺杂区域170将形成欧姆接触(ohmic contact)以作为P型阱(P-type well,PW)131的集合如前述,此些重掺杂P型区域160、170亦可使用描述过的技术来形成。最后,栅极180部分形成于源极区域的N型区域140b上,且横向延伸至绝缘区域150上,当执行击穿电压测试时,其可提高横向双扩散金属氧化物半导体的击穿电压且避免氧化物提早击穿。栅极180可由不同的材料形成,在一实施例中栅极180由多晶硅或掺杂的多晶硅形成。N型内埋层(N-typeburied layer,NBL)190亦存在且位于横向双扩散金属氧化物半导体装置100的源极区域160下。
现在请参照图2,绘示图1中横向双扩散金属氧化物半导体装置100的平面图。从此平面图,横向双扩散金属氧化物半导体100的不同特征的补充细节中可被了解。此些包括轻掺杂高电压N型阱110,N型阱(N-typewells,NW)120及P型本体130与栅极180。亦被描述的有重掺杂N型漏极区域140a及重掺杂N型区域140b,重掺杂N型区域140b围绕横向双扩散金属氧化物半导体装置100的重掺杂P型源极区域160。
为了从位于横向双扩散金属氧化物半导体装置100上方的电性互连结构或其它导线来电性接触N型漏极区域140a,典型上使用导电漏极接触穿孔210。更具体的说,因为如图2所示漏极区域140a被拉长,多个漏极接触穿孔210贯通形成于层间介电层且在多个地方接触漏极区域140a。
然而,对比于传统横向双扩散金属氧化物半导体装置,根据本文揭露的观念所理解的横向双扩散金属氧化物半导体装置,例如是于图1及图2描述的横向双扩散N型金属氧化物半导体装置100,仅包括单条接触件220贯穿形成于层间介电层以接触源极区域160。简要的看一下图3,绘示使用传统观念理解的传统横向双扩散金属氧化物半导体装置。如所显示的传统横向双扩散金属氧化物半导体装置不只包括多个接触穿孔310用以接触装置300的N型漏极区域,还包括多个接触穿孔320用以接触N型及P型区域,N型及P型区域形成横向双扩散金属氧化物半导体装置300的源极。相对地,回到图2,根据揭露的观念横向双扩散金属氧化物半导体装置100包括单条接触件220向下到达装置100的源极的P型区域160。相较于被制造的具有多个接触穿孔用以接触装置的源极区域的类似的横向双扩散金属氧化物半导体装置100,通过提供单条接触件于横向双扩散金属氧化物半导体装置100的源极,横向双扩散金属氧化物半导体100的导通电阻会下降(例如是Rd-sON)。
根据揭露的观念所理解的横向双扩散N型金属氧化物半导体装置的实验数据陈述于表格中,如图2A所示。如所描述,当相较于被制造的具有多个源极接触插塞(例如是3-条状源极接触件)的类似的横向双扩散金属氧化物半导体装置时,导通电阻[RdsON=面积×(Vds/Idlinear)]可下降大约17%,其中Idlinear,、RdsON、Vds分别为线性电流导通电阻和漏极电压。此外,横向双扩散金属氧化物半导体装置100的面积可通过形成本文所揭露的单条源极接触件而大幅下降,因为源极区域本身可形成的比传统横向双扩散金属氧化物半导体装置更窄。因为此实施例的单条源极接触件所占的横向面积相较于传统典型多个源极接触穿孔所运用的横向面积大幅减少。
除了上述内容之外,图1及图2说明的横向双扩散金属氧化物半导体装置100包括多个P型扩散区域160形成装置100的P型源极区域。如此
一来,形成单条接触件220以延伸经过所有P型条状结构,P型条状结构形成横向双扩散金属氧化物半导体装置100的源极的P型区域。现在请参阅图4,根据揭露的观念绘示可用以形成一横向双扩散金属氧化物半导体装置100的源极区域400的另一实施例。在此揭露中,重掺杂P型区域410为岛状,非长条状。所以,N+及P+区域是串连的。
现在请参照图5,根据揭露的观念绘示制造一横向双扩散金属氧化物半导体装置的方法的一实施例的流程图500,例如是图1及图2的横向双扩散N型金属氧化物半导体装置。经由本文讨论的示范程序不同的示范与选择技术可被运用,因此此处揭露的观念不应解释为仅限制于实施例。更进一步,一些增加或插入的程序步骤,例如是退火程序或冲洗程序,不在本文中叙述,但亦可包含在本文揭露的观念。程序起使于开始步骤,其中提供硅或是其它适当半导体基板,且任何初步的系统及程序被初始化及执行。
在步骤505中,形成N型内埋层(N-type buried layer,NBL)。具体地,在一示范实施例中,沉积光刻胶以形成底层N型内埋层。之后沉积的光刻胶被图案化及刻蚀成所需的图案且位于N型内埋层。然后执行一离子注入以形成N型内埋层,然后残留的光刻胶材料从基板移除。在一示范实施例中,在趋入(drive-in)之前的离子注入在一大约1200℃的温度下维持一段大约6小时的时间。可选择地,其它的程序系数也可被运用以离子注入N型内埋层。
接下来,在步骤510中,形成高电压N型阱(high voltage N-well,HVNW)。在一示范实施例中,外延层,例如是P型外延层,设置于基板上且位于N型内埋层上方。接着,沉积光刻胶以形成高电压N型阱。之后沉积的光刻胶被图案化及刻蚀成所需的图案且位于高电压N型阱。然后执行一离子注入进入到外延层以形成高电压N型阱于P型外延层的预期部位中。举例来说,在某些实施例中,在趋入(drive-in)之前的离子注入可包括在一大约1150℃的温度下并维持一段大约1小时的时间。可选择地,其它的程序系数也可被运用以离子注入N型内埋层。之后残留的光刻胶材料从基板移除。
接下来高电压N型阱的形成,在步骤515中,N型阱可形成于区域中,此些区域最后将变成横向双扩散N型金属氧化物半导体装置100的漏极区域。在一示范的实施例中,沉积光刻胶于高电压N型阱上方。之后沉积的光刻胶被图案化及刻蚀成所需的图案且位于N型阱。然后执行一离子注入进入到高电压N型阱以形成更大的轻掺杂N型阱(例如是图1中的N型阱120)。在其它实施例中,其它的程序系数可被运用以离子注入N型阱。
在步骤520中,形成N型阱之后,甚至或者先于形成N型阱,可执行P型离子注入以形成P型‘主体(bulk)’区域(例如是图1中的P型区域131)环绕横向双扩散N型金属氧化物半导体装置的设计的外部。在一示范实施例中,另一光刻胶沉积于高电压N型阱上方。接着光刻胶被图案化及刻蚀成所需的图案且位于此些P型区域。之后执行P型掺杂离子注入进入到高电压N型阱以形成横向双扩散金属氧化物半导体装置的此些P型区域。在一示范实施例中,在趋入(drive-in)之前的离子注入在一大约1150℃的温度下维持一段大约3小时的时间。在其它实施例中,其它的程序系数可被运用以离子注入P型区域。此外,如上所述,如果需要的话,形成P型掺杂区域可先于形成N型掺杂。在此些环绕的P型掺杂区域的离子注入后,接着残余的光刻胶材料从装置设计移除。
在步骤525中,形成隔离区域,隔离区域典型上为场氧化物区域(例如是图1中的场氧化物150)。更具体地,缓冲氧化层(例如是PADOX层)可先形成于装置设计的上方。此外,缓冲氧化层亦可具有氮化硅层或其它牺牲氧化层(例如是盐霉素钠(salinomycin sodium,SACOX))沉积于缓冲氧化层上。然后另一光刻胶沉积于此些氧化层上方,且图案化于场氧化物区域的位置。之后炉管氧化于没有覆盖氮化物的位置长出场氧化物,举例来说,使用硅局部氧化(Local Oxidation of Silicon,LOCOS)程序。当然,其它氧化物形成程序亦可被运用。一旦场氧化物形成,残留的氮化硅层从装置设计移除。
接下来的程序,在步骤530中,形成轻掺杂P型基底或P型本体(例如是图1中的P型本体130)。在一示范实施例中,另一光刻胶沉积于装置设计上方,包括新形成的场氧化物区域。之后光刻胶图案化且显影于横向双扩散金属氧化物半导体装置的轻掺杂P型本体区域的所需位置。之后执行P型掺杂离子注入进入到高电压N型阱以形成横向双扩散金属氧化物半导体装置的P型本体区域。在其它实施例中,其它的程序系数可被运用来离子注入P型本体。此外,如果需要,P型本体在制造程序中可早点形成。在P型本体离子注入后,接着残留光刻胶材料从装置设计移除。
在步骤535中,形成栅极于横向双扩散金属氧化物半导体装置(例如是图1中的栅极180)。具体地,可先沉积高电压栅极氧化层于装置设计的上方。接下来,可形成低电压栅极氧化层于高电压栅极氧化层顶部上。当然,亦可运用其它适当的氧化物。一旦形成高电压以及低电压栅极氧化层,接着导电栅极材料沉积于此些栅极氧化层上方。在较佳的实施例中,可运用多晶硅于栅极层,但亦可运用其它半导体材料。此外,金属硅化物层,例如是硅化钨,亦可沉积于多晶硅栅极上方。多晶硅栅极可进行硅化物程序用以形成低电阻多晶硅栅极。在完成形成栅极后,接着残留的可从装置设计移除。
接下来,在步骤540中,执行第二N型离子注入以形成重掺杂N型区域(例如是图1中的N+140a)于N型阱中。再一次,光刻胶材料沉积于装置设计上方,且图案化于N型重掺杂区域的位置。于第二N型离子注入程序期间,在横向双扩散金属氧化物半导体装置的P型本体中的N型重掺杂区域140b亦可被创造。在此些N型重掺杂区域形成后,接着残留的光刻胶掩模从装置设计被移除。
在步骤540中于重掺杂N型区域形成后或甚至形成之前,在步骤545中,横向双扩散金属氧化物半导体装置(例如是图1中的P型阱160)的源极区域中较小的重掺杂P型区域可被形成。在一示范的实施例中,沉积另一光刻胶,接着光刻胶图案化于重掺杂P型源极区域的所需位置,以形成于P型本体区域中。然后,执行第二P型掺杂离子注入程序以形成重掺杂P型区域于横向双扩散金属氧化物半导体装置的源极区域中。在其它实施例中,其它的程序系数可被利用来离子注入此些重掺杂P型区域。在P型重掺杂区域的离子注入后,接着残留光刻胶材料从装置设计移除。
在步骤550中,侧墙间隔件可形成于栅极的侧墙上。具体地,一氧化层,例如是四乙氧单硅烷(tetraethoxysilane,TEOS)层,可沉积于横向双扩散金属氧化物半导体装置设计的上方。然后执行异向性刻蚀于四乙氧单硅烷层上,其留下介电间隔件在栅极的侧墙上。其它刻蚀程序,不是现在存在就是稍后显影,可选择性地被运用于侧墙间隔件的形成。
在步骤555中,接触垫可于横向双扩散金属氧化物半导体装置的多重位置上。具体地,接触垫可形成于装置的漏极区域中的重掺杂N型区域上以及装置的栅极的顶部上。同样地,根据揭露的观念,单条接触件形成于横向双扩散金属氧化物半导体装置的源极区域。如上所述,此源极接触垫形成为单一且拉长的条状于源极区域中的重掺杂N型区域及P型区域的顶部上延伸。运用来形成此些接触垫的程序步骤可为传统程序,举例来说,运用硅化钴或其它较佳的合金,然后执行硅化物程序以完成创造接触垫。然而,相对于传统技术,根据揭露的观念仅有单条接触垫形成于横向双扩散金属氧化物半导体装置的源极区域上。
综上所述,虽然本发明已以较佳实施例揭露如上,然其并非用以限定本发明。本领域技术人人员在不脱离本发明的精神和范围内,当可作各种的更动与润饰。因此,本发明的保护范围当视随附的权利要求范围所界定的为准。
Claims (10)
1.一种横向双扩散金属氧化物半导体装置,包括:
一第一阱,轻掺杂一第一导电掺杂物且形成于一基板的一部分内,该第一阱的表面具有一漏极区域,该漏极区域重掺杂该第一导电掺杂物;
一第二阱,轻掺杂一第二导电掺杂物且形成于该基板的另一部分,该第二阱的表面具有一源极区域,该源极区域包含多个第一部份及多个第二部分,该些第一部份重掺杂该第一导电掺杂物,该些第二部份重掺杂该第二导电掺杂物,该些第一部份直接邻接于该些第二部份;
一场氧化物,形成于该基板的上表面,并介于该源极区域及该漏极区域之间,该场氧化物接触该第一阱,且与该第二阱间隔一段距离;以及
多个导电接触垫,接触该漏极区域及该源极区域,其中接触该些源极区域的该接触垫包括导电材质的一单条状延伸经过该源极区域。
2.根据权利要求1所述的横向双扩散金属氧化物半导体装置,其中该横向双扩散金属氧化物半导体装置更包括二第一阱及第一、第二场氧化物,该些第一阱位于该第二阱的相对两边,各该第一阱具有一漏极区域设置于该第二阱相对应的两侧,该第一场氧化物及该第二场氧化物形成于该源极区域与该些漏极区域的其中之一之间,该第一场氧化物接触该些第一阱的其中之一,且与该第二阱间隔一段距离,该第二场氧化物接触该些第一阱的另外一个,且与该第二阱间隔一段距离,该横向双扩散金属氧化物半导体更包括一第二栅极,该第二栅极部份形成于该第二场氧化物上,部份形成于该源极区域上。
3.根据权利要求1所述的横向双扩散金属氧化物半导体装置,其中该源极区域中包含该第二导电掺杂物的该第二部份,包括具有该第二导电掺杂物的多个第二部份,该单条源极接触件接触该些源极区域。
4.根据权利要求1所述的横向双扩散金属氧化物半导体装置,更包括一栅极,该栅极部分形成于该场氧化物上方且部分形成于该源极上方,其中该些导电接触垫接触该该栅极、该漏极区域及该源极区域。
5.根据权利要求4所述的横向双扩散金属氧化物半导体装置,其中该栅极直接形成于至少一栅极氧化层上,且其中该至少一栅极氧化层包括 一高电压栅极氧化物。
6.根据权利要求1所述的横向双扩散金属氧化物半导体装置,其中该些接触件包括金属硅化物。
7.根据权利要求1所述的横向双扩散金属氧化物半导体装置,其中该第一导电掺杂物包括一N形掺杂物,而该第二导电掺杂物包括一P形掺杂物。
8.根据权利要求1所述的横向双扩散金属氧化物半导体装置,更包括一内埋层,该内埋层包括该第一导电掺杂物并位于该第二阱的正下方。
9.一种横向双扩散金属氧化物半导体装置,包括:
二第一阱,轻掺杂一第一导电掺杂物且形成于一基板的一部分内,各该第一阱的表面具有一漏极区域,该漏极区域重掺杂该第一导电掺杂物;
一第二阱,轻掺杂一第二导电掺杂物且形成于该基板的另一部分,该第二阱位于该些第一阱之间,该第二阱的表面具有一源极区域,该源极区域包含多个第一部份及多个第二部分,该些第一部份重掺杂该第一导电掺杂物,该些第二部份重掺杂该第二导电掺杂物,该些第一部份直接邻接于该些第二部份;
一第一场氧化物及一第二场氧化物,形成于该基板的上表面,并介于该源极区域与各该漏极区域之间,该第一场氧化物接触该些第一阱之一,且与该第二阱间隔一段距离,该第二场氧化物接触该些第一阱的另一个,且与该第二阱间隔一段距离;
一第一栅极及一第二栅极,各该栅极部份形成于该些场氧化物之一上,且部份形成于该源极区域上,且各该栅极直接形成于一栅极氧化物上方;
一内埋层,包括该第一掺杂物并位于该第二阱的正下方;以及
多个导电接触垫,接触该些栅极、该些漏极区域及该源极区域,其中接触该些源极区域的该接触垫包括导电材质的一单条状延伸经过该源极区域。
10.一种制造横向双扩散金属氧化物半导体装置的方法,包括:
轻掺杂一第一导电掺杂物于一基板的一部份以形成一第一阱;
重掺杂该第一导电掺杂物于该第一阱以在其表面形成一漏极区域;
轻掺杂一第二导电掺杂物于该基板的另一部份以形成一第二阱;
重掺杂该第一导电掺杂物及该第二导电掺杂物于该第二阱以在其表面形成一源极区域,该源极区域包含多个第一部份及多个第二部分,该些第一部份重掺杂该第一导电掺杂物,该些第二部份重掺杂该第二导电掺杂物,该些第一部份直接邻接于该些第二部份;
形成一场氧化物于该基板的上表面,并介于该源极区域及该漏极区域之间,该场氧化物接触该第一阱,且与该第二阱间隔一段距离;
形成一栅极,部份于该场氧化物上,且部份形成于该源极区域上;以及
形成多个导电接触垫,接触该栅极、该漏极区域及该源极区域,其中接触该些源极区域的该接触垫包括导电材质的一单条状延伸经过该源极区域。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010267866 CN102386225B (zh) | 2010-08-27 | 2010-08-27 | 一种横向双扩散金属氧化物半导体装置及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 201010267866 CN102386225B (zh) | 2010-08-27 | 2010-08-27 | 一种横向双扩散金属氧化物半导体装置及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102386225A true CN102386225A (zh) | 2012-03-21 |
CN102386225B CN102386225B (zh) | 2013-07-31 |
Family
ID=45825455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010267866 Expired - Fee Related CN102386225B (zh) | 2010-08-27 | 2010-08-27 | 一种横向双扩散金属氧化物半导体装置及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102386225B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101154683A (zh) * | 2006-09-29 | 2008-04-02 | 旺宏电子股份有限公司 | 晶体管结构及其制造方法 |
CN101320752A (zh) * | 2007-06-06 | 2008-12-10 | 旺宏电子股份有限公司 | 低开启电阻的横向扩散金氧半导体元件及其制造方法 |
CN101656215A (zh) * | 2008-10-23 | 2010-02-24 | 杭州矽力杰半导体技术有限公司 | 横向双扩散金属氧化物半导体晶体管及其制造方法 |
-
2010
- 2010-08-27 CN CN 201010267866 patent/CN102386225B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101154683A (zh) * | 2006-09-29 | 2008-04-02 | 旺宏电子股份有限公司 | 晶体管结构及其制造方法 |
CN101320752A (zh) * | 2007-06-06 | 2008-12-10 | 旺宏电子股份有限公司 | 低开启电阻的横向扩散金氧半导体元件及其制造方法 |
CN101656215A (zh) * | 2008-10-23 | 2010-02-24 | 杭州矽力杰半导体技术有限公司 | 横向双扩散金属氧化物半导体晶体管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN102386225B (zh) | 2013-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2021108380A (ja) | 高電圧mosfetデバイスおよび該デバイスを製造する方法 | |
CN102694009B (zh) | 半导体器件及其制造方法 | |
US8759912B2 (en) | High-voltage transistor device | |
CN104332494B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
CN103426771A (zh) | 制造具有屏蔽电极结构的绝缘栅半导体器件的方法 | |
CN104716177B (zh) | 一种改善漏电的射频ldmos器件的制造方法 | |
CN101345259B (zh) | 垂直型mos晶体管及其方法 | |
CN103035726B (zh) | 双栅极vdmos器件 | |
CN101740395A (zh) | 半导体组件以及制造方法 | |
CN203242629U (zh) | 电极接触结构 | |
CN101740394A (zh) | 半导体组件以及制造方法 | |
US20120267716A1 (en) | High voltage metal oxide semiconductor device with low on-state resistance | |
CN102194877B (zh) | 电子器件及其形成方法 | |
CN103107194A (zh) | 沟槽型功率晶体管组件及其制作方法 | |
KR102068842B1 (ko) | 반도체 전력소자 | |
TW201032278A (en) | Trench device structure and fabrication | |
CN103050541A (zh) | 一种射频ldmos器件及其制造方法 | |
CN103489916A (zh) | 阶梯栅氧化层有源漂移区结构的n型ldmos及其制作方法 | |
CN101916779A (zh) | 可完全消除衬底辅助耗尽效应的soi超结ldmos结构 | |
CN104377244A (zh) | 一种降低ldmos导通电阻的器件结构 | |
CN106449750A (zh) | 半导体装置 | |
CN103872123A (zh) | N沟道射频ldmos器件及制造方法 | |
CN105140289A (zh) | N型ldmos器件及工艺方法 | |
CN103094342B (zh) | 功率晶体管组件及其制作方法 | |
TW201027630A (en) | Lateral diffused metal oxide semiconductor transistor and method for increasing break down voltage of lateral diffused metal oxide semiconductor transistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130731 Termination date: 20190827 |
|
CF01 | Termination of patent right due to non-payment of annual fee |