CN102377087A - 传输接口及电子系统 - Google Patents

传输接口及电子系统 Download PDF

Info

Publication number
CN102377087A
CN102377087A CN2011100905541A CN201110090554A CN102377087A CN 102377087 A CN102377087 A CN 102377087A CN 2011100905541 A CN2011100905541 A CN 2011100905541A CN 201110090554 A CN201110090554 A CN 201110090554A CN 102377087 A CN102377087 A CN 102377087A
Authority
CN
China
Prior art keywords
series connection
pin
input traffic
frequency signal
electronic system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100905541A
Other languages
English (en)
Other versions
CN102377087B (zh
Inventor
辜维正
蔡忠宏
李俊男
陈逸熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN102377087A publication Critical patent/CN102377087A/zh
Application granted granted Critical
Publication of CN102377087B publication Critical patent/CN102377087B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/436—Interfacing a local distribution network, e.g. communicating with another STB or one or more peripheral devices inside the home
    • H04N21/4363—Adapting the video stream to a specific local network, e.g. a Bluetooth® network
    • H04N21/43632—Adapting the video stream to a specific local network, e.g. a Bluetooth® network involving a wired protocol, e.g. IEEE 1394
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Information Transfer Systems (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

一种传输接口及电子系统，所述传输接口包含：第一引脚、第二引脚、转换单元以及解码单元。转换单元用于经由第一引脚接收第一串联输入数据流，经由第二引脚接收串联频率信号，将第一串联输入数据流转换为并联输入数据，以及将该串联频率信号转换为并联频率信号，其中第一串联输入数据流具有全摆幅形式；解码单元用于接收并解码并联输入数据，以及根据解码的并联输入数据产生输入数据信号。应用所述的传输接口及电子系统后，减少了传输设备与传输接口的引脚的数量，且无需额外的模拟电路。

Description

传输接口及电子系统
技术领域
本发明有关于传输接口，且特别有关于照相机(camera)串联(serial)传输接口及应用所述接口的电子系统。
背景技术
在电子系统中，两个设备之间的数据透过接口传输。举例来说，在照相机系统中，照相机接口用于传感器与处理器之间的数据传输。照相机接口可通过并联接口或串联接口实施。若使用并联照相机接口，则传感器与照相机接口都具有多个用于并联(parallel)数据传输的引脚，这将增加照相机系统的总面积。若使用串联照相机接口，则传感器与照相机接口都具有较少引脚。然而，因串联照相机接口中使用差分(differential)信号来传输数据，故照相机接口需要额外的模拟电路来处理差分信号。
因此，需要提供一种新的传输接口以解决上述问题。
发明内容
为解决以上技术问题，特提供以下技术方案：
本发明实施例提供一种传输接口，包含：第一引脚与第二引脚；转换单元，用于经由第一引脚接收第一串联输入数据流，经由第二引脚接收串联频率信号，将第一串联输入数据流转换为并联输入数据，以及将该串联频率信号转换为并联频率信号，其中第一串联输入数据流具有全摆幅形式；以及解码单元，用于接收并解码并联输入数据，以及根据解码的并联输入数据产生输入数据信号。
本发明实施例另提供一种电子系统，包含：传输设备，用于产生第一串联输入数据流与串联频率信号，其中第一串联输入数据流具有全摆幅形式；处理设备，用于接收并处理输入数据信号；以及传输接口，用于接收第一串联输入数据流与串联频率信号，传输接口包含：第一引脚与第二引脚；第一转换单元，用于经由第一引脚接收第一串联输入数据流，经由第二引脚接收该串联频率信号，将第一串联输入数据流转换为第一并联输入数据，以及将串联频率信号转换为第一并联频率信号；以及解码单元，用于接收并解码第一并联输入数据，以及根据解码的第一并联输入数据产生输入数据信号。
以上所述的传输接口及电子系统中，传输设备与接收设备之间的数据传输接口为串联接口，故减少了传输设备与传输接口的引脚的数量，且无需额外的模拟电路。
附图说明
图1A为根据本发明第一实施例的电子系统的示意图。
图1B为根据本发明第一实施例的另一电子系统的示意图
图2A为根据本发明第二实施例的电子系统的示意图。
图2B为根据本发明第二实施例的另一电子系统的示意图。
图3为串联图像数据流SDS与串联频率信号SC的时序图。
图4A及图4B为本发明实施例的帧开始封包、帧结束封包、线开始封包、以及串联图像数据流的数据封包的格式的示意图。
图4C为本发明另一实施例的帧开始封包、帧结束封包、线开始封包、以及串联图像数据流的数据封包的格式的示意图。
图5A及图5B为本发明实施例的当串联图像数据流使用YUV422图像格式时的封包的示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式，而是以元件在功能上的差异作为区分的准则。在说明书及权利要求书中所提及的“包含”为开放式的用语，因此，应解释成“包含但不限定在”。此外，“耦接”一词在这里包含任何直接及间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表第一装置可直接电气连接在第二装置，或通过其它装置或连接手段间接地电气连接到第二装置。
本发明提供一种电子系统。在图1A所示的电子系统的实施例中，电子系统1包含传输设备10、传输接口11、以及处理设备12。在电子系统1中，传输设备10提供串联输入数据流SD与串联频率信号SC。串联输入数据流SD具有全摆幅(full swing)形式。传输接口11经由引脚P1接收串联输入数据流SD并经由引脚P2接收串联频率信号SC，以及根据串联输入数据流SD产生输入数据信号DATA至处理设备12。
请参考图1B，传输接口11与处理设备12可整合至接收设备13。传输接口11经由引脚P3接收数字电源DP。另外，传输接口11经由引脚P4耦接于接地端G用于接地参考。
在下述实施例中，电子系统1可实施为照相机系统以进行详细描述。相应地，电子系统1的传输设备10可通过图像传感器实施。图像传感器10’用于侦测图像并根据侦测的图像提供串联输入数据流SD。图像传感器10’也可提供串联频率信号SC。在某些实施例中，串联频率信号SC可根据侦测的图像而不同。
请参考图2A，图像传感器10’包含并联至串联转换单元100以及传感单元101。传感单元101根据侦测操作产生并联数据PD100、并联频率信号PC100、垂直同步信号VSYNC100、以及水平同步信号HSYNC100。并联至串联转换单元100将并联数据PD100转换为具有全摆幅形式的串联输入数据流SD，并进一步将并联频率信号PC100转换为具有全摆幅形式的串联频率信号SC。然后，图像传感器10’将串联输入数据流SD与串联频率信号SC提供至传输接口11。
传输接口11包含串联至并联转换单元110与解码单元111。串联至并联转换单元110经由引脚P1接收串联输入数据流SD，并经由引脚P2接收串联频率信号SC。串联至并联转换单元110将串联输入数据流SD转换为并联输入数据PD110，并将串联频率信号SC转换为并联频率信号PC110。解码单元111接收并解码并联输入数据PD110。然后，解码单元111根据解码的并联输入数据PD110产生输入数据信号DATA。处理设备12从解码单元111接收输入数据信号DATA。处理设备12更从图像传感器10’的传感单元101接收垂直同步信号VSYNC100与/或水平同步信号HSYNC100。然后，处理设备12根据垂直同步信号VSYNC100与/或水平同步信号HSYNC100处理输入数据信号DATA。
在某些实施例中，如图2B所示，图像传感器10’的并联至串联转换单元100更从传感单元101接收垂直同步信号VSYNC100与/或水平同步信号HSYNC100，并根据垂直同步信号VSYNC100与/或水平同步信号HSYNC100产生具有全摆幅形式的串联同步数据流SSYNC。并联至串联转换单元100将串联同步数据流SSYNC与串联输入数据流SD合并以形成具有全摆幅形式的串联图像数据流SDS。传输接口11的串联至并联转换单元110经由引脚P1接收串联图像数据流SDS。串联至并联转换单元110将串联图像数据流SDS转换为并联图像数据PDS。换句话说，并联图像数据PDS由并联输入数据PD110与并联同步数据PSYNC组成，其中并联输入数据PD110从串联输入数据流SD转换而来，而并联同步数据PSYNC则从串联同步数据流SSYNC转换而来。解码单元111接收并解码并联同步数据PSYNC，并根据解码的并联同步数据PSYNC与并联频率信号PC110产生垂直同步信号VSYNC111与水平同步信号HSYNC111。处理设备12根据垂直同步信号VSYNC111与水平同步信号HSYNC111处理输入数据信号DATA。
根据本实施例的传输接口11，传输设备10与接收设备13之间的数据传输接口为串联接口，故减少了传输设备10与传输接口11的引脚的数量。另外，因串联输入数据流SD/串联图像数据流SDS与串联频率信号SC具有全摆幅形式，故可省略处理差分信号的模拟电路，因此可进一步降低成本。
在图1A-图1B及图2A-图2B的实施例中，串联输入数据流SD与串联图像数据流SDS中至少一个是封包格式。因此，解码单元111也可执行解封包(de-packet)操作以解封包串联输入数据流SD及/或串联图像数据流SDS。在下文中，以图2B中的照相机系统作为范例来描述串联图像数据流SDS的封包类型。请注意，传输接口11可配置为包含多个数据信道。除接收串联输入数据流SD或串联图像数据流SDS的引脚P1外，还可有额外引脚用于接收额外串联输入数据流SD或串联图像数据流SDS。举例来说，可以有第五引脚用于接收另外一个串联输入数据流SD或串联图像数据流SDS，或者，可以有第五引脚、第六引脚与第七引脚，用于接收另外三个串联输入数据流SD或串联图像数据流SDS。
图3为串联图像数据流SDS与串联频率信号SC的时序图。请参考图3，当串联图像数据流SDS为真时，串联频率信号SC翻转(toggle)，否则串联频率信号SC为逻辑低电位“0”。
在照相机系统的实施例中，串联图像数据流SDS中的封包为四种类型中的至少一个：帧开始封包、帧结束封包、线开始封包、以及数据封包。在下文中，以具有四种类型的封包的串联图像数据流SDS为例。每一封包具有一个同步码(称为“SYNC码”)以指示封包的开始。在本实施例中，SYNC码占据3个字节(byte)，且SYNC码的值为24’hffffff。跟随SYNC码之后的是封包标识符(称为“封包ID”)，且每一封包可根据封包中的对应封包ID的值而被识别。表1显示封包ID的值与对应的封包类型。
  SYNC码   封包ID   封包类型
  24’hffffff   8’h01   帧开始封包
  24’hffffff   8’h00   帧结束封包
  24’hffffff   8’h02   线开始封包
  24’hffffff   8’h40   数据封包
表1
在下文中，串联图像数据流SDS的帧开始封包、帧结束封包、线开始封包、以及数据封包的格式以图4A-图4B描述。在图4A-图4B中，区域A41对应于将被处理的数据。请参考图4A-图4B，帧开始封包40包含3个字节的SYNC码40a、1个字节的封包ID 40b、1个字节的数据标识符(称为“数据ID”)40c、2个字节的图像宽度码(称为“图像宽度”)40d、以及2个字节的图像高度码(称为“图像高度”)40e。在帧开始封包40中，SYNC码40a的值为24’hffffff，以及封包ID 40b的值为“8’h01”。数据ID 40c跟随在封包ID 40b之后，并指示串联图像数据流SDS所使用的图像格式。表2显示数据ID 40c的值与对应的图像格式。
表2
请参考表2，数据ID[5:0]40c用于识别串联图像数据流SD所使用的图像格式。数据ID[7:6]40c为循环冗余检查码(cyclic redundancycheck code，简称为CRC)。当数据ID[7:6]的值为“2’h0”时，CRC检查操作被禁能，当数据ID[7:6]的值为“2’h1”时，CRC检查操作被使能以用于串联数据流SDS。在图4A-图4B的实施例中，YUV422图像格式作为范例用于串联图像数据流SDS，故数据ID 40c的值为“2’h0，6’h0”。通过图像传感器10’侦测的图像的图像信息，例如侦测的图像的宽度与高度，是由跟随数据ID 40c的图像宽度40d与图像高度40e代表。
请参考图4A-图4C，存在四个线开始封包41、42、43、以及44，用于图像传感器传感线。在下文中，以线开始封包41作为描述范例，且线开始封包42、43、以及44的格式可与线开始封包41的格式相同。如图4A及图4C所示，线开始封包41包含3个字节的SYNC码41a、1个字节的封包ID 41b、以及1个字节的线标识符(称为“线ID”)41c。在线开始封包41中，SYNC码41a的值为24’hffffff，以及封包ID 41b的值为“8’h02”。线ID 41c用于在图像传感器传感线中指示对应于线开始封包41的图像传感器传感线的线编号。
在图4A-图4B中，图像传感器传感线中的三条图像传感器传感线具有三个数据封包45、46、以及47。在下文中，以数据封包45作为描述范例，且数据封包46与47的格式可与数据封包45的格式相同。数据封包45包含3个字节的SYNC码45a、1个字节的封包ID 45b、以及封包尺寸码与数据(称为“封包尺寸与数据”)45c。封包尺寸码占据2个字节。在数据封包45中，SYNC码45a的值为24’hffffff，以及封包ID 45b的值为“8’h40”。封包尺寸码用于指示图像数据的字节尺寸。
请参考图4A-图4B，帧结束封包48包含3个字节的SYNC码48a与1个字节的封包ID 48b。在帧结束封包48中，SYNC码48a的值为24’hffffff，以及封包ID 48b的值为“8’h00”。在帧结束封包48之后，串联图像数据流SDS被无效(de-assert)并保持非真直到下一帧开始。请注意，虽然图中画出当串联图像数据流SDS为零时，串联频率信号SC也为零，然而，当串联图像数据流SDS为零时，其也可翻转。
图5A与图5B是根据本发明实施例当串联图像数据流SDS使用JPEG图像格式时的封包的示意图。在图5A与图5B中，区域A51对应于将被处理的数据。请参考图5A与图5B，使用JPEG图像格式的串联图像数据流SDS包含帧开始封包50、两个数据封包51与52、以及帧结束封包53。帧开始封包50包含3个字节的SYNC码50a、1个字节的封包ID 50b、1个字节的数据标识符(称为“数据ID”)50c、2个字节的图像宽度码(称为“图像宽度”)50d、以及2个字节的图像高度码(称为“图像高度”)50e。SYNC码50a与封包ID 50b的定义如上文的表1所示，数据ID 50c的定义如上文的表2所示。因此，在帧开始封包50中，SYNC码50a的值为24’hffffff，以及封包ID 50b的值为“8’h01”。故数据ID 50c的值为“2’h1，6’h4”，代表CRC被使能以及JPEG格式。通过图像传感器10’侦测的图像的图像信息，例如侦测的图像的宽度与高度，由跟随数据ID 50c的图像宽度50d与图像高度50e表示。
在下文中，以数据封包51作为描述范例，且数据封包52的格式可与数据封包51的格式相同。数据封包51包含3个字节的SYNC码51a、1个字节的封包ID 51b、封包尺寸码(称为“封包尺寸”)51c、压缩比特流51d～51g、以及CRC 51h。封包尺寸码占据2字节。在数据封包51中，SYNC码51a的值为24’hffffff，以及封包ID 51b的值为“8’h40”。封包尺寸码51c用于指示图像数据的字节尺寸。压缩比特流51d～51g包含图像数据。CRC 51d用于JPEG图像格式的循环冗余检查。
请参考图5A与图5B，帧结束封包53包含CRC 53a、3个字节的SYNC码53b、以及1个字节的封包ID 53c。在帧结束封包53中，SYNC码53b的值为24’hffffff，以及封包ID 53c的值为“8’h00”。在帧结束封包53之后，串联图像数据流SDS被无效(de-assert)并保持非真直到下一帧开始。
虽然本发明已以较佳实施方式揭露如上，然其并非用于限定本发明，任何所属技术领域中的技术人员，在不脱离本发明的范围内，可以做一些改动，因此本发明的保护范围应以权利要求所界定的范围为准。

Claims (23)

1.一种传输接口，包含：
第一引脚与第二引脚；
转换单元，用于经由该第一引脚接收第一串联输入数据流，经由该第二引脚接收串联频率信号，将该第一串联输入数据流转换为并联输入数据，以及将该串联频率信号转换为并联频率信号，其中该第一串联输入数据流具有全摆幅形式；以及
解码单元，用于接收并解码该并联输入数据，以及根据解码的该并联输入数据产生输入数据信号。
2.如权利要求1所述的传输接口，其特征在于，该转换单元更经由该第一引脚接收串联同步数据流，以及将该串联同步数据流转换为并联同步数据，其中该串联同步数据流具有该全摆幅形式并与该第一串联输入数据流合并。
3.如权利要求2所述的传输接口，其特征在于，该解码单元更接收并解码该并联同步数据，以及根据该解码的并联同步数据与该并联频率信号产生第一同步信号与第二同步信号。
4.如权利要求1所述的传输接口，其特征在于，该串联频率信号具有该全摆幅形式。
5.如权利要求1所述的传输接口，其特征在于，该第一串联输入数据流以封包格式传输。
6.如权利要求1所述的传输接口，更包含：
第三引脚，用于接收数字电源；以及
第四引脚，耦接于接地端。
7.如权利要求1所述的传输接口，更包含第五引脚，用于接收第二串联输入数据流。
8.如权利要求1所述的传输接口，更包含：
第五引脚，用于接收第二串联输入数据流；
第六引脚，用于接收第三串联输入数据流；以及
第七引脚，用于接收第四串联输入数据流。
9.一种电子系统，包含：
传输设备，用于产生第一串联输入数据流与串联频率信号，其中该第一串联输入数据流具有全摆幅形式；
传输接口，用于接收该第一串联输入数据流与该串联频率信号，该传输接口包含：
第一引脚与第二引脚；
第一转换单元，用于经由该第一引脚接收该第一串联输入数据流，经由该第二引脚接收该串联频率信号，将该第一串联输入数据流转换为第一并联输入数据，以及将该串联频率信号转换为第一并联频率信号；以及
解码单元，用于接收并解码该第一并联输入数据，以及根据解码的该第一并联输入数据产生输入数据信号；以及
处理设备，用于接收并处理该输入数据信号。
10.如权利要求9所述的电子系统，其特征在于，该传输设备更产生串联同步数据流，以及该第一转换单元更经由该第一引脚接收该串联同步数据流，以及将该串联同步数据流转换为并联同步数据，其中该串联同步数据流具有该全摆幅形式并与该第一串联输入数据流合并。
11.如权利要求10所述的电子系统，其特征在于，该解码单元更接收并解码该并联同步数据，以及根据该解码的并联同步数据与该第一并联频率信号产生第一同步信号与第二同步信号。
12.如权利要求11所述的电子系统，其特征在于，该处理设备根据该第一同步信号与该第二同步信号中的至少一个处理该输入数据信号。
13.如权利要求11所述的电子系统，其特征在于，该传输设备包含第二转换单元，该第二转换单元接收第二并联数据、第二并联频率信号、第三同步信号、以及第四同步信号，将该第二并联频率信号转换为该串联频率信号，以及根据该第三同步信号与该第四同步信号产生该串联同步数据流。
14.如权利要求9所述的电子系统，其特征在于，该传输设备产生第二并联数据、第二并联频率信号、第一同步信号、以及第二同步信号，以及该传输设备包含第二转换单元，该第二转换单元将该第二并联数据转换为该第一串联输入数据流，以及将该第二并联频率信号转换为该串联频率信号。
15.如权利要求14所述的电子系统，其特征在于，该传输设备为该处理设备提供该第一同步信号与该第二同步信号，以及该处理设备根据该第一同步信号与该第二同步信号中的至少一个处理该输入数据信号。
16.如权利要求9所述的电子系统，其特征在于，该串联频率信号具有该全摆幅形式。
17.如权利要求9所述的电子系统，其特征在于，该第一串联输入数据流以封包格式传输。
18.如权利要求9所述的电子系统，其特征在于，该电子系统为照相机系统。
19.如权利要求18所述的电子系统，其中该传输接口更包含：
第三引脚，用于接收数字电源；以及
第四引脚，耦接于接地端。
20.如权利要求9所述的电子系统，更包含第五引脚，用于接收第二串联输入数据流。
21.如权利要求9所述的电子系统，更包含：
第五引脚，用于接收第二串联输入数据流；
第六引脚，用于接收第三串联输入数据流；以及
第七引脚，用于接收第四串联输入数据流。
22.如权利要求9所述的电子系统，其特征在于，该传输设备为图像传感器，该图像传感器侦测多个图像并根据该多个侦测的图像提供该第一串联输入数据流。
23.如权利要求9所述的电子系统，更包含接收设备，其中该接收设备由该传输接口与该处理设备结合而成。
CN201110090554.1A 2010-08-12 2011-04-12 传输接口及电子系统 Active CN102377087B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/855,595 US8648739B2 (en) 2010-08-12 2010-08-12 Transmission interface and system using the same
US12/855,595 2010-08-12

Publications (2)

Publication Number Publication Date
CN102377087A true CN102377087A (zh) 2012-03-14
CN102377087B CN102377087B (zh) 2016-04-06

Family

ID=45564417

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110090554.1A Active CN102377087B (zh) 2010-08-12 2011-04-12 传输接口及电子系统

Country Status (3)

Country Link
US (1) US8648739B2 (zh)
CN (1) CN102377087B (zh)
TW (1) TW201207623A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013219601A (ja) * 2012-04-10 2013-10-24 Canon Inc シリアルデータ送信システム
WO2015132833A1 (ja) * 2014-03-06 2015-09-11 株式会社Ｊｏｌｅｄ 半導体デバイスおよび表示装置
US10027600B2 (en) * 2014-09-10 2018-07-17 Artesyn Embedded Computing, Inc. Time-division multiplexing data aggregation over high speed serializer/deserializer lane

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5355391A (en) * 1992-03-06 1994-10-11 Rambus, Inc. High speed bus system
US5375224A (en) * 1990-09-28 1994-12-20 Archive Corporation Raw data reader
US6628214B1 (en) * 1998-09-01 2003-09-30 Seiko Epson Corporation Deserializer, semiconductor device, electronic device, and data transmission system
US6693986B2 (en) * 2000-02-28 2004-02-17 Fujitsu Limited Signal control apparatus, transmission system and signal resynchronization control method
CN1771704A (zh) * 2004-04-16 2006-05-10 哉英电子股份有限公司 发送电路、接收电路和时钟抽出电路以及数据传送方法和数据传送系统
CN101395841A (zh) * 2006-03-01 2009-03-25 松下电器产业株式会社 发送装置和收发装置
US7558900B2 (en) * 2004-09-27 2009-07-07 Winbound Electronics Corporation Serial flash semiconductor memory
US7590211B1 (en) * 2006-04-07 2009-09-15 Altera Corporation Programmable logic device integrated circuit with communications channels having sharing phase-locked-loop circuitry

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5708684A (en) * 1994-11-07 1998-01-13 Fujitsu Limited Radio equipment
KR0185918B1 (ko) * 1995-02-27 1999-04-15 김광호 동기신호 오류정정을 통한 데이타의 s/p변환방법 및 장치
SE517770C2 (sv) * 1997-01-17 2002-07-16 Ericsson Telefon Ab L M Seriell-parallellomvandlare
US7186420B2 (en) * 1999-04-26 2007-03-06 Edwards Lifesciences Corporation Multi-part substitution infusion fluids and matching anticoagulants
US6509851B1 (en) * 2000-03-30 2003-01-21 Cypress Semiconductor Corp. Method for using a recovered data-encoded clock to convert high-frequency serial data to lower frequency parallel data
US7069464B2 (en) 2001-11-21 2006-06-27 Interdigital Technology Corporation Hybrid parallel/serial bus interface
JP3822632B2 (ja) * 2004-04-16 2006-09-20 ザインエレクトロニクス株式会社 送信回路、受信回路及びクロック抽出回路並びにデータ伝送方法及びデータ伝送システム
EP1766867B1 (en) * 2004-06-28 2013-05-08 Telecom Italia S.p.A. A method and an apparatus for preventing traffic interruptions between client ports exchanging information through a communication network
US7716507B1 (en) * 2005-09-13 2010-05-11 National Semiconductor Corporation Versatile clock management system for a single pin serial interface protocol
TW200719150A (en) 2005-11-10 2007-05-16 qi-xiang Wang Master/slave controller using asynchronous serial transmission
WO2007099678A1 (ja) * 2006-03-01 2007-09-07 Matsushita Electric Industrial Co., Ltd. 送信装置および送受信装置
US7545205B2 (en) * 2007-10-26 2009-06-09 Lsi Corporation Low power on-chip global interconnects

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5375224A (en) * 1990-09-28 1994-12-20 Archive Corporation Raw data reader
US5355391A (en) * 1992-03-06 1994-10-11 Rambus, Inc. High speed bus system
US6628214B1 (en) * 1998-09-01 2003-09-30 Seiko Epson Corporation Deserializer, semiconductor device, electronic device, and data transmission system
US6693986B2 (en) * 2000-02-28 2004-02-17 Fujitsu Limited Signal control apparatus, transmission system and signal resynchronization control method
CN1771704A (zh) * 2004-04-16 2006-05-10 哉英电子股份有限公司 发送电路、接收电路和时钟抽出电路以及数据传送方法和数据传送系统
US7558900B2 (en) * 2004-09-27 2009-07-07 Winbound Electronics Corporation Serial flash semiconductor memory
CN101395841A (zh) * 2006-03-01 2009-03-25 松下电器产业株式会社 发送装置和收发装置
US7590211B1 (en) * 2006-04-07 2009-09-15 Altera Corporation Programmable logic device integrated circuit with communications channels having sharing phase-locked-loop circuitry

Also Published As

Publication number Publication date
US8648739B2 (en) 2014-02-11
CN102377087B (zh) 2016-04-06
US20120038497A1 (en) 2012-02-16
TW201207623A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
US7693086B2 (en) Data transfer control device and electronic instrument
US10169286B2 (en) Devices and methods for providing reduced bandwidth DisplayPort communication
CN101303639A (zh) 多媒体接口
KR20100134527A (ko) 디지털 비디오에 대한 범용 직렬 버스
JP6045705B2 (ja) ピクセル繰り返し帯域幅を利用したビデオストリーム及びオーディオストリームの結合
KR102516027B1 (ko) 헤더 처리 장치, 프로세서 및 전자장치
CN202475590U (zh) 视频预处理装置
CN102801948B (zh) 高清数字串行接口数据转换方法及装置
CN103678211A (zh) Usb接口的信号传输方法及其装置
US9112520B2 (en) Transmission interface and system using the same
CN102377087A (zh) 传输接口及电子系统
CN104581075B (zh) 基于异构平台的全景视频处理系统及方法
CN102385850A (zh) 一种信号转换电路及数字信号显示设备
JP7224637B2 (ja) 送信装置、受信装置、送受信装置および送受信システム
EP3920498B1 (en) Transmission device, transmission method, reception device, reception method, and transmission/reception device
CN103294436A (zh) 多屏幕独立操作显示nvr系统
WO2017094318A1 (ja) フレーム生成装置、フレーム生成方法、画像復元装置、画像復元方法、画像伝送システムおよび画像伝送方法
CN101311921A (zh) 网页图片数据转换及显示于电子装置显示器的方法及装置
CN103037222A (zh) 一种并行数字视频信号的压缩传输装置和方法
CN107360384B (zh) 一种高速视频采集传输方法
JP2015225232A (ja) 映像信号伝送システム及び表示装置
CN104469375A (zh) 一种fc-av协议处理电路结构
CN202374388U (zh) 同一视频多路输出的电路
CN110169047A (zh) 经由现有hd视频架构对原始uhd视频进行编码和处理的方法
CN103414898A (zh) 一种高分辨率视频采集方法及系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant