CN102359782B - 挠性陀螺数字变换放大与再平衡装置 - Google Patents

Abstract

本发明属于挠性陀螺技术领域，特别涉及一种变换放大与再平衡电路。其技术方案是：一种挠性陀螺数字变换放大与再平衡装置，包括：锁相倍频器(1)、双通道同步模数转换器(2)、数字控制器(3)。本发明简化了挠性陀螺变换放大与再平衡电路的硬件结构，提高了参数调整灵活性。与模拟结构变换放大与再平衡电路输入输出完全兼容，可采用本发明直接替代传统模拟变换放大与再平衡电路。

Description

挠性陀螺数字变换放大与再平衡装置

技术领域

本发明属于挠性陀螺技术领域，特别涉及一种变换放大与再平衡电路。

背景技术

挠性陀螺是导航、制导、稳定及姿控系统的测量部件，具有角速度或角增量敏感测量功能，广泛用于各类导弹、火箭等航空航天器。

挠性陀螺敏感到角速率时，进动角对时间进行积分，挠性陀螺信号器检测到该角度并转换成相应比例的电压信号。此电压信号在正常工作状态下十分微弱，为了提高抗干扰能力，挠性陀螺信号器将该电压信号调制到外部输入的陀螺激磁信号上。挠性陀螺信号器输出的以激磁信号为载频的调幅信号的幅值反映了陀螺偏角的大小，相位反映了陀螺偏角的正负。

由于挠性陀螺信号器的输出非常小，通常在挠性陀螺内部或挠性陀螺外部紧邻位置设置交流前置放大器。交流前置放大器的输出以及陀螺激磁信号同时被送到变换放大器的输入端，以解调出反映陀螺偏角大小、正负的缓变直流信号，并进行适当的校正补偿。

变换放大器通常包括带通滤波器、移相网络、相敏解调器、低通滤波器、带陷滤波器、校正网络等环节。其中带通滤波器用于滤除激磁信号以外的噪声信号；移相网络用于变换放大器激磁输入信号相位调整；相敏解调器和低通滤波器用于将交流前置放大器输出交流信号转变成缓变的正、负直流信号；带陷滤波器用于抑制挠性陀螺在某一特定频率的干扰信号；校正网络用于再平衡伺服回路动态、静态特性和稳定特性的调整。

变换放大器的输出连接至再平衡控制信号发生器，再平衡控制信号发生器主要由比较器、三角波发生器和输出级组成，用于将变换放大器输出缓变的正、负直流模拟信号变换成占空比可调的方波信号，通常采用50％的占空比代表零值输入信号。该方波信号控制力矩器驱动电路使挠性陀螺力矩器平衡外部角速率输入或使平台力矩电机稳定平台回路。

典型的挠性陀螺变换放大及再平衡电路所包含的各环节通常由分立和集成电路混合设计而成，硬件结构复杂、集成化程度低，调整点多、调整灵活性差。特别是在捷联应用环境中，弹(箭)载计算机在进行姿态解算时需要对变换放大器输出的缓变直流模拟信号进行模数转换，增加了系统的复杂度。此外在平台应用环境中，典型的变换放大及再平衡电路不具备倒台保护能力，一旦倒台将对挠性陀螺及平台系统产生严重影响。

发明内容

本发明的目的是：简化挠性陀螺仪变换放大与再平衡电路的硬件结构，提高参数调整的灵活性。

本发明的技术方案是：一种挠性陀螺数字变换放大与再平衡装置，包括：锁相倍频器、双通道同步模数转换器、数字控制器；

所述锁相倍频器通过锁相环对频率为F_C的陀螺激磁信号U_A进行倍频，倍频数N_M由所述数字控制器设置，所述锁相倍频器输出频率为N_M*F_C的倍频信号U_M，用作所述双通道同步模数转换器的采样触发信号，同时用作所述数字控制器的外部中断触发信号；

所述双通道同步模数转换器输入通道IN_A接入幅值为A_A、频率为F_C、相位为θ_C的陀螺激磁信号U_A，输入通道IN_B接入幅值为A_S、频率为F_C、相位为θ_S的陀螺仪信号器输出信号U_S，在所述倍频信号U_M的作用下，所述双通道同步模数转换器在U_A和U_S的每个周期内采样N_M次；

所述数字控制器包括：数据序列存储模块、数字移相网络模块、带通选频滤波模块、变换解调器模块、低通滤波器模块、带陷滤波器模块、数字补偿校正模块、控制信号输出模块；

所述数字控制器在所述倍频信号U_M触发外部中断后，利用DMA或其它方式通过串行或并行接口读取所述双通道同步模数转换器的采样结果U_A(k)和U_S(k)，所述U_A(k)在所述数据序列存储模块的存储序列为U_AF(n)，添加所述U_A(k)至所述U_AF(n)序列队尾，所述U_AF(n)可表示为：

U_AF(n)＝A_A*sin(2πn/N_M+θ_C)

所述U_S(k)在所述数据序列存储模块的存储序列为U_SF(n)，添加所述U_S(k)至所述U_SF(n)序列队尾，所述U_SF(n)可表示为：

U_SF(n)＝A_S*sin(2πn/N_M+θ_S)

所述数字移相网络模块对所述U_A(k)进行数字移相，用移相后的U_A(k-N_Shift)代替所述U_AF(n)序列队尾的U_A(k)，相移量为2πN_Shift/N_M；

所述带通选频滤波模块以F_C为中心频率，对所述U_AF(n)和所述U_SF(n)序列进行带通滤波，得到所述U_A(k-N_Shift)的滤波输出U_ABP(k-N_Shift)和所述U_S(k)的滤波输出U_SBP(k)；

所述变换解调器模块(34)将所述U_ABP(k-N_Shift)和所述U_SBP(k)进行相乘得到U_M(k)，所述U_M(k)存储序列为U_MF(n)，添加所述U_M(k)至所述U_MF(n)序列队尾，所述U_MF(n)可表示为：

U_MF(n)＝-1/2*A_A*A_S*cos(4πn/N_M+θ_C-2πN_Shift/N_M+θ_S)

+1/2*A_A*A_S*cos(θ_C-2πN_Shift/N_M-θ_S)

所述低通滤波器模块对所述U_MF(n)序列进行低通滤波，得到所述U_M(k)的滤波输出U_MLP(k)：

U_MLP(k)＝1/2*A_A*A_S*cos(θ_C-2πN_Shift/N_M-θ_S)

由于θ_C-2πN_Shift/N_M-θ_S的差值可能为90°或270°，而导致所述低通滤波器模块输出无效，所述数字控制器对0、1、……、N_M-2、N_M-1共N_M种相移量分别进行处理，对不同相移量时的所述U_MLP(k)进行排序，最大值记为U_{MLP_Opt}(k)，对应的相移量记为N_{Shift_Opt}；

所述U_{MLP_Opt}(k)的存储序列为U_{MLP_Opt_F}(n)，添加所述U_{MLP_Opt}(k)至所述U_{MLP_Opt_F}(n)序列队尾，所述U_{MLP_Opt_F}(n)可表示为：

U_{MLP_Opt_F}(n)＝1/2*A_A*A_S*cos(θ_{Shift_Fix})

θ_{Shift_Fix}是所述U_A(k)序列数字移相N_{Shift_Opt}后与所述U_S(k)之间的固有相位差；

所述带陷滤波器模块根据挠性陀螺特性设定中心频率F_Latch对所述U_{MLP_Opt_F}(n)进行带陷滤波，得到所述U_{MLP_Opt}(k)的滤波输出U_{MLP_Opt_BSF}(k)；

所述数字补偿校正模块根据挠性陀螺和陀螺力矩器或平台框架力矩器的特性，设定数字校正网络比例项系数为P，积分项系数为I，微分项系数为D；对输入的所述U_{MLP_Opt_BSF}(k)、所述U_{MLP_Opt_BSF}(k-1)、所述U_{MLP_Opt_BSF}(k-2)，所述数字补偿校正模块输出U_Adjust(k)为：

U_Adjust(k)＝U_Adjust(k-1)+P*[U_{MLP_Opt_BSF}(k)-U_{MLP_Opt_BSF}(k-1)]

+I*U_{MLP_Opt_BSF}(k)+D*{U_{MLP_Opt_BSF}(k)-[2*U_{MLP_Opt_BSF}(k-1)]+U_{MLP_Opt_BSF}(k-2)}

所述控制信号输出模块输出的再平衡控制信号的占空比由所述U_Adjust(k)决定，当所述U_Adjust(k)为零时，占空比为50％；当所述U_Adjust(k)大于零时，占空比在50％基础上与所述U_Adjust(k)成比例增加；当所述U_Adjust(k)小于零时，占空比在50％基础上与所述U_Adjust(k)成比例减小。

本发明利用锁相倍频器对陀螺激磁信号进行倍频，并用锁相倍频器输出的倍频信号作为双通道同步模数转换器的采样时钟，使得陀螺激磁信号、挠性陀螺信号器输出信号、双通道同步模数转换器采样信号完全同步，采样信号频率始终为激磁信号频率和陀螺仪信号器输出信号频率的N_M倍，避免激磁信号频率漂移或采样时钟抖动造成非整数倍采样。

利用锁相倍频器输出的倍频信号为数字控制器提外部中断信号源，使数字控制器可采取DMA等无需控制器干预的方式完成采样数据读取，提高控制器的工作效率。

利用数字控制器将带通滤波器、移相网络、变换解调器、低通滤波器、带陷滤波器、补偿校正等环节通过数字处理的方法实现，简化了挠性陀螺变换放大器的硬件结构，提高了参数调整灵活性。

利用数字控制器通过数字处理的方法实现再平衡控制信号的生成，简化了挠性陀螺再平衡电路的硬件结构，增强了再平衡电路的智能化程度。在捷联应用环境中，可直接得到数字输出。

挠性陀螺数字变换放大与再平衡装置接收陀螺激磁信号和陀螺信号器输出信号为输入，输出占空比可变的再平衡控制信号，与模拟结构变换放大与再平衡电路输入输出完全兼容，可采用本发明直接替代传统模拟变换放大与再平衡电路。

附图说明

附图为本发明的结构框图。

具体实施方式

实施例1：参见附图，一种挠性陀螺数字变换放大与再平衡装置，包括：锁相倍频器1、双通道同步模数转换器2、数字控制器3；

所述锁相倍频器1通过锁相环对频率为F_C的陀螺激磁信号U_A进行倍频，倍频数N_M由所述数字控制器3设置，所述锁相倍频器1输出频率为N_M*F_C的倍频信号U_M，用作所述双通道同步模数转换器2的采样触发信号，同时用作所述数字控制器3的外部中断触发信号；

所述双通道同步模数转换器2输入通道IN_A接入幅值为A_A、频率为F_C、相位为θ_C的陀螺激磁信号U_A，输入通道IN_B接入幅值为A_S、频率为F_C、相位为θ_S的陀螺仪信号器输出信号U_S，在所述倍频信号U_M的作用下，所述双通道同步模数转换器2在U_A和U_S的每个周期内采样N_M次；

所述数字控制器3包括：数据序列存储模块31、数字移相网络模块32、带通选频滤波模块33、变换解调器模块34、低通滤波器模块35、带陷滤波器模块36、数字补偿校正模块37、控制信号输出模块38；

所述数字控制器3在所述倍频信号U_M触发外部中断后，利用DMA或其它方式通过串行或并行接口读取所述双通道同步模数转换器2的采样结果U_A(k)和U_S(k)，所述U_A(k)在所述数据序列存储模块31的存储序列为U_AF(n)，添加所述U_A(k)至所述U_AF(n)序列队尾，所述U_AF(n)可表示为：

U_AF(n)＝A_A*sin(2πn/N_M+θ_C)

所述U_S(k)在所述数据序列存储模块31的存储序列为U_SF(n)，添加所述U_S(k)至所述U_SF(n)序列队尾，所述U_SF(n)可表示为：

U_SF(n)＝A_S*sin(2πn/N_M+θ_S)

所述数字移相网络模块32对所述U_A(k)进行数字移相，用移相后的U_A(k-N_Shift)代替所述U_AF(n)序列队尾的U_A(k)，相移量为2πN_Shift/N_M；

所述带通选频滤波模块33以F_C为中心频率，对所述U_AF(n)和所述U_SF(n)序列进行带通滤波，得到所述U_A(k-N_Shift)的滤波输出U_ABP(k-N_Shift)和所述U_S(k)的滤波输出U_SBP(k)；

所述变换解调器模块34将所述U_ABP(k-N_Shift)和所述U_SBP(k)进行相乘得到U_M(k)，所述U_M(k)存储序列为U_MF(n)，添加所述U_M(k)至所述U_MF(n)序列队尾，所述U_MF(n)可表示为：

U_MF(n)＝-1/2*A_A*A_S*cos(4πn/N_M+θ_C-2πN_Shift/N_M+θ_S)

+1/2*A_A*A_S*cos(θ_C-2πN_Shift/N_M-θ_S)

所述低通滤波器模块35对所述U_MF(n)序列进行低通滤波，得到所述U_M(k)的滤波输出U_MLP(k)：

U_MLP(k)＝1/2*A_A*A_S*cos(θ_C-2πN_Shift/N_M-θ_S)

由于θ_C-2πN_Shift/N_M-θ_S的差值可能为90°或270°，而导致所述低通滤波器模块35输出无效，所述数字控制器3对0、1、……、N_M-2、N_M-1共N_M种相移量分别进行处理，对不同相移量时的所述U_MLP(k)进行排序，最大值记为U_{MLP_Opt}(k)，对应的相移量记为N_{Shift_Opt}；

所述U_{MLP_Opt}(k)的存储序列为U_{MLP_Opt_F}(n)，添加所述U_{MLP_Opt}(k)至所述U_{MLP_Opt_F}(n)序列队尾，所述U_{MLP_Opt_F}(n)可表示为：

U_{MLP_Opt_F}(n)＝1/2*A_A*A_S*cos(θ_{Shift_Fix})

θ_{Shift_Fix}是所述U_A(k)序列数字移相N_{Shift_Opt}后与所述U_S(k)之间的固有相位差；

所述带陷滤波器模块36根据挠性陀螺特性设定中心频率F_Latch对所述U_{MLP_Opt_F}(n)进行带陷滤波，得到所述U_{MLP_Opt}(k)的滤波输出U_{MLP_Opt_BSF}(k)；

所述数字补偿校正模块37根据挠性陀螺和陀螺力矩器或平台框架力矩器的特性，设定数字校正网络比例项系数为P，积分项系数为I，微分项系数为D；对输入的所述U_{MLP_Opt_BSF}(k)、所述U_{MLP_Opt_BSF}(k-1)、所述U_{MLP_Opt_BSF}(k-2)，所述数字补偿校正模块37输出U_Adjust(k)为：

U_Adjust(k)＝U_Adjust(k-1)+P*[U_{MLP_Opt_BSF}(k)-U_{MLP_Opt_BSF}(k-1)]

+I*U_{MLP_Opt_BSF}(k)+D*{U_{MLP_Opt_BSF}(k)-[2*U_{MLP_Opt_BSF}(k-1)]+U_{MLP_Opt_BSF}(k-2)}

所述控制信号输出模块38输出的再平衡控制信号的占空比由所述U_Adjust(k)决定，当所述U_Adjust(k)为零时，占空比为50％；当所述U_Adjust(k)大于零时，占空比在50％基础上与所述U_Adjust(k)成比例增加；当所述U_Adjust(k)小于零时，占空比在50％基础上与所述U_Adjust(k)成比例减小。

实施例2，在平台应用环境中，为防止平台倒台事故的发生，在实施例1所述的挠性陀螺数字变换放大与再平衡装置中，还包括倒台保护决策模块39；所述倒台保护决策模块39在监测到所述控制信号输出模块38输出的再平衡控制信号的占空比大于某上限值或小于某下限值后，置所述U_Adjust(k)为零，使所述占空比为50％。

Claims (2)

1.一种挠性陀螺数字变换放大与再平衡装置，其特征是：它包括：锁相倍频器(1)、双通道同步模数转换器(2)、数字控制器(3)；

所述锁相倍频器(1)通过锁相环对幅值为A_A、频率为F_C、相位为θ_C的陀螺激磁信号U_A进行倍频，倍频数N_M由所述数字控制器(3)设置，所述锁相倍频器(1)输出频率为N_M*F_C的倍频信号U_M，用作所述双通道同步模数转换器(2)的采样触发信号，同时用作所述数字控制器(3)的外部中断触发信号；

所述双通道同步模数转换器(2)输入通道IN_A接入幅值为A_A、频率为F_C、相位为θ_C的陀螺激磁信号U_A，输入通道IN_B接入幅值为A_S、频率为F_C、相位为θ_S的陀螺仪信号器输出信号U_S，在所述倍频信号U_M的作用下，所述双通道同步模数转换器(2)在U_A和U_S的每个周期内采样N_M次；

所述数字控制器(3)包括：数据序列存储模块(31)、数字移相网络模块(32)、带通选频滤波模块(33)、变换解调器模块(34)、低通滤波器模块(35)、带陷滤波器模块(36)、数字补偿校正模块(37)、控制信号输出模块(38)；

所述数字控制器(3)在所述倍频信号U_M触发外部中断后，利用DMA或其它方式通过串行或并行接口读取所述双通道同步模数转换器(2)的采样结果U_A(k)和U_S(k)，所述U_A(k)在所述数据序列存储模块(31)的存储序列为U_AF(n)，添加所述U_A(k)至所述U_AF(n)序列队尾，所述U_AF(n)表示为：

U_AF(n)＝A_A*sin(2πn/N_M+θ_C)

所述U_S(k)在所述数据序列存储模块(31)的存储序列为U_SF(n)，添加所述U_S(k)至所述U_SF(n)序列队尾，所述U_SF(n)表示为：

U_SF(n)＝A_S*sin(2πn/N_M+θ_S)

所述数字移相网络模块(32)对所述U_A(k)进行数字移相，用移相后的U_A(k-N_Shift)代替所述U_AF(n)序列队尾的U_A(k)，相移量为2πN_Shift/N_M；

所述带通选频滤波模块(33)以F_C为中心频率，对所述U_AF(n)和所述U_SF(n)序列进行带通滤波，得到所述U_A(k-N_Shift)的滤波输出U_ABP(k-N_Shift)和所述U_S(k)的滤波输出U_SBP(k)；

所述变换解调器模块(34)将所述U_ABP(k-N_Shift)和所述U_SBP(k)进行相乘得到U_M(k)，所述U_M(k)存储序列为U_MF(n)，添加所述U_M(k)至所述U_MF(n)序列队尾，所述U_MF(n)表示为：

U_MF(n)＝-1/2*A_A*A_S*cos(4πn/N_M+θ_C-2πN_Shift/N_M+θ_S)

+1/2*A_A*A_S*cos(θ_C-2πN_Shift/N_M-θ_S)

所述低通滤波器模块(35)对所述U_MF(n)序列进行低通滤波，得到所述U_M(k)的滤波输出U_MLP(k)：

U_MLP(k)＝1/2*A_A*A_S*cos(θ_C-2πN_Shift/N_M-θ_S)

由于θ_C-2πN_Shift/N_M-θ_S的差值可能为90°或270°，而导致所述低通滤器模块(35)输出无效，所述数字控制器(3)对0、1、……、N_M-2、N_M-1共N_M种相移量分别进行处理，对不同相移量时的所述U_MLP(k)进行排序，最大值记为U_{WLP_Opt}(k)，对应的相移量记为N_{Shift_Opt}；

所述U_{MLP_Opt}(k)的存储序列为U_{MLP_Opt_F}(n)，添加所述U_{MLP_Opt}(k)至所述U_{MLP_Opt_F}(n)序列队尾，所述U_{MLP_Opt_F}(n)表示为：

U_{MLP_Opt_F}(n)＝1/2*A_A*A_S*cos(θ_{Shift_Fix})

θ_{Shift_Fix}是所述U_A(k)序列数字移相N_{Shift_Opt}后与所述U_S(k)之间的固有相位差；

所述带陷滤波器模块(36)根据挠性陀螺特性设定中心频率F_Latch对所述U_{MLP_Opt_F}(n)进行带陷滤波，得到所述U_{MLP_Opt}(k)的滤波输出U_{MLP_Opt_BSF}(k)；

所述数字补偿校正模块(37)根据挠性陀螺和陀螺力矩器的特性，或根据挠性陀螺和平台框架力矩器的特性，设定数字校正网络比例项系数为P，积分项系数为I，微分项系数为D；对输入的所述U_{MLP_Opt_BSF}(k)、U_{MLP_Opt_BSF}(k-1)、U_{MLP_Opt_BSF}(k-2)，所述数字补偿校正模块(37)输出U_Adjust(k)为：

U_Adjust(k)＝U_Adjust(k-1)+P*[U_{MLP_Opt_BSF}(k)-U_{MLP_Opt_BSF}(k-1)]

+I*U_{MLP_Opt_BSF}(k)+D*{U_{MLP_Opt_BSF}(k)-[2*U_{MLP_Opt_BSF}(k-1)]+U_{MLP_Opt_BSF}(k-2)}

所述控制信号输出模块(38)输出的再平衡控制信号的占空比由所述U_Adjust(k)决定，当所述U_Adjust(k)为零时，占空比为50％；当所述U_Adjust(k)大于零时，占空比在50％基础上与所述U_Adjust(k)成比例增加；当所述U_Adjust(k)小于零时，占空比在50％基础上与所述U_Adjust(k)成比例减小。

2.如权利要求1所述的挠性陀螺数字变换放大与再平衡装置，其特征是：它还包括倒台保护决策模块(39)；所述倒台保护决策模块(39)在监测到所述控制信号输出模块(38)输出的再平衡控制信号的占空比大于某上限值或小于某下限值后，置所述U_Adjust(k)为零，使所述占空比为50％。