CN102339810A - 硅基基板及其制作方法 - Google Patents
硅基基板及其制作方法 Download PDFInfo
- Publication number
- CN102339810A CN102339810A CN2010102345709A CN201010234570A CN102339810A CN 102339810 A CN102339810 A CN 102339810A CN 2010102345709 A CN2010102345709 A CN 2010102345709A CN 201010234570 A CN201010234570 A CN 201010234570A CN 102339810 A CN102339810 A CN 102339810A
- Authority
- CN
- China
- Prior art keywords
- base plate
- circuit base
- conducting wire
- layer
- silica
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 99
- 239000010703 silicon Substances 0.000 title claims abstract description 99
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 86
- 239000000758 substrate Substances 0.000 title claims abstract description 66
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 16
- 239000011147 inorganic material Substances 0.000 claims abstract description 16
- 239000011368 organic material Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 163
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 102
- 239000000377 silicon dioxide Substances 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 30
- 239000011241 protective layer Substances 0.000 claims description 21
- 150000003376 silicon Chemical class 0.000 claims description 12
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 239000004642 Polyimide Substances 0.000 claims description 3
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 54
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010276 construction Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004922 lacquer Substances 0.000 description 2
- 238000003801 milling Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开一种硅基基板及其制作方法，硅基基板包括硅晶片、第一线路基板及第二线路基板。硅晶片具有相对的第一表面与第二表面，并具有硅穿孔。第一线路基板置于第一表面，由多层第一介电层及多层第一导电线路层交替叠合而成。第二线路基板置于第二表面，由多层第二介电层及多层第二导电线路层交替叠合而成。硅穿孔分别电连接第一线路基板中位于最下层的第一导电线路层与第二线路基板中位于最上层的第二导电线路层。第一导电线路层的布线密度大于第二导电线路层的布线密度，或第一介电层包括无机材料且第二介电层包括有机材料。本发明还涉及此硅基基板的制作方法。
Description
技术领域
本发明涉及一种硅基基板，且特别是涉及一种具有非对称结构的硅基基板及其制作方法。
背景技术
目前，现有硅基基板(silicon based substrate)通常是遵循传统线路基板的对称设计准则进行设计制作，因而为对称(symmetric)结构。也就是说，现有硅基基板的硅基材的相对两侧的堆叠线路结构与介电层材料是大致相同的。
一般在硅基基板应用于电子产品的实际使用过程中，硅基材一侧的堆叠线路结构用于与电子元件电连接，另一侧的堆叠线路结构用于封装时与电路板电连接。随着电子产品功能日趋多样化，硅基基板的布线密度也趋向高密度化发展。如果按照传统线路基板的对称设计准则，不仅硅基材一侧用于与电子元件电连接的堆叠线路结构需要高密度制作，硅基材另一测用于封装时与电路板电连接的堆叠线路结构也需要高密度制作。但是，实际上硅基材另一测用于封装时与电路板电连接的堆叠线路结构并不需要如此高的布线密度，因此，容易造成资源浪费，导致生产成本增加。此外，实际生产中，硅基基材另一测用于封装时与电路板电连接的堆叠线路结构，是由封装厂来制作完成，而目前许多封装厂的设备和制作工艺尚无法完成过高布线密度的制作。
发明内容
有鉴于此，本发明的目的在于提供一种硅基基板，以实现非对称(asymmetric)结构，满足实际使用需求，从而节约成本。
本发明另一目的在于提供一种硅基基板的制作方法，以实现非对称结构，满足实际使用需求，从而节约制作成本。
为达上述目的，本发明提出一种硅基基板，包括硅晶片、第一线路基板以及第二线路基板。硅晶片具有第一表面以及与第一表面相对的第二表面，并具有至少一硅穿孔贯通第一表面与第二表面。第一线路基板设置于硅晶片的第一表面，并由多层第一介电层以及多层第一导电线路层交替叠合而成。第二线路基板设置于硅晶片的第二表面，并由多层第二介电层以及多层第二导电线路层交替叠合而成。其中，至少一硅穿孔分别电连接第一线路基板中位于最下层的第一导电线路层与第二线路基板中位于最上层的第二导电线路层，且第一导电线路层的布线密度大于第二导电线路层的布线密度。
在本发明的一实施例中，上述的第一线路基板采用晶片级半导体制作工艺制作完成。
在本发明的一实施例中，上述的硅基基板更包括第一保护层覆盖第一线路基板，及第二保护层覆盖第二线路基板。
在本发明的一实施例中，上述的第一线路基板更包括凸块金属层(underbump metallization，UBM)形成于第一线路基板的第一开口中，电连接于第一导电线路层。
在本发明的一实施例中，上述的第一线路基板更包括多个被动元件与第一导电线路层电连接。
为达上述优点，本发明提出一种硅基基板，包括硅晶片、第一线路基板以及第二线路基板。硅晶片具有第一表面以及与第一表面相对的第二表面，并具有至少一硅穿孔贯通第一表面与第二表面。第一线路基板设置于硅晶片的第一表面，并由多层第一介电层以及多层第一导电线路层交替叠合而成。第二线路基板设置于硅晶片的第二表面，并由多层第二介电层以及多层第二导电线路层交替叠合而成。其中，至少一硅穿孔分别电连接第一线路基板中位于最下层的第一导电线路层与第二线路基板中位于最上层的第二导电线路层。且这些第一导介电层包括无机材料，这些第二介电层包括有机材料。
在本发明的一实施例中，上述的无机材料包括硅氧化物、硅氮化物或硅基材料。
在本发明的一实施例中，上述的有机材料包括聚亚醯胺或苯环丁烯。
为达上述目的，本发明提出一种硅基基板的制作方法，其首先提供硅晶片，此硅晶片具有第一表面以及与第一表面相对的第二表面。然后，采用晶片级半导体制作工艺于硅晶片的第一表面形成多层第一介电层以及多层第一导电线路层，这些第一介电层与第一导电线路层交替叠合形成第一线路基板。接着，在硅晶片中形成至少一硅穿孔贯通第一表面与第二表面，硅穿孔电连接至第一线路基板中位于最下层的第一导电线路层。之后，在硅晶片的第二表面形成多层第二介电层以及多层第二导电线路层，这些第二介电层与第二导电线路层交替叠合形成第二线路基板，且第二线路基板中位于最上层的第二导电线路层电连接于硅穿孔。其中这些第一导电线路层的布线密度大于这些第二导电线路层的布线密度。
在本发明的一实施例中，上述的硅基基板的制作方法于形成至少一硅穿孔之前，更包括进行晶片薄化制作工艺。晶片薄化制作工艺首先研磨硅晶片的第二表面，形成研磨表面，然后蚀刻研磨表面。
在本发明的一实施例中，上述的形成至少一硅穿孔贯通第一表面与第二表面，首先形成至少一通孔贯通硅晶片的第一表面与第二表面，且暴露出第一线路基板的部分第一导电线路层。然后，形成绝缘层，以覆盖硅晶片的第二表面以及通孔的侧壁。之后，形成导电层于绝缘层上及通孔中，以形成多个电连接第一线路基板及第二线路基板的导电通路。
在本发明的一实施例中，上述的第一介电层包括无机材料，且第二介电层包括有机材料。
在本发明的一实施例中，上述的硅基基板的制作方法更包括形成第一保护层，覆盖第一线路基板。
在本发明的一实施例中，上述的硅基基板的制作方法更包括：形成第一开口于第一线路基板中，以暴露出部分第一导电线路层，以及形成凸块金属层于第一开口中，电连接于第一导电线路层。
在本发明的一实施例中，上述的硅基基板的制作方法更包括形成第二保护层，覆盖第二线路基板。
在本发明的一实施例中，上述的硅基基板的制作方法更包括形成多个被动元件于第一线路基板中。
本发明的硅基基板及其制作方法，由于位于硅晶片相对两侧的第一线路基板与第二线路基板的导电线路层的布线密度不同，或者位于硅晶片相对两侧的第一线路基板与第二线路基板的介电层材料不同，而具有非对称结构。此硅基基板可以根据实际使用需求合理安排布线，使得用于与电子元件电连接的第一线路基板的第一导电线路层采用晶片级半导体制作工艺制作，可比用于与电路板电连接的第二线路基板的第二导电线路层具有较高的布线密度，并还有助于节约制作成本。此外，第一线路基板采用无机材料制作第一介电层以及第二线路基板采用有机材料制作第二介电层，不仅可以满足制作不同布线密度的第一导电线路层与第二导电线路层的需要。
为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
图1A至图1L为本发明第一实施例的硅基基板的制作方法的流程剖面示意图；
图2为本发明第二实施例的硅基基板剖面示意图。
主要元件符号说明
10、10a：硅基基板
100、100’：硅晶片
102：第一表面
104、104’：第二表面
110：第一线路基板
112：第一介电层
114：第一导电线路层
115：凸块金属层
120：第一保护层
122：第一开口
130：第二线路基板
132、132a：第二介电层
134：第二导电线路层
140：第二保护层
142：第二开口
150：导电层
20：硅穿孔
22：通孔
24：绝缘层
26：导电层
具体实施方式
请参阅图1A至图1L，图1A至图1L是本发明第一实施例的硅基基板10的制作方法的流程剖面示意图。
请参阅图1A，首先，提供硅晶片100。硅晶片100具有第一表面102以及与第一表面102相对的第二表面104。
请参阅图1B，然后，采用晶片级半导体制作工艺于硅晶片100的第一表面102形成多层第一介电层112以及多层第一导电线路层114。第一介电层112与第一导电线路层114交替叠合形成第一线路基板110。由于采用晶片级半导体制作工艺，第一导电线路层114的布线密度可以达到毫微米级(纳米级)。第一导介电层112包括无机材料。无机材料包括硅氧化物、硅氮化物或硅基材料等，但并不以此为限。
此外，在制作第一线路基板110的过程中，更包括形成多个被动元件(图未示)在第一线路基板110中。
请参照图1C，之后，形成第一保护层120，覆盖第一线路基板110。为了实现第一线路基板110与其他电子元件例如集成电路的凸块(bump)电连接，在第一保护层120形成之后，还可包括形成凸块金属层(under bumpmetallization，UBM)115的步骤。在本实施例中，首先，如图1C所示，形成第一开口122于第一线路基板110中，例如移除部分第一保护层120以及对应的第一介电层112中，以暴露出部分第一导电线路层114。形成第一开口122的方法可采用黄光或蚀刻制作工艺，在此不予详述。然后，如图1D所示，在第一开口122中形成凸块金属层115，使得凸块金属层115位于第一开口122的侧壁以及从第一开口122暴露出的部分第一导电线路层114上，并延伸到第一线路基板110外，从而实现与第一导电线路层114的电连接。凸块金属层115的材质可为钛(Ti)、铜(Cu)、镍(Ni)、金(Au)或其组合。值得注意的是，形成第一保护层120以及凸块金属层115的步骤也可在后续第二线路基板130制作完成后进行。
接着，在硅晶片100的第二表面104可选择性地进行晶片薄化制作工艺，以将硅晶片100缩减至适当的厚度。请配合参照图1D与图1E，在晶片薄化制作工艺中，首先，研磨硅晶片100的第二表面104，以形成研磨表面(图未示)。研磨硅晶片100的方法，例如是利用铣削(milling)、磨削(grinding)或研磨(polishing)等方法。然后，蚀刻硅晶片100的研磨表面，从而获得经薄化的硅晶片100’。经薄化的硅晶片100’具有与第一表面102相对的第二表面104’。
请参照图1F至图1I，之后，在硅晶片100中形成至少一硅穿孔20贯通第一表面102与第二表面104。本实施例中，由于选择进行了晶片薄化制作工艺，因此在薄化的硅晶片100’中形成硅穿孔20贯通第一表面102与经薄化的第二表面104’。
具体地，形成硅穿孔20贯通第一表面102与第二表面104’的方法，请先参照图1F，形成通孔22贯通硅晶片的第一表面102与经薄化的硅晶片100’的第二表面104’，且暴露出第一线路基板110中位于最下层的部分第一导电线路层114。然后，在硅晶片100’的第二表面104’形成绝缘层24，以覆盖经薄化的硅晶片100’的第二表面104’以及通孔22的侧壁。本实施例中，以先沉积后蚀刻的方式形成绝缘层24，请参照图1G，先在硅晶片100’的第二表面104’顺应性地化学气相沉积绝缘材料，覆盖经薄化的硅晶片100’的第二表面104’、部分第一导电线路层114以及通孔22的侧壁。之后，请参照图1H，蚀刻移除位于部分第一导电线路层114上的绝缘材料，从而形成绝缘层24。本实施例中，绝缘材料为二氧化硅(SiO2)。请参照图1I，绝缘层24形成之后，再将导电材料填入通孔22中，形成硅穿孔(through silicon via，TSV)20，以使硅穿孔20电连接至第一线路基板110中位于最下层的第一导电线路层114。本实施例中，为简化制作工艺，可形成导电层26于绝缘层24上并填入通孔22中，导电层26可作为后续第二线路基板130的第二导电线路层134之一，并可采用电镀的方法形成，在此不予详述。在其他实施例中，也可先形成电镀种子层(未图示)在通孔22中，电镀种子层的材料例如是钛或铜，再采用电镀法将导电材料填入通孔中，形成硅穿孔20。
继之，请参照图1J，在绝缘层24上形成多层第二介电层132以及多层第二导电线路层134，第二介电层132与第二导电线路层134交替叠合形成第二线路基板130。且第二线路基板130中位于最上层的第二导电线路层134(导电层26)电连接于硅穿孔20。其中，第二线路基板130的第二导电线路层134的布线密度为微米级，例如铜线路线距可为3微米，镍线路线距可为1微米。第二线路基板130的第二导电线路层134的布线密度小于第一导电线路层114的布线密度，因此可采用一般的线路制作工艺于封装阶段制作完成。第二介电层132包括无机材料。无机材料包括硅氧化物、硅氮化物或硅基材料等，但并不以此为限。
接着，请参照图1K，形成第二保护层140，覆盖第二线路基板120，以保护暴露于第二线路基板130外的第二导电线路层134。第二保护层140例如为绿漆或者防焊漆。之后，在本实施例中，如图1K所示，形成第二开口142于第二保护层140中，例如移除部分第二保护层140以暴露出部分第二导电线路层134，从而使得第二导电线路层134可实现与电路板的电连接。形成第二开口142的方法可采用黄光或蚀刻制作工艺，在此不予详述。此外，为了使第二导电线路层134与电路板有更好的连接，请参照图1L，还可形成导电层150于第二保护层140上，并填入第二开口142中，以使导电层150电连接于位于最下层的第二导电线路层134。导电层150可采用电镀或沉积的方法形成，在此不予详述。导电层150用以与电路板电连接。请继续参照图1L，即为由上述方法制作完成硅基基板10。具体地，硅基基板10包括硅晶片100’、第一线路基板110以及第二线路基板130。硅晶片100’具有贯通第一表面102与第二表面104’的硅穿孔20。第一线路基板110设置于硅晶片100’的第一表面102，并由多层第一介电层112以及多层第一导电线路层114交替叠合而成。第二线路基板130设置于硅晶片100’的第二表面104’，并由多层第二介电层132以及多层第二导电线路层134交替叠合而成。硅穿孔20分别电连接第一线路基板110中位于最下层的第一导电线路层114与第二线路基板130中位于最上层的第二导电线路层134。且第一导电线路层114的布线密度大于第二导电线路层134的布线密度。此外，第一介电层112与第二介电层132包括无机材料。
请参照图2，绘示本发明第二实施例的硅基基板10a。硅基基板10a与硅基基板10结构基本上相似，区别在于第一介电层112包括无机材料，而第二介电层132a包括有机材料。无机材料包括硅氧化物、硅氮化物或硅基材料，有机材料包括聚亚醯胺或苯环丁烯，但并不以此为限。第一导电线路层114的布线密度与第二导电线路层134的布线密度可根据介电层的材质需求合理布设。例如第一导电线路层114的布线密度可大于或等于第二导电线路层134的布线密度。
综上所述，本发明的硅基基板及其制作方法至少具有以下优点：
1.由于位于硅晶片相对两侧的第一线路基板与第二线路基板的导电线路层的布线密度不同，或者位于硅晶片相对两侧的第一线路基板与第二线路基板的介电层材料不同，而具有非对称结构。
2.硅基基板可以根据实际使用需求合理安排布线，使得用于与电子元件电连接的第一线路基板的第一导电线路层采用晶片级半导体制作工艺制作，可比用于与电路板电连接的第二线路基板的第二导电线路层具有较高的布线密度，并还有助于节约制作成本。
3.第一线路基板采用无机材料制作第一介电层以及第二线路基板采用有机材料制作第二介电层，可以满足制作不同布线密度的第一导电线路层与第二导电线路层的需要。
虽然已结合以上较佳实施例揭露了本发明，然而其并非用以限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应以附上的权利要求所界定的为准。
Claims (19)
1.一种硅基基板，包括：
硅晶片，具有第一表面以及与该第一表面相对的第二表面，并具有至少一硅穿孔贯通该第一表面与该第二表面；
第一线路基板，设置于该硅晶片的该第一表面，该第一线路基板包括多层第一介电层以及多层第一导电线路层交替叠合而成；以及
第二线路基板，设置于该硅晶片的该第二表面，该第二线路基板包括多层第二介电层以及多层第二导电线路层交替叠合而成；
其中，该至少一硅穿孔分别电连接该第一线路基板中位于最下层的该第一导电线路层与该第二线路基板中位于最上层的该第二导电线路层，且该些第一导电线路层的布线密度大于该些第二导电线路层的布线密度。
2.如权利要求1所述的硅基基板，其中该第一线路基板采用一晶片级半导体制作工艺制作完成。
3.如权利要求1所述的硅基基板，其中还包括第一保护层，覆盖该第一线路基板，以及第二保护层，覆盖该第二线路基板。
4.如权利要求3所述的硅基基板，其中该第一线路基板还包括凸块金属层(under bump metallization，UBM)，形成于该第一线路基板的第一开口中，电连接于该些第一导电线路层。
5.如权利要求1所述的硅基基板，其中该第一线路基板还包括多个被动元件与该些第一导电线路层电连接。
6.一种硅基基板，包括：
硅晶片，具有第一表面以及与该第一表面相对的第二表面，并具有至少一硅穿孔贯通该第一表面与该第二表面；
第一线路基板，设置于该硅晶片的该第一表面，该第一线路基板包括多层第一介电层以及多层第一导电线路层交替叠合而成；以及
第二线路基板，设置于该硅晶片的该第二表面，该第二线路基板包括多层第二介电层以及多层第二导电线路层交替叠合而成；
其中，该至少一硅穿孔分别电连接该第一线路基板中位于最下层的该第一导电线路层与该第二线路基板中位于最上层的该第二导电线路层，且该些第一导介电层包括无机材料，该些第二介电层包括有机材料。
7.如权利要求6所述的硅基基板，其中该无机材料包括硅氧化物、硅氮化物或硅基材料。
8.如权利要求6所述的硅基基板，其中该有机材料包括聚亚醯胺或苯环丁烯。
9.如权利要求6所述的硅基基板，其中还包括第一保护层，覆盖该第一线路基板，以及第二保护层，覆盖该第二线路基板。
10.如权利要求9所述的硅基基板，其中该第一线路基板还包括凸块金属层，形成于该第一线路基板的一第一开口中，电连接于该些第一导电线路层。
11.如权利要求6所述的硅基基板，其中该第一线路基板中还包括多个被动元件与该些第一导电线路层电连接。
12.一种硅基基板的制作方法，包括：
提供一硅晶片，该硅晶片具有第一表面以及与该第一表面相对的第二表面；
采用晶片级半导体制作工艺于该硅晶片的该第一表面形成多层第一介电层以及多层第一导电线路层，该些第一介电层与该些第一导电线路层交替叠合形成第一线路基板；
在该硅晶片中形成至少一硅穿孔贯通该第一表面与经薄化的该第二表面，该至少一硅穿孔电连接至该第一线路基板中位于最下层的该第一导电线路层；以及
在该硅晶片的该第二表面形成多层第二介电层以及多层第二导电线路层，该些第二介电层与该些第二导电线路层交替叠合形成一第二线路基板，该第二线路基板中位于最上层的该第二导电线路层电连接于该至少一硅穿孔，其中该些第一导电线路层的布线密度大于该些第二导电线路层的布线密度。
13.如权利要求12所述的硅基基板的制作方法，其中在形成至少一硅穿孔之前，还包括一硅晶片薄化制作工艺，包括：
研磨该硅晶片的该第二表面，以形成一研磨表面；以及
蚀刻该研磨表面。
14.如权利要求12所述的硅基基板的制作方法，其中形成至少一硅穿孔包括：
形成至少一通孔贯通该硅晶片的该第一表面与该第二表面，且暴露出该第一线路基板的部分该第一导电线路层；
形成绝缘层，以覆盖该硅晶片的该第二表面以及该些通孔的侧壁；以及
形成导电层在该绝缘层上及该些通孔中，以形成多个电连接该第一线路基板及该第二线路基板的导电通路。
15.如权利要求12所述的硅基基板的制作方法，其中该些第一介电层包括无机材料，且该些第二介电层包括有机材料。
16.如权利要求12所述的硅基基板的制作方法，还包括形成第一保护层，覆盖该第一线路基板。
17.如权利要求16所述的硅基基板的制作方法，还包括：
形成第一开口在该第一线路基板中，以暴露出部分该第一导电线路层；以及
形成凸块金属层在该第一开口中，电连接于该第一导电线路层。
18.如权利要求12所述的硅基基板的制作方法，还包括形成第二保护层，覆盖该第二线路基板。
19.如权利要求12所述的硅基基板的制作方法，还包括形成多个被动元件在该第一线路基板中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010234570.9A CN102339810B (zh) | 2010-07-20 | 2010-07-20 | 硅基基板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010234570.9A CN102339810B (zh) | 2010-07-20 | 2010-07-20 | 硅基基板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102339810A true CN102339810A (zh) | 2012-02-01 |
| CN102339810B CN102339810B (zh) | 2015-07-22 |
Family
ID=45515449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010234570.9A Active CN102339810B (zh) | 2010-07-20 | 2010-07-20 | 硅基基板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102339810B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI741581B (zh) * | 2020-04-30 | 2021-10-01 | 研能科技股份有限公司 | 微流體致動器之異質整合晶片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2641824Y (zh) * | 2003-06-24 | 2004-09-15 | 威盛电子股份有限公司 | 复合式芯片构装基板 |
| US20060071347A1 (en) * | 2004-10-04 | 2006-04-06 | Sharp Kabushiki Kaisha | Semiconductor device and fabrication method thereof |
| CN101295691A (zh) * | 2007-04-27 | 2008-10-29 | 台湾积体电路制造股份有限公司 | 半导体封装结构 |
-
2010
- 2010-07-20 CN CN201010234570.9A patent/CN102339810B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2641824Y (zh) * | 2003-06-24 | 2004-09-15 | 威盛电子股份有限公司 | 复合式芯片构装基板 |
| US20060071347A1 (en) * | 2004-10-04 | 2006-04-06 | Sharp Kabushiki Kaisha | Semiconductor device and fabrication method thereof |
| CN101295691A (zh) * | 2007-04-27 | 2008-10-29 | 台湾积体电路制造股份有限公司 | 半导体封装结构 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI741581B (zh) * | 2020-04-30 | 2021-10-01 | 研能科技股份有限公司 | 微流體致動器之異質整合晶片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102339810B (zh) | 2015-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5274004B2 (ja) | 半導体基板内に導電性ビア構造体を製造する方法 | |
| US8394715B2 (en) | Method of fabricating coaxial through-silicon via | |
| CN102214624B (zh) | 一种具有通孔的半导体结构及其制造方法 | |
| CN106463496B (zh) | 包括无机层中的高密度互连和有机层中的重分布层的集成器件 | |
| TWI411084B (zh) | 半導體元件與其形成方法 | |
| CN100570870C (zh) | 层叠集成电路及半导体元件 | |
| JP3908148B2 (ja) | 積層型半導体装置 | |
| US8378462B2 (en) | Semiconductor device having through substrate vias | |
| CN105321903A (zh) | 具有重分布线的堆叠集成电路 | |
| US9893008B2 (en) | High voltage polymer dielectric capacitor isolation device | |
| JP2011515843A (ja) | 基板貫通バイアの作製方法 | |
| CN102074545A (zh) | 集成电路元件、半导体元件以及半导体工艺 | |
| CN101719484A (zh) | 具有再分布线的tsv的背连接 | |
| CN102376689A (zh) | 具有台阶的硅通孔结构及其制备工艺 | |
| CN107039394B (zh) | 半导体结构及其制造方法 | |
| JPWO2010047228A1 (ja) | 配線基板およびその製造方法 | |
| US8535977B2 (en) | Semiconductor device manufacturing method | |
| US8269316B2 (en) | Silicon based substrate and manufacturing method thereof | |
| JPWO2010047227A1 (ja) | 半導体装置及びその製造方法 | |
| US20050179120A1 (en) | Process for producing semiconductor device, semiconductor device, circuit board and electronic equipment | |
| EP2738827B1 (en) | MIMCAP structure in a semiconductor device package | |
| CN119495648A (zh) | 用于将eic组装到pic以构建光学引擎的方法 | |
| CN102339810B (zh) | 硅基基板及其制作方法 | |
| TWI509761B (zh) | 矽基基板及其製作方法 | |
| KR20140038195A (ko) | Ｔｓｖ구조 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: VIDOLED GROUP CO., LTD. Free format text: FORMER OWNER: HONGBAO TECHNOLOGY CO., LTD. Effective date: 20120703 Free format text: FORMER OWNER: LIANHUA ELECTRONIC CO., LTD. Effective date: 20120703 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20120703 Address after: Anguilla Valley Applicant after: Victoria Group Company Address before: Hsinchu City, Taiwan, China Applicant before: Hongbao Technology Co.,Ltd. Co-applicant before: United Microelectronics Corporation |
|
| ASS | Succession or assignment of patent right |
Owner name: YIGFEBOS YOULE LLC Free format text: FORMER OWNER: VIDOLED GROUP CO., LTD. Effective date: 20130227 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20130227 Address after: Delaware Applicant after: Yigfebos Youle LLC Address before: Anguilla Valley Applicant before: Victoria Group Company |
|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |