CN102324933A - 一种正交低杂散直接数字频率合成器 - Google Patents

Abstract

一种正交低杂散直接数字频率合成器，在传统DDS结构上增加幅度延时控制模块来调整输出正余弦信号的幅相不一致性；用正余弦查询表及幅度补偿单元代替传统的正余弦查询表，实现经相位调制后的相位值到正余弦幅度值的转换，经转换的正余弦信号采用正交两路输出。所述正余弦查询表及幅度补偿单元包括对称性压缩算法单元、正弦-相位差算法单元和幅度补偿算法单元，对称性压缩算法单元利用正余弦函数的对称性来压缩ROM表容量；正弦-相位差算法单元利用正弦-相位差法对ROM查询表的位宽进行压缩；幅度补偿算法单元采用幅度补偿算法对对正弦-相位差算法单元输出的正余弦序列进行幅度补偿运算，以有效抑制相位截断误差带来的杂散分量。

Description

一种正交低杂散直接数字频率合成器

技术领域

本发明涉及频率合成技术领域，特别涉及一种正交低杂散直接数字频率合成器(DDS)。应用于直接数字频率合成器及数控振荡器的设计中。

背景技术

频率合成器是现代电子系统的心脏，其性能指标的优劣直接决定着电子系统设计的成败。其中，直接数字频率合成器(DDS)是一种重要的低成本高分辨率的频率合成方法。随着大规模集成电路和微电子技术的发展，DDS已经成为频率捷变信号和复杂信号产生的主流技术。传统的DDS如图1所示，相位累加器20将输入的频率控制字10进行累加，产生的相位值截断后经相位调制模块30调制后查询正余弦查询表40(ROM)把相位值转换为幅度值，正余弦查询表的位宽受限于数模转换器50的分辨率，加在数模转换器50后面的抗尖峰低通滤波器60将滤除数模转换过程中带来的毛刺噪声。

但是，DDS本身的结构决定了其输出信号中存在着大量的杂散分量，这些杂散来源包括：相位累加器20的相位截断误差；正余弦查询表40中的采样幅值量化误差，也称为背景噪声；数模转换器50的非线性带来的数模转换误差。其中以相位截断误差带来的影响最为严重。由于DDS本身的周期性，导致相位截断误差的过程也是周期性的，相关文献通过数论理论精确分析了相位截断误差带来的DDS杂散的位置和幅度。

DDS输出的杂散分量严重限制了它的应用领域，如何抑制DDS输出频谱中的杂散分量是当前国内外研究的热点，其中对DDS的存储ROM表采用压缩技术是降低相位截断杂散的主要方法，这些方法包括：利用正余弦波形的对称性，正弦-相位差法，Sunderland结构及Nicholas优化结构等。其它措施最为典型的是Wheatley C E提出的抖动注入措施及其相应的改进措施，但是这会大大增加输出信号频谱的噪声基底。

发明内容

本发明的目的在于，提供一种正交低杂散直接数字频率合成器，以最大程度的减小ROM表容量，有效抑制相位截断误差带来的杂散分量。

为解决上述技术问题，本发明的技术方案如下：

一种正交低杂散直接数字频率合成器，包括相位累加器、相位调制器、正余弦查询表及幅度补偿单元、幅度延迟控制单元、数模转换器和抗尖峰低通滤波器，相位累加器将输入的频率控制字进行累加产生相位值截断，经相位调制模块调制后查询正余弦查询表及幅度补偿单元，实现经相位调制后的相位值到正余弦幅度值的转换，经转换的正余弦信号采用正交两路输出，幅度延时控制模块调整正余弦信号的幅相使其达一致性，由数模转换器转换成模拟正余弦信号，再经低通滤波器滤除毛刺噪声输出；所述正余弦查询表及幅度补偿单元包括对称性压缩算法单元、正弦-相位差算法单元和幅度补偿算法单元三部分，

所述对称性压缩算法单元，利用正余弦函数的对称性来压缩ROM表容量，只存储π/2弧度的采样值，从而将ROM表的容量压缩为原来的1/4，并控制P位相位地址的最高两位输出正余弦信号的符号；

所述正弦-相位差算法单元，利用正弦-相位差法对ROM查询表的位宽进行压缩，只存储正弦和余弦在π/4弧度范围内的采样值，将ROM表中存储的波形幅度压缩2个比特，硬件电路中用加法器将查询结果与相应的相位地址相加来得到正确波形，相位地址的次次高位控制查询相位地址的取反运算，并且控制两个2:1MUX电路来选择正确的正余弦信号波形；

所述幅度补偿算法单元，综合考虑相位截断误差序列ξ_P(n)和幅度量化误差序列ξ_A(n)的影响，采用幅度补偿算法对对正弦-相位差算法单元输出的正余弦序列进行幅度补偿运算，以有效抑制相位截断误差带来的杂散分量，最终得到需要的正余弦输出序列。

所述相位累加器的位数N为32位，相位控制字K经相位累加并截断取高P＝20位进入相位调制模块进行相位调制，经相位调制后的高P位相位地址进入正余弦查询表及幅度补偿单元进行相位幅度变换，产生宽度D＝14的正余弦幅度序列经幅度延时控制单元、数模转换器和低通滤波器转换成模拟的正交信号输出。

正交低杂散直接数字频率合成器，根据数模转换器的分辨率，应用MATLAB软件优化仿真来确定相位截断后的位数，截断后用于ROM表查询的位数和用于幅度补偿运算的位数，以及补偿过程中相关信号和运算结果的近似取值，以最小的硬件资源实现最优的信号指标，并且硬件实现中采用多级流水线，从而最大程度的提高时钟速率。

本发明的正交低杂散直接数字频率合成器，可以使相位截断杂散完全淹没在幅度量化误差带来的背景噪声之中，大幅度减小ROM表的存储容量。这种方法已经被MATLAB仿真验证，并在FPGA芯片中综合实现。仿真结果表明：在相同ROM表容量的前提下，与传统的DDS相比，本发明的宽带无寄生信号动态范围(SFDR)提高了40dB，从而可以在不降低SFDR的情况下有效减小ROM表容量，而ROM占整个DDS面积和功耗的很大部分。本发明在DDS芯片设计和数控振荡器设计中有重要的应用价值。

附图说明

图1是传统直接数字频率合成器的结构框图

图2是本发明的正交直接数字频率合成器的结构框图

图3是本发明的正余弦查询表及幅度补偿算法的硬件逻辑结构框图

图4是本发明采用幅度补偿后与传统DDS在相同ROM表容量下的频谱特性对照图，其中，(a)为传统的DDS频谱特性图，(b)为本发明采用幅度补偿后DDS频谱特性图

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合附图和实施例，对本发明做进一步详细说明。

图2给出了本发明DDS的结构框图，图3给出了实施例的正余弦查询表及幅度补偿算法的硬件逻辑结构。与传统的DDS结构相比，本发明采用正交两路输出，增加幅度延时控制模块50来调整输出正余弦信号由于后续模拟电路(数模转换器、低通滤波器)带来的幅相不一致性，并且将传统DDS的ROM查询表用图3所示的正余弦查询表及幅度补偿算法模块40来代替，它主要包括三个单元部分：对称性压缩算法单元41、正弦-相位差算法单元42和幅度补偿算法单元43。

①对称性压缩算法单元41，它利用正余弦函数的对称性来压缩ROM表容量，只存储π/2弧度的采样值，从而将ROM表的容量压缩为原来的1/4。P位相位地址的最高两位与正余弦信号的符号关系由下表确定：

MSB	MSB-1	正弦值符号	余弦值符号
				0	0	+	+
0	1	+	-
				1	0	-	-
1	1	-	+

其中MSB代表最高位地址，MSB-1代表次高位地址。本发明采用一进制补码代替二进制补码，正余弦采样点的相位和幅度的1/2LSB失调在生成ROM查询表时进行补偿，以节省硬件资源，并通过简单的异或门来实现一进制补码运算。

②正弦-相位差算法单元42，它利用正弦-相位差法对ROM查询表的位宽进行压缩，只存储正弦和余弦在π/4弧度范围内的采样值，并用f(x)＝sin(x)-2x/π和f(x)＝cos(x)-1+2x/π分别代替f(x)＝sin(x)和f(x)＝cos(x)存入ROM查询表中。而max[sin(x)-2x/π]＝0.21，可以将ROM表中存储的波形幅度压缩2个比特。正弦-相位差法并不引入压缩误差，硬件电路中用加法器将查询结果与相应的相位地址相加来得到正确波形。相位地址的次次高位控制查询相位地址的取反运算，并且控制两个2:1MUX电路来选择正确的正余弦信号波形。

③幅度补偿算法单元43，它是综合考虑相位截断误差序列ξ_P(n)和幅度量化误差序列ξ_A(n)的影响，采用幅度补偿算法对正余弦幅度值进行补偿运算，以有效抑制相位截断误差带来的杂散分量。以正弦为例，补偿后输出幅度序列可表示为：

$A\left(n\right)=A\left\{\sin \right[\frac{2\mathrm{\π}}{2^N}(\mathrm{nK}-{\mathrm{\ξ}}_P\left(n\right))]+\frac{2\mathrm{\π}}{2^N}{\mathrm{\ξ}}_P\left(n\right)\cos [\frac{2\mathrm{\π}}{2^N}(\mathrm{nK}-{\mathrm{\ξ}}_P\left(n\right))]+{\mathrm{\ξ}}_A\left(n\right)\}\≈A\{\sin \frac{2\mathrm{\π}}{2^N}\mathrm{nK}+{\left[\frac{2\mathrm{\π}}{2^N}{\mathrm{\ξ}}_P\left(n\right)\right]}^2\sin \frac{2\mathrm{\π}}{2^N}\mathrm{nK}+{\mathrm{\ξ}}_A\left(n\right)\}$

而没有采用幅度补偿算法的传统DDS正弦输出幅度序列可表示为：

$A\left(n\right)=A\left\{\sin \right[\frac{2\mathrm{\π}}{2^N}(\mathrm{nK}-{\mathrm{\ξ}}_P\left(n\right))]+{\mathrm{\ξ}}_A\left(n\right)\}\≈A\left\{\sin \frac{2\mathrm{\π}}{2^N}\mathrm{nK}-\frac{2\mathrm{\π}}{2^N}{\mathrm{\ξ}}_P\left(n\right)\cos \frac{2\mathrm{\π}}{2^N}\mathrm{nK}+{\mathrm{\ξ}}_A\left(n\right)\right\}$

其中K为频率控制字的取值，N为相位累加器的位宽。分析可见，采用幅度补偿算法后对载波信号(或积分)的幅度调制指数与幅度补偿前是平方关系，MATLAB仿真表明，如果不考虑幅度量化误差的影响，采用幅度补偿算法后每位相位地址可提供12dB的杂散改善，如果考虑幅度量化误差的影响，DDS相位截断后查询ROM表的位数将由数模转换器的分辨率决定，在相同宽带无寄生信号动态范围(SFDR)的情况下相位地址的位数将大大减小，这必将大幅度减小ROM表的容量。

本实施例的相位累加器20的位数N为32位，相位控制字K经相位累加并截断取高P(P＝20)位进入相位调制模块30进行相位调制，经相位调制后的P位相位地址进入正余弦查询表及幅度补偿单元40进行相位幅度变换，产生位宽为D(D＝14)的正余弦幅度序列经幅度延时控制单元50、数模转换器60和抗尖峰低通滤波器70转换成模拟的正交信号输出。

图3给出了正余弦查询表及幅度补偿算法的硬件逻辑实施例。P位相位地址的高两位由对称性压缩算法单元41控制输出正余弦信号的符号，并且次高位地址根据对称性控制象限变换过程中的相位转变。剩余的低P-2位地址分成高A(A＝8)位和低B(B＝10)位两部分，高A位地址经正弦-相位差算法单元42进行正余弦值的查询计算，低B位地址经幅度补偿算法单元43对正弦-相位差算法单元42输出的正余弦序列进行幅度补偿运算，最终得到需要的正余弦输出序列。A位地址的最高位控制剩余A-1位地址位的取反运算，使其在0～π/4和π/4～π/2之间转换，并且控制两个2:1MUX来选择需要的输出信号，经转换的低A-1位地址进行ROM表查询和求和运算进入两个2:1MUX进行选择输出。低B位地址用于幅度补偿运算，其中最高位控制剩余B-1位地址的取反运算和输出补偿加/减法器的加减运算，经转换后的B-1地址先与π(近似取值为3+1/8+1/64，二进制表示为11.001001)相乘，然后与正弦-相位差算法单元输出的正余弦序列相乘，交叉输出进入两个加/减法器，两个乘法器输出结果的四舍五入运算通过对加/减法器的进位和借位来实现。

本实施例的数字逻辑部分采用Verilog硬件描述语言进行设计，选用ALTERA公司的Stratix Ⅲ系列的EP3SL50F484C2器件进行综合实现。32位相位累加器采用四级流水线来实现，20位相位调制模块采用两级流水线实现，幅度补偿算法相关的乘法器也采用流水线设计以提高硬件电路的时钟速率，在DDS芯片设计中可以采用单比特流水线来实现时钟速率的最大化，整个ROM查询表容量仅为2816Bits(2⁸×11Bits)。

应用Quartus Ⅱ7.2集成开发软件综合后进行时序仿真，时钟速率达445MHz，提取综合后仿真得到的正弦序列，应用MATLAB软件进行频谱分析，与没有进行幅度补偿的传统DDS在相同ROM表容量情况下进行比较分析(系统时钟f_c＝100MHz，输出频率f_o＝16MHz，N＝32，P＝20，A＝8，B＝10，D＝14。)，如图4所示，经过幅度补偿SFDR改善了40dB，10位相位查询地址经幅度补偿运算后SFDR达到了-100dBc，传统的DDS至少需要16位的相位查询地址，该正交DDS的等效ROM压缩比达到了326∶1。

本发明对DDS芯片设计以数控振荡器设计具有重要的指导意义，是一种有效的正交低杂散信号产生技术。本领域技术人员可以根据不同的设计要求在不偏离本发明权利要求所界定的范围内进行增补、改进，因此，本发明是广泛的。

Claims (3)

1.一种正交低杂散直接数字频率合成器，包括相位累加器、相位调制器、正余弦查询表、数模转换器和低通滤波器，相位累加器将输入的频率控制字进行累加产生相位值截断，经相位调制模块调制后查询正余弦查询表，把相位值转换为幅度值，由数模转换器转换成模拟正余弦信号，再经低通滤波器滤除毛刺噪声输出；其特征在于：

增加幅度延时控制模块来调整输出正余弦信号由于后续模拟电路带来的幅相不一致性；

用正余弦查询表及幅度补偿单元代替正余弦查询表，用于实现经相位调制后的相位值到正余弦幅度值的转换，经转换的正余弦信号采用正交两路输出，所述正余弦查询表及幅度补偿单元包括对称性压缩算法单元、正弦-相位差算法单元和幅度补偿算法单元三部分，

所述对称性压缩算法单元，利用正余弦函数的对称性来压缩ROM表容量，只存储π/2弧度的采样值，从而将ROM表的容量压缩为原来的1/4，并控制P位相位地址的最高两位输出正余弦信号的符号；

所述正弦-相位差算法单元，利用正弦-相位差法对ROM查询表的位宽进行压缩，只存储正弦和余弦在π/4弧度范围内的采样值，将ROM表中存储的波形幅度压缩2个比特，硬件电路中用加法器将查询结果与相应的相位地址相加来得到正确波形，相位地址的次次高位控制查询相位地址的取反运算，并且控制两个2:1MUX电路来选择正确的正余弦信号波形；

所述幅度补偿算法单元，综合考虑相位截断误差序列ξ_P(n)和幅度量化误差序列ξ_A(n)的影响，采用幅度补偿算法对对正弦-相位差算法单元输出的正余弦序列进行幅度补偿运算，以有效抑制相位截断误差带来的杂散分量，最终得到需要的正余弦输出序列。

2.根据权利要求1所述的一种正交低杂散直接数字频率合成器，其特征在于：所述相位累加器的位数N为32位，相位控制字K经相位累加并截断取高P＝20位进入相位调制模块进行相位调制，经相位调制后的高P位相位地址进入正余弦查询表及幅度补偿单元进行相位幅度变换，产生宽度D＝14的正余弦幅度序列经幅度延时控制单元、数模转换器和低通滤波器转换成模拟的正交信号输出。

3.根据权利要求1所述的一种正交低杂散直接数字频率合成器，其特征在于：

根据数模转换器的分辨率，应用MATLAB软件优化仿真来确定相位截断后的位数，截断后用于ROM表查询的位数和用于幅度补偿运算的位数，以及补偿过程中相关信号和运算结果的近似取值，以最小的硬件资源实现最优的信号指标，并且硬件实现中采用多级流水线，从而最大程度的提高时钟速率。

Images