CN103873160B - 一种改善数字相位调制的相位跳变的方法及装置 - Google Patents

Abstract

本发明涉及测试测量技术领域，尤其涉及一种改善数字相位调制的相位跳变的方法及装置，其中装置包括串并转换器，用于将待调制的二进制序列基带码元进行调制，生成调制码元；启动单元，当调制码元变化时发出相位跳变信号；调制相位字产生单元，用于根据所述相位跳变信号，利用一连续函数产生在过渡区时间τ内的调制相位字；信号发生器，用于根据该调制相位字生成相位连续变化的载波。通过本发明实施例的方法及装置，通过调制所需的相位转移，过渡区又保证了相位转移是连续的、平滑的，从而改善了现有技术的相位跳变，大大抑制了相位跳变所产生的谐波分量。

Description

一种改善数字相位调制的相位跳变的方法及装置

技术领域

本发明涉及测试测量技术领域，尤其涉及一种改善数字相位调制的相位跳变的方法及装置。

背景技术

函数信号发生器不仅能够产生标准函数波形，还能产生各种调制类型的调制信号，包括模拟调制信号和数字调制信号，其中数字调制又分为相移键控（又称数字相位调制）、频移键控、幅度键控。在数字相位调制中，正交相移键控（Quadrature Phase ShiftKeying，QPSK）因其频谱利用率高、抗干扰性强而广泛应用于通信系统的测试测量中。在QPSK调制方案中，使用相位距离90°的四个相位之间的相移（或者说，相位跳变），来调制基带码元。

现有技术如图1所示，通常采用调相法产生QPSK调制信号，文献（基于FPGA的QPSK调制器设计与实现，北京工商大学学报，第23卷，第1期，2005年1月，作者：郭培源、李焕杰）描述了这种方法，在图1中串并转换器101将输入的二进制序列的基带码元依次分为两个并列的双极性序列。设两个序列中的二进制数字分别为a_m和b_m,每对成为一个双比特码元。正交载波产生器102输出两个正交载波。双极性的a_m和b_m脉冲通过两个乘法器103、104分别对同相载波及正交载波进行二相调制,得到两路调制的矢量。相加电路105将两路输出相加,即得到QPSK调制信号y_m(t)。

图1现有技术产生的QPSK调制信号可表示为：

y_m(t)=a_m*cosωt+b_m*sinωt （公式1）

其中m表示第m个码元，时间长度从mT_b到(m+1)T_b（T_b为码元宽度）。

利用三角函数关系对公式1进行变换可得：

y_m(t)=c_m*cos(ωt+θ_m) （公式2）

其中，θ_m=arctan(a_m/b_m)。c_m和θ_m分别表示QPSK调制信号在一个码元区间内的振幅和相角的大小。从公式2可以看出，在基带码元变化时，QPSK调制信号存在相位跳变。

图2a举例说明现有技术产生的QPSK调制信号所存在的相位跳变。横轴是时间t，纵轴是幅度y_m(t)。在虚线处，基带码元发生变化，于是载波的相位跳变了90°，幅度从Y1直接跳到Y2。图2b是QPSK调制的星座图，可以看到，QPSK调制信号存在最大180°的相位跳变。相位跳变的存在会增大调制信号的谐波分量，使频带展宽，对相邻频率的信道形成干扰，进而影响测试测量的效果。

发明内容

本发明实施例为了解决现有技术中一种改善数字相位调制的相位跳变的方法及装置，用于解决现有技术中相位跳变产生的谐波分量对相邻频率的信道形成干扰，进而影响测试测量效果的问题。

本发明实施例提供了一种改善数字相位调制的相位跳变的方法，包括，

将待调制的二进制序列基带码元进行调制，生成调制码元；

当调制码元变化时发出相位跳变信号；

根据所述相位跳变信号，利用一连续函数产生在过渡区时间τ内的调制相位字；

根据该调制相位字生成相位连续变化的载波。

根据本发明实施例提供的改善数字相位调制的相位跳变方法的一个进一步的方面，所述过渡区时间τ由用户设定，为小于一个码元时间的值。

根据本发明实施例提供的改善数字相位调制的相位跳变方法的再一个进一步的方面，所述连续函数满足使得载波的相位从所述相位跳变之前的相位平滑过渡到相位跳变之后的相位。

根据本发明实施例提供的改善数字相位调制的相位跳变方法的另一个进一步的方面，所述连续函数为：

其中τ为过渡区时间，A_trans为过渡系数，T_b为码元时间；

其中所述过渡区时间由用户设定，为小于一个码元时间的值，所述过渡系数利用如下公式进行计算，

A_trans=2^M*Δθ/（2^N-1*360°），其中N是码元位宽，2^M是一个周期的载波采样点的个数，Δθ是由基带码元所决定的相位差。

根据本发明实施例提供的改善数字相位调制的相位跳变方法的另一个进一步的方面，利用一连续函数产生在过渡区时间τ内的调制相位字中进一步包括，将所述连续函数s（t）和上一码元时刻的调制相位字θ_m相加，构成下一码元时刻的调制相位字θ_m+1。

本发明实施例还提供了一种改善数字相位调制的相位跳变装置，包括，

串并转换器，启动单元，调制相位字产生单元，信号发生器；

所述串并转换器，用于将待调制的二进制序列基带码元进行调制，生成调制码元；

所述启动单元，当调制码元变化时发出相位跳变信号；

所述调制相位字产生单元，用于根据所述相位跳变信号，利用一连续函数产生在过渡区时间τ内的调制相位字；

所述信号发生器，用于根据该调制相位字生成相位连续变化的载波。

根据本发明实施例所述改善数字相位调制的相位跳变装置的一个进一步的方面，所述启动单元为一码元比较器，利用前后调制码元变化，判断出是否发生相位跳变。

根据本发明实施例所述改善数字相位调制的相位跳变装置的再一个进一步的方面，所述调制相位字产生单元所利用的连续函数满足使得载波的相位从所述相位跳变之前的相位平滑过渡到相位跳变之后的相位。

根据本发明实施例所述改善数字相位调制的相位跳变装置的另一个进一步的方面，所述调制相位字产生单元，进一步包括，过渡区累加器，码元减法器，过渡系数存储器，过渡区乘法器，相位寄存器，过渡区加法器，其中：

所述过渡区累加器，用于接收相位跳变信号和过渡时间控制字，根据所述相位跳变信号开始对所述过渡时间控制字的累加，将累加结果传送给过渡区乘法器，当累加溢出时向所述过渡区乘法器发送0，并向所述相位寄存器发送锁存信号；

所述码元减法器，用于将前后调制码元时刻的调制码元相减，将调制码元的差值作为读地址发送给过渡系数存储器；

所述过渡系数存储器，用于根据所述读地址将存储的过渡系数A_trans发送给所述过渡区乘法器；

所述过渡区乘法器，用于将累加结果和所述过渡系数相乘，实现连续函数其中τ为过渡区时间，A_trans为过渡系数，T_b为码元时间，所述过渡区时间由用户设定，为小于一个码元时间的值，所述过渡系数利用如下公式进行计算，A_trans=2^M*Δθ/（2^N-1*360°），其中N是码元位宽，2^M是一个周期的载波采样点的个数，Δθ是由基带码元所决定的相位差；

所述相位寄存器，用于根据锁存信号锁存上一时刻的调制相位字θ_m；

所述过渡区加法器，用于根据接收到的连续函数s（t）和θ_m，实现θ_m与s(t)的相加，得到下一码元时刻的调制相位字θ_m+1。

根据本发明实施例所述改善数字相位调制的相位跳变装置的另一个进一步的方面，所述信号发生器进一步包括，相位累加器，相位加法器，载波波形存储器；

所述相位累加器，用于根据频率控制字进行相位累加，将作为累加结果的相码发送给相位加法器；

所述相位加法器，用于将接收到的相码和接收到的调制相位字相加，得到的二者之和作为所述载波波形存储器的读地址，该读地址决定了载波相位的变化；

所述载波波形存储器，在该载波波形存储器中存储着载波波表样点，根据所述读地址输出相应数字形式的载波波表样点。

根据本发明实施例所述改善数字相位调制的相位跳变装置的另一个进一步的方面，所述串并转换器，启动单元，调制相位字产生单元和信号发生器均由FPGA中的可编程部件构成，或者由CPLD中的部件编辑构成，或者由电路元器件组合构成。

通过本发明实施例的方法及装置，通过调制所需的相位转移，过渡区又保证了相位转移是连续的、平滑的，从而改善了现有技术的相位跳变，大大抑制了相位跳变所产生的谐波分量；本发明的调制方案的灵活性好，过渡区的过渡时间、过渡系数、载波频率、载波形状都可由处理器修；本发明将相位连续的QPSK调制功能主要由FPGA，或者复杂可编程逻辑器件（CPLD），或者还可以通过电路元器件实现，只配以数模转换器和一些简单的模拟电路，因此具有集成度高、容易升级、实现时间短、维护简单、成本低的优点；不仅是QPSK调制，本发明稍加变化即可用于产生其它数字相位调制信号，包括16PSK、DQPSK、BPSK、OQPSK等等，改善数字相位调制的相位跳变，抑制谐波分量。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1为现有技术中采用调相法产生QPSK调制信号的结构示意图；

图2a是现有技术中QPSK调制信号所存在的相位跳变；

图2b是现有技术中QPSK调制的星座图；

图3为本发明实施例提供的一种改善数字相位调制的相位跳变方法的流程图；

图4所示为本发明实施例一种改善数字相位调制的相位跳变装置的结构示意图；

图5所示为本发明实施例一种使用FPGA实现改善正交相移键控数字相位调制的相位跳变装置的结构示意图；

图6a所示为本发明实施例载波相位转移示意图；

图6b所示为本发明实施例载波相位跳变示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明实施例做进一步详细说明。在此，本发明的示意性实施例及其说明用于解释本发明，但并不作为对本发明的限定。

如图3为本发明实施例提供的一种改善数字相位调制的相位跳变方法的流程图。

包括步骤301，将待调制的二进制序列基带码元进行调制，生成调制码元。

其中作为一个实施例，可以将二进制序列基带码元调制为2比特位宽的并行数据，该并行数据即为调制码元。

步骤302，当调制码元变化时发出相位跳变信号。

其中可以利用前后调制码元变化，判断出是否发生相位跳变。

步骤303，根据所述相位跳变信号，利用一连续函数产生在过渡区时间τ内的调制相位字。

其中，所述过渡区时间τ可以由用户设定，通常为小于一个码元时间的值。

所述连续函数满足使得载波的相位从所述相位跳变之前的相位平滑过渡到相位跳变之后的相位，可以采用连续的曲线函数或者线性函数。

所述连续函数在一个实施例中可能为s(t)称为连续函数，s(t)在一个码元时间T_b内的表达式为，

其中τ为过渡区时间，A_trans为过渡系数，所述过渡区时间可以由用户预先定义，通常为小于一个码元时间的值，所述过渡系数可以利用如下公式进行计算，

A_trans=2^M*Δθ/（2^N-1*360°），其中N是码元位宽，2^M是一个周期的载波采样点的个数，Δθ是由基带码元所决定的相位差，也就是相位变化量载波的相位在相邻基带码元处是瞬时跳变的，对于QPSK，Δθ可能的值为0°、±90°、180°。

上述连续函数只是举例之一，并不应当理解为限制本发明保护范围的限定条件，而且过渡系数也是一个具体的例子，也不应当理解为限制本发明保护范围的限定条件。

进一步的，将所述连续函数s（t）和上一码元时刻的调制相位字θ_m相加，构成下一码元时刻的调制相位字θ_m+1。

步骤304，根据该调制相位字生成相位连续变化的载波。

通过上述实施例，通过调制所需的相位转移，过渡区又保证了相位转移是连续的、平滑的，从而改善了现有技术的相位跳变，大大抑制了相位跳变所产生的谐波分量；本发明的调制方案的灵活性好，过渡区的过渡时间、过渡系数、载波频率、载波形状都可由处理器修；本发明将相位连续的QPSK调制功能主要由FPGA，或者复杂可编程逻辑器件（CPLD），或者还可以通过电路元器件实现，只配以数模转换器和一些简单的模拟电路，因此具有集成度高、容易升级、实现时间短、维护简单、成本低的优点；不仅是QPSK调制，本发明稍加变化即可用于产生其它数字相位调制信号，包括16PSK、DQPSK、BPSK、OQPSK等等，改善数字相位调制的相位跳变，抑制谐波分量。

如图4所示为本发明实施例一种改善数字相位调制的相位跳变装置的结构示意图。

包括串并转换器401，启动单元402，调制相位字产生单元403，信号发生器404。

其中，所述串并转换器401，用于将待调制的二进制序列基带码元进行调制，生成调制码元。

所述启动单元402，当调制码元变化时发出相位跳变信号。

所述调制相位字产生单元403，用于根据所述相位跳变信号，利用一连续函数产生在过渡区时间τ内的调制相位字。

所述信号发生器404，用于根据该调制相位字生成相位连续变化的载波。

所述启动单元402为一码元比较器，利用前后调制码元变化，判断出是否发生相位跳变。

所述调制相位字产生单元403，进一步包括，过渡区累加器4031，码元减法器4032，过渡系数存储器4033，过渡区乘法器4034，相位寄存器4035，过渡区加法器4036，其中：

所述过渡区累加器4031，用于接收相位跳变信号和过渡时间控制字，根据所述相位跳变信号开始对所述过渡时间控制字的累加，将累加结果t传送给过渡区乘法器4034，当累加溢出时向所述过渡区乘法器4034发送0，并向所述相位寄存器4035发送锁存信号。

所述码元减法器4032，用于将前后调制码元时刻的调制码元相减，将调制码元的差值作为读地址发送给过渡系数存储器4033。

所述过渡系数存储器4033，用于根据所述读地址将存储的过渡系数A_trans发送给所述过渡区乘法器4034。

所述过渡区乘法器4034，用于将累加结果和所述过渡系数相乘，实现连续函数其中τ为过渡区时间，A_trans为过渡系数所述过渡区时间可以由用户预先定义，通常为小于一个码元时间的值，所述过渡系数利用如下公式进行计算，A_trans=2^M*Δθ/（2^N-1*360°），其中N是码元位宽，2^M是一个周期的载波采样点的个数，Δθ是由基带码元所决定的相位差，也就是相位变化量载波的相位在相邻基带码元处是瞬时跳变的，对于QPSK，Δθ可能的值为0°、±90°、180°，所述过渡系数可以由CPU计算后通过接口存储于所述过渡系数存储器4033，或者还可以由具有数据处理功能的芯片或者模块进行计算后存储于所述多度系数存储器4033。

所述相位寄存器4035，用于根据锁存信号锁存上一时刻的调制相位字θ_m。

所述过渡区加法器4036，用于根据接收到的连续函数s（t）和θ_m，实现θ_m与s(t)的相加，得到下一码元时刻的调制相位字θ_m+1。

所述信号发生器404进一步包括，相位累加器4041，相位加法器4042，载波波形存储器4043。

所述相位累加器4041，用于根据频率控制字进行相位累加，将作为累加结果的相码发送给相位加法器4042。

所述相位加法器4042，用于将接收到的相码和接收到的调制相位字相加，得到的二者之和作为所述载波波形存储器4043的读地址，该读地址决定了载波相位的变化，也就是说，基带码元通过调制相位字控制了载波相位的变化。

所述载波波形存储器4043，用于根据所述读地址输出数字形式的载波，在该载波波形存储器4043中存储着载波波表样点，根据所述读地址输出相应的载波波表样点，也就是输出了数字形式的载波。

上述串并转换器401，启动单元402，调制相位字产生单元403，信号发生器404均可以由FPGA中的可编程部件构成，或者还可以由CPLD中的部件编辑构成，或者还可以由电路元器件组合构成。

所述过渡区累加器4031，码元减法器4032，过渡系数存储器4033，过渡区乘法器4034，相位寄存器4035，过渡区加法器4036只是实现了本发明实施例中的一种连续函数和相应的调制相位字，并不应理解为限制本发明硬件电路实现其它形式的连续函数和调制相位字。

通过上述实施例，通过调制所需的相位转移，过渡区又保证了相位转移是连续的、平滑的，从而改善了现有技术的相位跳变，大大抑制了相位跳变所产生的谐波分量；本发明的调制方案的灵活性好，过渡区的过渡时间、过渡系数、载波频率、载波形状都可由处理器修；本发明将相位连续的QPSK调制功能主要由FPGA，或者复杂可编程逻辑器件（CPLD），或者还可以通过电路元器件实现，只配以数模转换器和一些简单的模拟电路，因此具有集成度高、容易升级、实现时间短、维护简单、成本低的优点；不仅是QPSK调制，本发明稍加变化即可用于产生其它数字相位调制信号，包括16PSK、DQPSK、BPSK、OQPSK等等，改善数字相位调制的相位跳变，抑制谐波分量。

如图5所示为本发明实施例一种使用FPGA实现改善正交相移键控数字相位调制的相位跳变装置的结构示意图。

在本例中FPGA将待调制的基带码元调制为数字形式的QPSK调制信号，在FPGA内部实现串并转换器501、码元比较器502、码元减法器503、过渡系数存储器505、过渡区累加器504、过渡区乘法器506、相位寄存器507、过渡区加法器508，以及相位累加器511、相位加法器512、载波波形存储器513。

通过串并转换器501、码元比较器502、码元减法器503、过渡系数存储器505、过渡区累加器504、过渡区乘法器506、相位寄存器507、过渡区加法器508将待调制的基带码元转换为调制相位字；其次，相位累加器511、载波波形存储器513组成基于DDS（直接频率合成）技术的信号发生器，其中还加入了相位加法器512，使得基带码元通过调制相位字控制了513所输出载波的相位。

具体说，待调制的二进制序列形式的基带码元送入串并转换器501；501输出端接码元比较器502、码元减法器503；码元比较器502输出端接过渡区累加器504；码元减法器503输出端接过渡系数存储器505；过渡系数存储器505和过渡区累加器504的一路输出送入过渡区乘法器506，过渡区累加器504的另一路输出给相位寄存器507；过渡区乘法器506和相位寄存器507输出给过渡区加法器508，过渡区加法器508产生的调制相位字，不仅反馈给相位寄存器507，还送给相位加法器512。相位累加器511对频率控制字进行累加，产生的相码也送给相位加法器512；相位加法器512的输出作为读地址给载波波形存储器513，从载波波形存储器513读出的载波数据送给FPGA外部的数模转换器521；数模转换器521完成数模转换后，输出给模拟电路522最终输出模拟形式的波形连续的QPSK调制信号。

公式2给出了第m个码元区间内的QPSK调制信号y_m(t)，则第m+1个码元区间内QPSK调制信号可表示为：

y_m+1(t)=c_m+1*cos(ωt+θ_m+1) （公式3）

其中，c_m+1和θ_m+1分别表示QPSK调制信号在第m+1个码元区间内的振幅和相角的大小。因为QPSK调制属于恒包络调制，振幅的大小不变，因此只需考虑相角的变化，有：

θ_m+1=θ_m+Δθ （公式4）

其中Δθ是由基带码元所决定的相位差，也就是相位变化量。在现有技术中，载波的相位在相邻基带码元处是瞬时跳变的，对于QPSK，Δθ可能的值为0°、±90°、180°；但本发明在相邻码元处设置一个过渡区，在过渡区区间内，相位从θ_m平滑的、连续的渐变到θ_m+1，因此有

θ_m+1=θ_m+s(t) （公式5）

其中s(t)称为连续函数，s(t)在一个码元时间T_b内的表达式为

（公式6）

τ为过渡区时间，A_trans为过渡系数。s(t)的取值范围为是[0，Δθ]，于是运用公式5、公式6正好可以使得过渡区内完成Δθ的变化量，即从θ_m到θ_m+1的变化是在过渡区内渐变的。在过渡区结束后，QPSK调制信号的相位已经达到θ_m+1。因此，本发明既满足了QPSK调制方式的相位转移的要求，又实现了用相位连续变化代替跳变的目的。

在图5中，过渡区时间τ由过渡区累加器504根据过渡时间控制字504进行累加实现；A_trans值则从过渡系数存储器505中取出，该值由处理器或者FPGA中的数据处理部件计算得出，具体的计算过程如后所述；过渡区乘法器506实现连续函数S（t），即实现公式6；相位寄存器507锁存前一码元时刻的相位θ_m；过渡区加法器508实现将前一码元时刻的相位θ_m和S（t）的和，即实现公式5；相位加法器512，将相位累加器511输出相位累加结果（相码）和调制相位字相加作为载波波形存储器513的读地址，也就是使用调制相位字控制了载波波形存储器513的输出，也就是控制了输出载波的相位变化。

为了设置灵活、升级方便，FPGA通过通信总线与处理器（CPU）连接，处理器接口509将处理器配置的信息转换为过渡时间控制字、频率控制字分别送给504、相位累加器511，还可以将过渡系数写入过渡系数存储器505、将一个周期载波波形采样点写入载波波形存储器513。有关处理器接口的内容，得益于FPGA的可编程特性，有多种实现方式，本发明不详细说明。

FPGA的工作时钟由外部时钟T_S提供，时钟（周期为T_S）送给FPGA内部的所有模块。

FPGA将待调制的基带码元调制为数字形式的QPSK调制信号；数模转换器521将FPGA的输出转换为模拟量；模拟电路522进一步处理该模拟量，包括滤波、衰减、放大等。

下面详细描述如何通过串并转换器501、码元比较器502、码元减法器503、过渡系数存储器505、过渡区累加器504、过渡区乘法器506、相位寄存器507、过渡区加法器508将待调制的基带码元转换为调制相位字。

串并转换器501，将待调制的二进制序列基带码元变成2比特位宽的并行数据，称为调制码元，送给码元比较器502、码元减法器503。按照比特顺序，二进制序列基带码元表示为b₁-b₂-b₃-b₄……b_n-1-b_n，则调制码元顺序为（b₁b₂）-（b₃b₄）……（b_n-1b_n）。

码元比较器502，比较前后调制码元时刻的调制码元，按照QPSK调制规则，不同的码元对应不同的相位，调制码元的位宽是2比特，有4种状态：00、01、10、11，分别对应4个相位：0°、90°、180°、270°，为了表述方便，称这4个相位为绝对相位。如果前后调制码元时刻的相邻码元不同，则码元比较器502产生相位跳变信号给过渡区累加器504（此时也就是如图6b中的Y1点），该相位跳变信号是1比特位宽的脉冲形式。

过渡区累加器504，当相位跳变信号到来时，用N比特位宽的计数器进行过渡时间控制字的累加，累加溢出后置零。过渡时间控制字的数据位宽也是N，用K_trans表示，与过渡区时间τ的关系为

K_trans=2^N*T_S/τ （公式7）

其中，T_S为过渡区累加器504的工作时钟周期，处理器按照公式7计算K_trans，其中过渡时间τ可以为用户设定的值。过渡区累加器504将计数器的累加值C_trans送给过渡区乘法器306，累加值C_trans累加的顺序为0-1*K_trans-2*K_trans-……-N_trans*K_trans-0。第一个0表示从0开始累加，最后一个0表示计数器溢出后置零，N_trans等于（2^N/K_trans）的整数值。显然，累加值C_trans的范围是[0，2^N-1]。

过渡区累加器504还在计数器溢出时刻发出一个脉冲形式的锁存信号给相位寄存器507。

码元减法器503，将前后调制码元时刻的调制码元相减，码元差值作为读地址送给过渡系数存储器505。过渡系数存储器505，存储的是由处理器写入的过渡系数A_trans，根据码元减法器503送来的码元差值读出过渡系数A_trans，并送给过渡区乘法器506。

根据图2b所示的QPSK星座图，相位跳变可能的值为0°、±90°、180°，其中-90°等同于270°，过渡系数A_trans的计算方法由下文的计算方法得出。

过渡区乘法器506，完成累加值C_trans与的过渡系数A_trans相乘，乘积送给过渡区加法器508。在过渡区区间内，累加值C_trans在累加；经过过渡区时间后，累加值C_trans置零，因此该乘积实际上就是公式6所述的连续函数s(t)。

过渡区加法器508和相位寄存器507，实现公式5所述的加法，产生调制相位字。在过渡区累加器505的计数器溢出时刻，也就是过渡区时间结束时，相位寄存器507根据锁存信号锁存上一时刻的调制相位字θ_m，过渡区加法器508则实现θ_m与s(t)的相加，得到下一码元时刻的调制相位字θ_m+1。

通过上述实施例可以看出，在相位跳变时刻开始到过渡区时间τ结束之间本发明实施例采用了一种连续函数输出连续的调制相位字的方式实现了输出载波波形连续的目的，该连续函数可以为本实施例中的函数，也可以为其它连续的函数，只要是使得载波的相位从相位跳变之前的相位到相位跳变之后的相位之间平滑的过渡，可以采用任意的连续函数作为过渡区域所用，使得调制信号的相位连续变化。

下面详细描述如何利用调节相位字来改变载波相位，在本实施例中通过相位累加器511，相位加法器512，载波波形存储器513来改变载波相位，具体的：

相位累加器511和载波波形存储器513组成基于DDS（直接频率合成）技术的信号发生器。其中，载波波形存储器513由处理器预先写入一个周期的载波波表样点，载波可以是正弦波、方波、三角波等等；相位累加器511在时钟T_S下，对频率控制字进行累加，累加值作为相码。若相码直接输出给载波波形存储器513，后者以此作为读地址读出所存储的载波波表样点，于是就输出了数字形式的载波。其中，频率控制字决定了载波的频率。

在本发明实施例中在相位累加器511与载波波形存储器513之间增加了相位加法器512。相位加法器512将相码与过渡区加法器508所输出的调制相位字相加，二者之和作为载波波形存储器513的读地址。读地址决定了载波相位的变化，也就是说，基带码元通过调制相位字控制了载波相位的变化。

如图6a所示为本发明实施例载波相位转移示意图，在该图中用一个圆表示一个周期的载波的读地址。在调制码元变化时刻前，读地址位于P1点时，读出P1地址所对应的载波数据Y1，如图6b所示为本发明实施例载波相位跳变示意图，在该图6b中以正弦波作为载波；在调制码元变化时刻后，进入过渡区区间，也就是图6b中的τ区间，在此区间内，由于调制相位字是连续变化的，读地址也就连续的、平滑的从P1过渡到P2，相对应的从载波波形存储器513中读出从Y1到Y2的波表样点也是连续的、平滑的。过渡区结束至下一调制码元变化之前，调制相位字保持不变，载波相位保持在公式5所述的θ_m+1。通过调制相位字和相位加法器512，载波波形存储器513输出相位连续的QPSK调制信号。

下面详细描述过渡系数的计算，在本例中相应于采用的连续函数，其过渡系数可以采用如下方式获得：

按照QPSK调制规则，不同的码元对应不同的绝对相位，调制码元的位宽是2比特，与对应的绝对相位θ有如表1所示的关系。

表1QPSK调制码元与绝对相位的关系

调制码元	θ
		00	0°
01	90°
		10	180°
11	270°

码元减法器503将前后调制码元时刻的调制码元相减，根据表1，码元差值与相位变化量的关系如表2。例如调制码元从“01”变化到“10”，前后时刻的码元差值为“01”，按照表2，相位变化量为90°。

表2QPSK调制的码元差值与相位变化量的关系

码元差值	Δθ
		00	0°
01	90°
		10	180°

11

270°

处理器根据公式8：A_trans=2^M*Δθ/（2^N-1*360°） （公式8）

计算QPSK调制的过渡系数A_trans。其中N是过渡区累加器504的计数器位宽，2^N-1是过渡区累加器504输出的累加值的最大值。M是载波波形存储器513的地址位宽，即载波波形存储器的深度是2^M，存储载波一个周期的波表样点个数是2^M。按照表2，有4个Δθ值，处理器按照公式8可分别计算出相对应的过渡系数，并通过处理器接口509按照表2码元差值所标称的地址存放在过渡系数存储器505中，即过渡系数存储505的存储深度是4。根据码元减法器503输出的码元差值，即可读出过渡系数。

通过上述实施例描述了针对于QPSK调制信号，利用FPGA如何实现相位转移连续的方案，在本发明中不仅可以针对于QPSK还可以针对其它的调制信号进行简单的修改，实现相同的目的。

在另一个实施例中还可以针对8PSK调制信号进行相位调制。在本例中，串并转换器501将基带码元转换为3比特位宽的调制码元；码元比较器502的功能不变，只是要对前后调制码元时刻3比特位宽的调制码元作比较；码元减法器503输出的码元差值也变为3比特位宽；最大的变化是过渡系数存储505的存储深度将变为8。

按照8PSK调制规则，调制码元与对应的绝对相位θ有如表3所示的关系。8PSK码元差值与相位变化量的关系如表4。按照表4，有8个Δθ值，处理器按照公式8可分别计算出相对应的过渡系数，并按照表3码元差值所标称的地址存放在过渡系数存储505中，因此过渡系数存储505的存储深度是8。

表38PSK调制码元与绝对相位的关系

调制码元	θ	调制码元	θ
				000	0°	100	180°
001	45°	101	225°
				010	90°	110	270°
011	135°	111	315°

表4 8PSK码元差值与相位变化量的关系

码元差值	Δθ	码元差值	Δθ
				000	0°	100	180°
001	45°	101	225°

010	90°	110	270°
				011	135°	111	315°

由此可以看出，这些变化只体现在软件设计中，总体框架不变，因此本发明只需较小的改动，即可用于8PSK调制。同样，稍加变化也可用其它数字相位调制，包括16PSK、DQPSK、BPSK、OQPSK等等。

通过上述实施例，通过调制所需的相位转移，过渡区又保证了相位转移是连续的、平滑的，从而改善了现有技术的相位跳变，大大抑制了相位跳变所产生的谐波分量；本发明的调制方案的灵活性好，过渡区的过渡时间、过渡系数、载波频率、载波形状都可由处理器修；本发明将相位连续的QPSK调制功能主要由FPGA，或者复杂可编程逻辑器件（CPLD），或者还可以通过电路元器件实现，只配以数模转换器和一些简单的模拟电路，因此具有集成度高、容易升级、实现时间短、维护简单、成本低的优点；不仅是QPSK调制，本发明稍加变化即可用于产生其它数字相位调制信号，包括16PSK、DQPSK、BPSK、OQPSK等等，改善数字相位调制的相位跳变，抑制谐波分量。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种改善数字相位调制的相位跳变的方法，其特征在于包括，

将待调制的二进制序列基带码元进行调制，生成调制码元；

当调制码元变化时发出相位跳变信号；

根据所述相位跳变信号，利用一连续函数产生在过渡区时间τ内的调制相位字；

根据该调制相位字生成相位连续变化的载波；

其中，所述连续函数为：

其中τ为过渡区时间，A_trans为过渡系数，T_b为码元时间；

其中所述过渡区时间由用户设定，为小于一个码元时间的值，所述过渡系数利用如下公式进行计算，

A_trans＝2^M*Δθ/(2^N-1*360°)，其中N是码元位宽，2^M是一个周期的载波采样点的个数，Δθ是由基带码元所决定的相位差。

2.根据权利要求1所述改善数字相位调制的相位跳变的方法，其特征在于，所述过渡区时间τ由用户设定，为小于一个码元时间的值。

3.根据权利要求1所述改善数字相位调制的相位跳变的方法，其特征在于，利用一连续函数产生在过渡区时间τ内的调制相位字中进一步包括，将所述连续函数s(t)和上一码元时刻的调制相位字θ_m相加，构成下一码元时刻的调制相位字θ_m+1。

4.一种改善数字相位调制的相位跳变装置，其特征在于包括，

串并转换器，启动单元，调制相位字产生单元，信号发生器；

所述串并转换器，用于将待调制的二进制序列基带码元进行调制，生成调制码元；

所述启动单元，当调制码元变化时发出相位跳变信号；

所述调制相位字产生单元，用于根据所述相位跳变信号，利用一连续函数产生在过渡区时间τ内的调制相位字；

所述信号发生器，用于根据该调制相位字生成相位连续变化的载波；

其中，所述调制相位字产生单元，进一步包括，过渡区累加器，码元减法器，过渡系数存储器，过渡区乘法器，相位寄存器，过渡区加法器，其中：

所述过渡区累加器，用于接收相位跳变信号和过渡时间控制字，根据所述相位跳变信号开始对所述过渡时间控制字的累加，将累加结果传送给过渡区乘法器，当累加溢出时向所述过渡区乘法器发送0，并向所述相位寄存器发送锁存信号；

所述码元减法器，用于将前后调制码元时刻的调制码元相减，将调制码元的差值作为读地址发送给过渡系数存储器；

所述过渡系数存储器，用于根据所述读地址将存储的过渡系数A_trans发送给所述过渡区乘法器；

所述过渡区乘法器，用于将累加结果和所述过渡系数相乘，实现连续函数其中τ为过渡区时间，A_trans为过渡系数，T_b为码元时间，所述过渡区时间由用户设定，为小于一个码元时间的值，所述过渡系数利用如下公式进行计算，A_trans＝2^M*Δθ/(2^N-1*360°)，其中N是码元位宽，2^M是一个周期的载波采样点的个数，Δθ是由基带码元所决定的相位差；

所述相位寄存器，用于根据锁存信号锁存上一时刻的调制相位字θ_m；

所述过渡区加法器，用于根据接收到的连续函数s(t)和θ_m，实现θ_m与s(t)的相加，得到下一码元时刻的调制相位字θ_m+1。

5.根据权利要求4所述的改善数字相位调制的相位跳变装置，其特征在于，所述启动单元为一码元比较器，利用前后调制码元变化，判断出是否发生相位跳变。

6.根据权利要求4所述的改善数字相位调制的相位跳变装置，其特征在于，所述信号发生器进一步包括，相位累加器，相位加法器，载波波形存储器；

所述相位累加器，用于根据频率控制字进行相位累加，将作为累加结果的相码发送给相位加法器；

所述相位加法器，用于将接收到的相码和接收到的调制相位字相加，得到的二者之和作为所述载波波形存储器的读地址，该读地址决定了载波相位的变化；

所述载波波形存储器，在该载波波形存储器中存储着载波波表样点，根据所述读地址输出相应数字形式的载波波表样点。

7.根据权利要求4所述的改善数字相位调制的相位跳变装置，其特征在于，所述串并转换器，启动单元，调制相位字产生单元和信号发生器均由FPGA中的可编程部件构成，或者由CPLD中的部件编辑构成，或者由电路元器件组合构成。