CN106374918B - 一种基于dsp和fpga的高速数字锁相放大器 - Google Patents

一种基于dsp和fpga的高速数字锁相放大器 Download PDF

Info

Publication number
CN106374918B
CN106374918B CN201610751387.3A CN201610751387A CN106374918B CN 106374918 B CN106374918 B CN 106374918B CN 201610751387 A CN201610751387 A CN 201610751387A CN 106374918 B CN106374918 B CN 106374918B
Authority
CN
China
Prior art keywords
module
signal
frequency
dsp
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610751387.3A
Other languages
English (en)
Other versions
CN106374918A (zh
Inventor
全伟
张晓莉
房建成
李茹杰
段利红
范文峰
姜丽伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201610751387.3A priority Critical patent/CN106374918B/zh
Publication of CN106374918A publication Critical patent/CN106374918A/zh
Application granted granted Critical
Publication of CN106374918B publication Critical patent/CN106374918B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H03L7/0994—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising an accumulator

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

一种基于DSP和FPGA的高速数字锁相放大器，包括参数收发模块、AD转换器、滤波和放大电路、DA转换器、显示模块、基于DSP的正交相敏解调模块、基于FPGA的CORDIC波形发生模块、方波信号生成模块，其中参数收发模块完成PC机对FPGA和DSP的参数配置；CORDIC波形发生模块可以产生与目标信号同频的单位正弦波形，将其送入AD转换器并经过待测对象得到待测信号；同时方波信号生成模块生成两路方波参考信号，与待测信号在正交相敏解调模块中进行正交矢量运算，得到目标信号的幅值及相位；得到的结果通过参数收发模块传递到PC机显示，也可通过显示模块直接显示。本发明和传统锁相放大器相比，调制频率大于参考频率，消除互相关运算中的乘法，采用DSP和FPGA共同实现。

Description

一种基于DSP和FPGA的高速数字锁相放大器
技术领域
本发明涉及信号处理领域，具体涉及一种基于DSP和FPGA的高速数字锁相放大器。
背景技术
锁相放大器相对于其他的微弱信号检测方法，具有更高的稳定性和灵活性。锁相放大器利用信号的相关性来提取信号，相关性检测可以最大限度的压缩带宽，抑制噪声。传统的锁相放大器采用模拟元器件来实现，但这样会引进更多的噪声。目前，数字锁相放大器得到越来越多的应用。
但市面上常见的数字锁相放大器，如SR830、HF2LI等，其参考信号为正弦信号和余弦信号，在进行互相关检测的时候要进行大量的乘法运算，且调制频率必须和参考频率一致，不仅在一定程度上增加了系统的复杂性，还降低了数字锁相放大器的实时检测速度。
发明内容
本发明要解决的技术问题是：克服现有数字锁相放大器的不足，提出一种基于DSP和FPGA的高速数字锁相放大器。
本发明解决上述技术问题采用的技术方案是：一种基于DSP和FPGA的高速数字锁相放大器，包括参数收发模块、DA转换器、滤波和放大电路、AD转换器、显示模块、基于DSP的正交相敏解调模块、基于FPGA的CORDIC波形发生模块和方波信号生成模块，其中参数收发模块收到来自PC机的命令，对DSP和FPGA进行参数配置；CORDIC波形发生模块产生与目标信号同频的正弦波，将其送入DA转换器，再经过待测对象得到待测信号，待测信号经过滤波和放大电路，送入AD转换器，将其产生的离散序列送入基于DSP的正交相敏解调模块；方波信号生成模块将CORDIC波形发生模块产生的正弦波形sin(ω0t)提取奇次谐波产生两路方波参考信号Square(ωt)和Square(ωt+π/2)；依据互相关检测原理，待测信号与这两路方波参考信号分别在正交相敏解调模块中进行载波运算，产生两路载波信号，并分别通过低通滤波器滤除交流分量，保留直流分量，再进行解调运算，得到目标信号的幅值和相位，后直接送入显示模块显示，也可通过参数收发模块送入PC机进行显示。
更进一步的，基于Xilinx公司的Spartan6系列的FPGA和基于TI公司的C6000系列的DSP，使用单位方波信号作为参考信号，即用加法和减法来代替正交矢量运算中的乘法，减轻处理器负担，并使得调制频率远大于参考频率，其中AD转换器的采样频率和调制频率存在以下关系：
fs＝4n×fm，n≥1
其中fs为采样频率，fm为调制信号频率，n为大于等于1的整数；
调制频率和参考频率存在以下关系：
fm＝(2k-1)fr，k≥1
其中fm为调制信号频率，fr为单位方波参考信号频率，k为大于等于1的整数。
本发明的原理是：参考信号为单位方波信号，是由1和-1组成的离散序列，因此在进行载波信号合成时，并不需要使用真正的乘法器，而只需要改变原始信号的符号位就可以，这样使系统的运算量大大降低，从而减轻处理器的负担。调制频率是参考频率的奇次倍，加快了锁相放大器的工作速度，提高了系统的实时检测速度。
本发明与现有技术相比的优点在于：
(1)本发明和传统锁相放大器相比，调制频率不必和参考频率一致，提高了调制频率，加快了锁相放大器的工作速度。
(2)本发明基于DSP和FPGA，充分利用了两者在数字电路设计方面的优势，使用方波信号作为参考信号，且调制频率大于参考频率，提出了一种基于DSP和FPGA的高速锁相放大器。
总之，本发明提出的这种锁相放大器，可以提高锁相放大器的工作速度，且稳定可靠。
附图说明
图1为本发明的结构组成框图，其中，1为参数收发模块，2为基于FPGA的CORDIC波形发生模块，3为DA转换器，4为方波信号生成模块，5为滤波和放大电路，6为AD转换器，7为基于DSP的正交相敏解调模块，8为显示模块；
图2为本发明的CORDIC波形发生模块组成框图，其中，21为相位累加器，22为地址映射器，23为角度转换器，24为延时单元，25为CORDIC处理单元，26为后处理单元；
图3为本发明的方波信号生成模块组成框图，其中，方波信号生成模块的相位累加器31，32为正弦波存储ROM，33为移相90°；
图4为本发明的正交相敏解调模块组成框图。
具体实施方式
下面结合附图以及具体实施方式进一步说明本发明。
如图1所示，本发明一种基于DSP和FPGA的高速数字锁相放大器，包括参数收发模块1、DA转换器3、滤波和放大电路5、AD转换器6、显示模块8、基于DSP的正交相敏解调模块7、基于FPGA的CORDIC波形发生模块2和方波信号生成模块4，其中参数收发模块1完成PC机对FPGA及DSP的参数配置；CORDIC波形发生模块2可以产生与目标信号同频的正弦波形，将其送入AD转换器并经过待测对象得到待测信号；同时，对CORDIC波形发生模块2产生的正弦波sin(ω0t)提取奇次谐波进行处理，得到两路方波参考信号Square(ωt)和Square(ωt+π/2)；待测信号与两路方波信号在基于DSP的正交相敏解调模块7中进行相关运算，生成两路载波信号，这两路信号分别通过低通滤波器进行滤波处理后，进行解调运算，得到目标信号的幅值及相位；得到的结果通过参数收发模块1传递到PC机显示，也可通过显示模块8直接显示。
如图2所示为CORDIC波形发生模块的组成框图，整个电路是由相位累加器21、地址映射器22、角度转换器23、延时单元24、CORDIC处理单元25、以及后处理单元26构成。把相位累加器21的输出作为LUT的地址，LUT内存储的是与地址一一对应的正弦函数值；获得匹配的地址，通过角度转换器23将其转换为相应的角度，这就完成了相位索引到角度的转换，将转换结果送给CORDIC处理器25；最后根据地址映射器22给出的控制信号对CORDIC处理器25的输出结果进行调整。其中频率控制字μ、LUT深度N、采样频率fs和输出频率fd之间的关系为：
改变μ即可改变输出频率。
如图3所示为方波信号生成模块组成框图，由于方波信号是：
是由正弦波的奇次谐波组成，方波信号生成模块的相位累加器31的输出实际上就是正弦波存储ROM2的地址值，查表后输出方波Square(ωt)，经过移相90°，生成square(ωt+π/2)。
如图4所示为正交相敏解调模块，基于TI公司的C6000系列的DSP，S1(n)和S2(n)是由1和-1组成的序列，X(n)是待测信号经过AD转换器后生成的离散序列，X(n)和S1(n)和S2(n)分别合成两路信号，这两路信号分别通过低通滤波器进行滤波处理后，进行解调运算，得到目标信号的幅值及相位。
本发明说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (1)

1.一种基于DSP和FPGA的高速数字锁相放大器，其特征在于：包括参数收发模块(1)、DA转换器(3)、滤波和放大电路(5)、AD转换器(6)、显示模块(8)、基于DSP的正交相敏解调模块(7)、基于FPGA的CORDIC波形发生模块(2)和方波信号生成模块(4)，其中参数收发模块(1)收到来自PC机的命令，对DSP和FPGA进行参数配置；CORDIC波形发生模块产生与目标信号同频的正弦波，将其送入DA转换器(3)，再经过待测对象得到待测信号，待测信号经过滤波和放大电路(5)，送入AD转换器(6)，将其产生的离散序列送入基于DSP的正交相敏解调模块(7)；方波信号生成模块(4)将CORDIC波形发生模块(2)产生的正弦波形sin(ω0t)提取奇次谐波产生两路方波参考信号Square(ωt)和Square(ωt+π/2)；依据互相关检测原理，待测信号与这两路方波参考信号分别在正交相敏解调模块(7)中进行载波运算，产生两路载波信号，并分别通过低通滤波器滤除交流分量，保留直流分量，再进行解调运算，得到目标信号的幅值和相位，后直接送入显示模块(8)显示，也可通过参数收发模块(1)送入PC机进行显示；
基于Xilinx公司的Spartan6系列的FPGA和基于TI公司的C6000系列的DSP，使用单位方波信号作为参考信号，即用加法和减法来代替正交矢量运算中的乘法，减轻处理器负担，并使得调制频率远大于参考频率，其中AD转换器的采样频率和调制频率存在以下关系：
fs＝4n×fm，n≥1
其中fs为采样频率，fm为调制信号频率，n为大于等于1的整数；
调制频率和参考频率存在以下关系：
fm＝(2k-1)fr，k≥1
其中fm为调制信号频率，fr为单位方波参考信号频率，k为大于等于1的整数。
CN201610751387.3A 2016-08-29 2016-08-29 一种基于dsp和fpga的高速数字锁相放大器 Active CN106374918B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610751387.3A CN106374918B (zh) 2016-08-29 2016-08-29 一种基于dsp和fpga的高速数字锁相放大器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610751387.3A CN106374918B (zh) 2016-08-29 2016-08-29 一种基于dsp和fpga的高速数字锁相放大器

Publications (2)

Publication Number Publication Date
CN106374918A CN106374918A (zh) 2017-02-01
CN106374918B true CN106374918B (zh) 2019-06-21

Family

ID=57903085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610751387.3A Active CN106374918B (zh) 2016-08-29 2016-08-29 一种基于dsp和fpga的高速数字锁相放大器

Country Status (1)

Country Link
CN (1) CN106374918B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107063080B (zh) * 2017-03-23 2019-09-10 天津大学 用于正弦相位调制的锁相检测方法及装置
CN107765085A (zh) * 2017-11-15 2018-03-06 西北师范大学 一种信号检测装置及方法
CN108288956A (zh) * 2017-12-29 2018-07-17 河南北瑞电子科技有限公司 一种基于dsp的数字锁定放大器
CN112346381B (zh) * 2020-10-29 2022-07-08 中国石油化工集团有限公司 一种基于fpga的数字相敏检波方法及系统
CN113280729A (zh) * 2021-05-26 2021-08-20 桂林电子科技大学 一种双频激光干涉测量信号解调的前处理装置和方法
CN115600533A (zh) * 2022-09-07 2023-01-13 中山大学（Cn） 一种高层次综合的锁相放大处理方法、系统、装置及介质
CN115685355B (zh) * 2022-11-01 2024-02-27 中国科学院地质与地球物理研究所 用于随钻方位电磁波电阻率仪器的幅相提取方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626220A (zh) * 2009-08-03 2010-01-13 浙江大学 一种基于cordic算法的数字锁相放大器
TW201023830A (en) * 2008-12-19 2010-07-01 Fang-Ming You Impedance image enhancing system
CN102045036A (zh) * 2011-01-27 2011-05-04 中山大学 一种数字锁相放大器
CN102122456A (zh) * 2011-02-24 2011-07-13 中山大学 一种用于教学实验的数字锁相放大实验装置
CN102403969A (zh) * 2011-11-03 2012-04-04 北京交通大学 一种锁相放大器及用于该锁相放大器的信号解调方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201023830A (en) * 2008-12-19 2010-07-01 Fang-Ming You Impedance image enhancing system
CN101626220A (zh) * 2009-08-03 2010-01-13 浙江大学 一种基于cordic算法的数字锁相放大器
CN102045036A (zh) * 2011-01-27 2011-05-04 中山大学 一种数字锁相放大器
CN102122456A (zh) * 2011-02-24 2011-07-13 中山大学 一种用于教学实验的数字锁相放大实验装置
CN102403969A (zh) * 2011-11-03 2012-04-04 北京交通大学 一种锁相放大器及用于该锁相放大器的信号解调方法

Also Published As

Publication number Publication date
CN106374918A (zh) 2017-02-01

Similar Documents

Publication Publication Date Title
CN106374918B (zh) 一种基于dsp和fpga的高速数字锁相放大器
CN102661754B (zh) 旋转变压器数字转换器
CN104267385B (zh) 具有预失真功能的线性调频信号发生器
AU2014232378B2 (en) Transpositional modulation systems, methods and devices
CN103873160B (zh) 一种改善数字相位调制的相位跳变的方法及装置
CN109765535A (zh) 超高速目标雷达回波的模拟方法及模拟器
CN102723921B (zh) 基于现场可编程门阵列的数字锁相放大实现方法及系统
JP2014126523A (ja) 速度算出装置、速度算出方法及びプログラム
CN111609792B (zh) 一种pgc相位解调法中相位延迟补偿方法
CN107202979A (zh) 相干对数正态分布雷达杂波实时模拟方法及系统
CN105635014B (zh) 基于查表法的cpm调制数字化实现方法及数字化cpm调制模块
JP2764635B2 (ja) 復調装置
CN108983155B (zh) 一种雷达通信一体化波形设计方法
CN101912277A (zh) 一种基于流水线设计的实时数字正交解调的方法与装置
CN108632194B (zh) 用于外差干涉测振系统的信号解调装置和方法
CN102946370B (zh) 一种基于fpga实现fm调频和解调数字逻辑电路的方法
CN104320207A (zh) 一种矢量信号分析装置及方法
CN104266739B (zh) 一种目标振动测量系统及方法、解调装置及解调方法
CN105607091A (zh) 一种改进的基于扩展卡尔曼滤波的载波跟踪环
CN101917372B (zh) 预解调、鉴频和解调方法，及预解调器、鉴频器和解调器
CN105302225B (zh) 一种模拟雷达回波中频信号的产生方法
Kong et al. Efficient FPGA implementation of complex multipliers using the logarithmic number system
CN105391423A (zh) 一种fir滤波器
CN206038937U (zh) 基于dds的危险液体探测仪
CN113612522A (zh) 一种频域偏离的处理方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant