CN101912277A - 一种基于流水线设计的实时数字正交解调的方法与装置 - Google Patents

Abstract

本发明提供一种基于流水线设计的实时数字正交解调的方法与装置，该发放与装置可以应用一路解调电路完成I、Q两路的输出和滤波，将正、余弦信号分时复用成一路信号与RF信号相乘，由此设计出的新装置只需要一个乘法器、一个低通滤波器就可以实现数字正交解调，减少了FPGA中资源的消耗，并且如果选用速度足够快的硬件，该方法与装置还可以用于多波束的正交解调。

Description

一种基于流水线设计的实时数字正交解调的方法与装置

技术领域

本发明提供一种实时数字正交解调的方法与装置，尤其涉及一种基于流水线设计的实时数字正交解调的方法与装置。

背景技术

数字正交解调是全数字超声成像系统，特别是全数字彩色多普勒超声成像系统不可缺少的部分。正交解调后的信号包含两个正交分量I和Q，IQ信号完整的保留了调制信号的幅度信息和相位信息。用IQ信号既可以得到超声回波的幅度信息，也可以利用相位信息获取血流或组织的多普勒频移信息。

在超声成像系统中的数字正交解调是将同步分到两个乘法器的RF信号分别与正弦信号和余弦信号相乘，两个乘法器的输出分别经过一个低通滤波器滤除倍频分量，滤波器输出即为正交解调结果。此装置包括两个乘法器、两个低通滤波器、正余弦参考信号发生器以及滤波参数的存储和控制。

正交解调方案很多，早期是在模拟信号域进行的，在数字技术广泛采用的今天，数字正交解调已经成为主流。数字正交解调也可以有多种实现方式，如Hilbert变换，四分之一采样频率解调和中心频率解调。这三种解调方式中，Hilbert变换计算复杂，也不是线性相位，但是，Hilbert解调不用使用滤波器。一般仿真中倾向于使用Hilbert变换解调。四分之一采样频率解调是一种使用资源最少的解调方式，因为参考载频是采样频率的四分之一，因此参考信号的值只有三种可能，0，1，-1。这样解调过程不需要使用乘法器，只需要根据参考载波的值对输入信号进行赋0，直通或者反相就可以了。中心频率解调采用和输入信号载波的中心频率相同的sin和cos信号对输入进行解调，可以直接得到基带信号，同时可以获得无偏的相位估计。另外，中心频率解调滤波器容易设计，因为是基带信号，频带比较固定，而四分之一采样频率解调由于是混频解调，信号频带会随输入信号中心频率不同而变化。

在现有的专利中，数字正交解调包括RF信号乘参考载波和低通滤波两个环节。RF信号分两路分别和正弦参考载波和余弦参考载波相乘，然后通过低通滤波器滤除二次分量。

目前被广泛使用的数字正交解调，主要是采用两路完全一样的硬件电路得到IQ信号，即将RF信号分别输入两个乘法器与sin和cos相乘，然后各自进行滤波，得到I分量和Q分量，这样至少需要两个乘法器和两个低通滤波器。低通滤波器是比较耗费资源的，比如一个32阶的低通滤波器最少要用16个乘法器。

图1为一个超声成像系统中常见的数字正交解调装置。波束合成输出的RF信号分别放入两个乘法器与正弦值和余弦值相乘，正弦值和余弦值是由正弦函数发生器和余弦函数发生器产生的。乘法器的输出I₁、Q₁进入一低通滤波器，低通滤波器从滤波器参数存储器中读取相应滤波系数对输入信号I₁、Q₁进行滤波，输出即为正交解调结果I、Q。

发明内容

本发明提供一种采用流水线设计的数字正交解调的方法与装置，该装置应用一路解调电路完成I、Q两路的输出和滤波，将正、余弦信号分时复用成一路信号与RF信号相乘，由此设计出的新装置只需要一个乘法器、一个低通滤波器就可以实现数字正交解调，减少了FPGA中资源的消耗，并且如果选用速度足够快的硬件，该装置还可以用于多波束的正交解调。

本发明为解决上述技术问题所采用的技术方案为：

一种基于流水线设计的实时数字正交解调的方法，其包括以下步骤：

A.产生正、余弦参考信号；

B.将正、余弦参考信号分时复用成一路信号输出；

C.将RF信号与分时复用的正余弦信号相乘；

D.产生滤波器系数并控制其输出；

E.应用相应的滤波器系数对C步骤中相乘后的信号进行滤波；

F.求模处理并输出信号。

所述A步骤中用两个存储器分别存储正弦表和余弦表，通过改变两个存储器读地址的步长得到不同频率下的正、余弦函数，所述步长等于1024*4*中心频率/系统的采样频率。

所述的正弦表存储器和余弦表存储器中只存储1/4周期的数值，在读地址的高位扩展两位作为象限的区分，用一个计数器按照步长对两个存储器的读地址计数，读地址的最高两位与象限以及正、余弦值符号的对应关系为：

00：第一象限，正弦值为正，余弦值为正；

01：第二象限，正弦值为正，余弦值为负；

10：第三象限，正弦值为负，余弦值为负；

11：第四象限，正弦值为负，余弦值为正。

所述E步骤中的滤波方式采用的是有限冲激响应数字滤波器的窗函数设计法，根据海明窗法的滤波器系数计算公式如下：

$(0.75+0.25\cos \left(\frac{2\mathrm{n\π}}{N-1}\right))\·\frac{1}{\mathrm{n\π}}\·\sin \left({\mathrm{\ω}}_{c}n\right)$

式中：N为滤波器阶数，ω_c为低通滤波器的截止频率，ω_c与抽取因子M的关系为：ω_c≤π/M，

所述D步骤中的滤波器系数在所述E步骤中将输入信号延时2N拍再对称相加，N是滤波器阶数。

本发明求模运算的一种优选方案为：所述F步骤中一方面用滤波器输出的一路IQ数据用一个乘法器进行平方运算，然后再将平方后的结果分成I²、Q²两路信号，并对此两路信号相加开平方即完成求模运算；另一方面将滤波器输出的一路IQ数据分成I、Q两路，以供后续信号处理。

本发明求模运算的另一种优选方案为：所述F步骤中将滤波器输出的一路IQ数据分成两路I、Q，该两路信号一方面输出做其他处理，一方面通过两个乘法器进行平方运算得到I²、Q²，然后再相加求平方根，从而完成求模运算。在求平方根之后有一低通滤波器。

一种实现以上基于流水线设计的实时数字正交解调的方法的装置，其包括一个乘法器，用于将RF信号与正余弦参考信号相乘；一个滤波器，用于应用相应的滤波器系数对来自乘法器的信号进行滤波；一个正余弦函数发生器，用于产生正、余弦函数；一个多路选择器，用于将正、余弦值分时复用成一路信号输出；一个滤波系数发生器，用于产生和控制滤波器系数的输出，所述乘法器输出端连接所述滤波器输入端，所述正余弦函数发生器输出端连接所述多路选择器输入端，所述多路选择器输出端连接所述乘法器输入端，所述滤波系数发生器输出端连接所述滤波器输入端。

所述正余弦函数发生器中包括分别存储正弦表和余弦表的两个存储器。

在本发明中提出将RF信号在信号处理过程中采用流水线的设计方式，用一路解调电路完成I、Q两路的输出和滤波，只需要一个乘法器和一个低通滤波器就能实现数字正交解调，这样的设计不仅可以将硬件资源减少一倍，如果选用的硬件乘法器速度足够快(乘法器速度达到160MHz)，还可以用于双波束，更使得硬件使用效率提高4倍。

附图说明

图1为现有的数字正交解调装置示意图；

图2为本发明实施例数字正交解调装置的结构框图；

图3为现有的FIR滤波器的结构示意图；

图4为本发明实施例的分时复用的FIR滤波器结构示意图；

图5为本发明实施例的求模处理方案一示意图；

图6为本发明实施例的求模处理方案二示意图；

图7为本发明实施例的求模处理方案三示意图；

图8为本发明实施例按照方法一设计出多波束中两波束情况下的正交解调的结构框图；

图9为本发明实施例两波束的FIR滤波器结构示意图；

图10为本发明实施超声成像系统框图。

具体实施方式

下面根据附图和实施例对本发明作进一步详细说明：

在超声设备中，超声波的中心频率和信号带宽都会沿深度有所变化，所以数字正交解调装置要求支持解调信号的中心频率可变，带宽可变。假设超声回波信号的表达式为：

式中：A(t)——低频信号，其幅值随深度的不同而变化

      ω(t)——回波的频率。

正交解调的过程可以分为以下两步：

1)

2)从1)中的两个表达式可以看出，I₁(t)、Q₁(t)是由两部分信号组成，一是频率在0附近的低频信号，二是频率在2ω(t)附近的高频信号，将I₁(t)、Q₁(t)分别送入低通滤波器，滤除高次谐波分量，假设低通滤波器的单位冲激响应为h(t)，即：

以上得到的I(t)、Q(t)即为正交解调的结果。正交解调将一路信号分成了相互正交的两路信号I和Q，I代表同相(In-phase)分量，Q代表正交(Quadrature)分量，解调出的两路信号保留了原信号的低频调制分量。对I、Q求模，得其结果为A(t)/2，即为原信号的幅度信息，这就是B型超声成像的基础，亦可对I、Q信号进行其他相关处理可以得出血流信息等。

如果按照图1的方式，对RF信号同时采用同样的处理方式进行数字正交解调，会增加硬件资源的利用，所以在本发明中将采用流水线的设计方法来完成数字正交解调，这样便可以减少一个乘法器和一个滤波器，详细见图2。

图2为按照本发明的数字正交解调装置的结构框图。按照本发明的正交解调装置包括：一个乘法器201，用于将RF信号与分时复用的正余弦值相乘；一个低通滤波器202，应用相应的滤波器系数对来自乘法器201的信号进行滤波；一个正余弦函数发生器203，用于产生正、余弦参考信号；一个多路选择器204，用于将正、余弦值分时复用成一路信号输出；一个滤波系数发生器205，用于产生和控制滤波器系数的输出。

下面详细说明本发明正交解调装置中正余弦函数发生器203的正、余弦函数的产生。在正余弦函数发生器203中用两个存储器分别存储正弦表和余弦表，由于sin和cos函数存在奇偶对称特性，所以正弦表存储器和余弦表存储器中只需存储1/4周期的数值即可，通过对两个存储器读地址的控制以及数值符号的处理就能得到完整周期内的正、余弦函数，然后改变两个存储器读地址的步长得到不同频率下的正、余弦函数。假定系统的采样频率为32Mhz，中心频率为3.5Mhz，存储器的大小为1024，读地址位宽为10bit，则对应3.5Mhz频率下的正、余弦函数，其存储器的读地址步长为1024×4×3.5/32，用一个计数器产生存储器的读地址，其计数步长就为前面所计算的值1024×4×3.5/32，以此类推就可以实时生成任意频率的正、余弦函数。

由于两个存储器里存储的是第一象限的正、余弦值，其符号位都为正，如果要得出一个完整周期的正、余弦函数需要对数据的符号位进行正负处理。所以在设计时需要在读地址的高位扩展2位作为象限的区分，用一个计数器按照一定步长对两个存储器的读地址计数，读地址的最高2位(扩展位)与象限以及正、余弦值符号的对应关系为：

00：第一象限，正弦值为正，余弦值为正。

01：第二象限，正弦值为正，余弦值为负。

10：第三象限，正弦值为负，余弦值为负。

11：第四象限，正弦值为负，余弦值为正。

由此可见，根据读地址步长来改变正、余弦函数的频率，根据存储器读地址的最高2位扩展位来判断正、余弦值的符号位，从而可以正确得出一个周期的正、余弦函数。

接着详细说明本发明正交解调装置中的低通滤波器202和滤波系数发生器205的设计原理。在本发明中，滤波器采用的是有限冲激响应(FIR)数字滤波器的窗函数设计法，根据海明窗法的滤波器系数计算公式如下：

$(0.75+0.25\cos \left(\frac{2\mathrm{n\π}}{N-1}\right))\·\frac{1}{\mathrm{n\π}}\·\sin \left({\mathrm{\ω}}_{c}n\right)$ $n=-\frac{N-1}{2}~\frac{N-1}{2}$

式中：N为滤波器阶数，ω_c为低通滤波器的截止频率，ω_c与抽取因子M的关系为：ω_c≤π/M。

在滤波系数发生器205中，先根据各种抽取因子M的值计算出低通滤波器的截止频率ω_c，然后将ω_c代入以上海明窗的滤波器系数计算公式，得出各组滤波器系数，然后按照一定的规则将各组滤波系数存放在滤波系数发生器205的存储器中。系统在工作时，通过判断当前抽取因子M的值来控制存储器的读地址，读取该抽取因子M对应的一组滤波器系数。

若FIR滤波器的阶数为N，N个低通滤波系数具有偶对称性：h(n)＝h(-n)

令：a₀＝h(0.5)、a₁＝h(1.5)、a₂＝h(2.5)、

假设滤波器的阶数N为32，常用的FIR滤波器的结构如图3所示。

由于在本发明中滤波器的输入信号是采用分时复用的结构，在滤波器的设计上不能用以上常规的设计结构来实现滤波，因此在低通滤波器202中，因为输入信号为分时复用，若要完成I信号和Q信号的滤波，需要将输入信号延时2拍再对称相加，才能在前后两个时钟分别完成I信号和Q信号的滤波。假定滤波器的阶数N为32，其滤波器结构设计具体如图4所示。

对从低通滤波器202出来的一路分时复用的IQ数据的求模处理有三种方案。

如图5所示，方案一中一方面用滤波器输出的一路IQ数据用一个乘法器进行平方运算，然后再将平方后的结果分成I²、Q²两路信号，并对此两路信号相加开平方即完成求模运算；另一方面将滤波器输出的一路IQ数据分成I、Q两路，以供后续信号处理。

如图6所示，方案二中将滤波器输出的一路IQ数据分成两路I、Q，该两路信号一方面输出做其他处理，一方面通过两个乘法器进行平方运算得到I²、Q²，然后再相加求平方根，从而完成求模运算。

如图7所示，方案三比方案二多了一个处理环节，在方案二的基础之上，在

之后增加一低通滤波器，此滤波器用于配合再抽样，防止再抽样后频谱混迭造成信号失真。

以上三种方案本质上是一样的，但是结构上略有差异，也各有优缺点。方案一所用乘法器较多，但此方案可以通过验证幅值间接验证IQ两路的正确性。方案二较之方案一所用的乘法器最少，可在黑白超系统中实现包络信号的幅值输出。方案三将低通滤波和防混迭滤波器分开，目的是对幅值信号再抽样不会影响到IQ信号，比较适用于彩超系统。

在以上方案中如果选用速度快的乘法器，还可以实现多波束的数字正交解调，图8为按照方法一设计出多波束中两波束情况下的正交解调的结构框图。在两波束情况下，输入信号X(n)是采用分时复用的数据结构进入乘法器，所以在与正余弦参考载波相乘时乘法器中的以及后面滤波器的工作时钟都比单波束情况下要快1倍，最后输出第一波束I₁、Q₁和第二波束的I₂、Q₂以及求模结果A₁、A₂。

两波束的数字正交解调中的低通滤波器的设计也有别于单波束的情况下，在两波束情况下，回波信号与正余弦信号均采用了分时复用的结构，所以需要将进入低通滤波器的输入信号延时4拍后再对称相加，才能在前后四个时钟内分别完成I₁、Q₁、I₂、Q₂的滤波。假定滤波器的阶数N为32，其滤波器结构设计具体如图9所示。

所以在器件乘法器运算速度的允许下，通过以上方式还可以设计出其他波束下的数字正交解调。

在已有的数字正交解调方案中均采用对RF信号分到两个乘法器中分别与正弦值和余弦值相乘，两路输出信号分别经过低通滤波，形成IQ分量输出。本发明提供的方法和方案完全采用流水线方式工作，IQ信号对乘法器和低通滤波分时复用，较之原有的方案只需要一个乘法器和一个低通滤波器，可以节省一倍的硬件资源，而且本发明在后续求模处理上也比之前的方案少一个乘法器做平方运算。如果选用乘法器速度比较高的FPGA，该方案还可以用于双波束，使得硬件使用效率提高四倍。

图10为一个超声成像系统框图。一个常规的B超成像流程为：探头发射出脉冲，参与接收的各阵元接收到回波信号，然后经过放大和A/D转换，在波束合成中以不同的延时量相加得到射频信号。射频信号经过正交解调后得到两正交分量I、Q，根据成像模式的不同送入亮度信号处理模块、血流信号处理模块或多普勒信号处理模块。处理完毕后经过数字扫描转换以图像形式显示在屏幕上。主控CPU负责系统的控制以及各模块的参数更新。

本领域技术人员不脱离本发明的实质和精神，可以有多种变形方案实现本发明，以上所述仅为本发明较佳可行的实施例而已，并非因此局限本发明的权利范围，凡运用本发明说明书及附图内容所作的等效结构变化，均包含于本发明的权利范围之内。

Claims (10)

1.一种基于流水线设计的实时数字正交解调的方法，特征在于其包括以下步骤：

A.产生正、余弦参考信号；

B.将正、余弦参考信号分时复用成一路信号输出；

C.将RF信号与分时复用的正余弦信号相乘；

D.产生滤波器系数并控制其输出；

E.应用相应的滤波器系数对C步骤中相乘后的信号进行滤波；

F.求模处理并输出信号。

2.根据权利要求1所述的一种基于流水线设计的实时数字正交解调的方法，其特征在于：所述A步骤中用两个存储器分别存储正弦表和余弦表，通过改变两个存储器读地址的步长得到不同频率下的正、余弦函数，所述步长等于1024*4*中心频率/系统的采样频率。

3.根据权利要求2所述的一种基于流水线设计的实时数字正交解调的方法，其特征在于：所述的正弦表存储器和余弦表存储器中只存储1/4周期的数值，在读地址的高位扩展两位作为象限的区分，用一个计数器按照步长对两个存储器的读地址计数，读地址的最高两位与象限以及正、余弦值符号的对应关系为：

00：第一象限，正弦值为正，余弦值为正；

01：第二象限，正弦值为正，余弦值为负；

10：第三象限，正弦值为负，余弦值为负；

11：第四象限，正弦值为负，余弦值为正。

4.根据权利要求1所述的一种基于流水线设计的实时数字正交解调的方法，其特征在于：所述E步骤中的滤波方式采用的是有限冲激响应数字滤波器的窗函数设计法，根据海明窗法的滤波器系数计算公式如下：

$(0.75+0.25\cos \left(\frac{2\mathrm{n\π}}{N-1}\right))\·\frac{1}{\mathrm{n\π}}\·\sin \left({\mathrm{\ω}}_{c}n\right)$

式中：N为滤波器阶数，ω_c为低通滤波器的截止频率，ω_c与抽取因子M的关系为：ω_c≤π/M，

5.根据权利要求1所述的一种基于流水线设计的实时数字正交解调的方法，其特征在于：所述D步骤中的滤波器系数在所述E步骤中将输入信号延时2N拍再对称相加，N是滤波器阶数。

6.根据权利要求1所述的一种基于流水线设计的实时数字正交解调的方法，其特征在于：所述F步骤中一方面用滤波器输出的一路IQ数据用一个乘法器进行平方运算，然后再将平方后的结果分成I²、Q²两路信号，并对此两路信号相加开平方即完成求模运算；另一方面将滤波器输出的一路IQ数据分成I、Q两路，以供后续信号处理。

7.根据权利要求1所述的一种基于流水线设计的实时数字正交解调的方法，其特征在于：所述F步骤中将滤波器输出的一路IQ数据分成两路I、Q，该两路信号一方面输出做其他处理，一方面通过两个乘法器进行平方运算得到I²、Q²，然后再相加求平方根，从而完成求模运算。

8.根据权利要求7所述的一种基于流水线设计的实时数字正交解调的方法，其特征在于：在求平方根之后有一低通滤波器。

9.一种实现如权利要求1所述的一种基于流水线设计的实时数字正交解调的方法的装置，其特征在于：其包括一个乘法器，用于将RF信号与正余弦参考信号相乘；一个滤波器，用于应用相应的滤波器系数对来自乘法器的信号进行滤波；一个正余弦函数发生器，用于产生正、余弦函数；一个多路选择器，用于将正、余弦值分时复用成一路信号输出；一个滤波系数发生器，用于产生和控制滤波器系数的输出，所述乘法器输出端连接所述滤波器输入端，所述正余弦函数发生器输出端连接所述多路选择器输入端，所述多路选择器输出端连接所述乘法器输入端，，所述滤波系数发生器输出端连接所述滤波器输入端。

10.根据权利要求9所述的一种基于流水线设计的实时数字正交解调的装置，其特征在于：所述正余弦函数发生器中包括分别存储正弦表和余弦表的两个存储器。

Images