CN101961248A

CN101961248A - 一种超声系统中非线性压缩的方法与装置

Info

Publication number: CN101961248A
Application number: CN2009101088305A
Authority: CN
Inventors: 皮兴俊
Original assignee: Shenzhen Mindray Bio Medical Electronics Co Ltd
Current assignee: Shenzhen Mindray Bio Medical Electronics Co Ltd
Priority date: 2009-07-23
Filing date: 2009-07-23
Publication date: 2011-02-02
Anticipated expiration: 2029-07-23
Also published as: CN101961248B

Abstract

本发明公开了一种超声系统中非线性压缩的方法与装置，其包括：设置在处理器片内存储资源中的存储单元，用于存储b2份含有非线性变换参数的查找表；与所述控制单元相连的比较及地址获取单元，用于利用二分查表法逐级查找所述多份查找表，并依次将从查找表中获得的数据与输入的待压缩数据进行比较，用当前比较结果生成下一份查找表的查找地址，当所有查找表均查找完毕时输出最后一次的比较结果。本发明不需要片外查表，数据量小、成本低；且速度快，效率高。

Description

一种超声系统中非线性压缩的方法与装置

技术领域

本发明涉及超声波系统的控制方法及设备领域，具体涉及的是超声系统中数据非线性压缩的方法与装置。

背景技术

在超声成像系统中，通过检测回波的包络以及相位的信息来得知人体组织以及血流的状况。一般来说，超声换能器发射超声波到受试者体内，接收从受试者体内返回的超声回波。回波的幅度以及相位均收人体组织调制，回波数据A/D变换后，经过各种处理，以黑白灰度或彩色血流的方式显示到屏幕，来表明人体的器官状况。

如图1所示，给出了传统的多普勒超声检测系统的基本信号处理流程。回波数据波束合成后，对于黑白信号处理流来说，经过包络检波，求模后得到回波的包络模值信息，此时数据的位宽较大，经过对数压缩，将数据压缩到8比特可显示的范围，经过后处理，显示黑白信号；对于彩色血流信号处理流来说，经过正交解调后，得到同相分量与正交分量，然后滤波取出低速组织运动信号，自相关后，得到血流信号，此时数据位宽较大，同样需要经过对数压缩，将数据压缩到8比特可显示范围；对于多普勒信号，对同相分量与正交分量信号完成快速傅立叶变换(FFT)，数据位宽较大，经过对数压缩以及后处理，最后在屏幕上显示信号。不论是黑白、血流还是频谱多普勒信号，都需要用到对数压缩技术。

通常有三种常用的数据压缩方式：

第一种是片外查表法，将所有可能情况的数据的非线性结果做成一个表，存储在片外的存储器中，然后将当前的要压缩的数据送出去到片外存储器中查表，得到的结果变为对数压缩后的值，不妨设数据压缩前的位数为N，压缩后的位数为b，则表的大小为：b×2^N，假设N＝32、b＝8，表的大小为：32Gbits，表格大到令人难以接收，数据量太大，成本高；

第二种方法是二分查表法，将输出的b比特的每一等级对应到压缩之前的N比特数据，然后将2^b个压缩之前的N数据存储于表格中，每次输入一个待压缩的数据，和表格中的数据比较，直到最后比到两个相邻的地址的值之间，将这两个相邻的地址的较大的一个作为压缩结果，用二分查表法，需要的表大小为：b×2^N，假设N＝32，b＝8，表的大小为：8Kbits，表格不大，可以用可编程器件的缓存来存储表格，如图2所示，对于b＝8，从开始比较到最后得出结果需要14个时钟，效率低，耗时长；

第三种方法为CORDIC，利用迭代的方法实时计算对数，可以做到输出速率等于输入速率，仅存在几个迭代时钟的延时，但是会耗费大量的可编程器件内部的逻辑资源。

由上可知，当完全采用片外查表得出对数压缩结果时，会消耗大量的存储资源，只能用片外的存储器来搁置压缩后的表格，特别是当输入位宽较大时，消耗资源大得无法容忍，而且占用额外的片外存储器件，不利于板卡设计。当完全采用第三类超越模式的CORDIC来实现对数运算时，无需占用存储资源，如果采用全折叠的CORDIC迭代方式，消耗的逻辑资源较少，但是计算的速度慢，从开始启动迭代到给出计算结果，至少需十个以上的时钟，如果采用全流水的CORDIC方式实现对数压缩，计算速度快，结果速率和待压缩的输入数据的速率相同，但是消耗大量的逻辑资源。

因此，现有技术存在一定的问题，需要进一步地改进和发展。

发明内容

本发明的目的在于提供一种超声系统中非线性压缩的方法与装置，其不需要片外查表，数据量小、成本低；且速度快，效率高。

为了实现上述目的，本发明采用如下技术方案：

本发明提供了一种超声系统中非线性压缩的方法，其包括：

查询处理器逻辑资源以及存储资源的剩余大小，确定查表次数b2；

在片内存储资源中创建b2份存储缓存，将非线性变换参数依次写入b2份存储缓存中形成b2份查找表；

利用二分查表法逐级查找所述多份查找表，并依次将从查找表中获得的数据与输入的待压缩数据进行比较，用当前比较结果生成下一份查找表的查找地址，直到所有查找表均查找完毕，将从最后一次的比较结果作为非线性压缩的结果。

基于上述方法，本发明还提供了一种超声系统中非线性压缩装置，包括：用于对片内存储资源进行读写控制的控制单元，其还包括：

设置在处理器片内存储资源中的存储单元，用于存储b2份含有非线性变换参数的查找表；

与所述控制单元相连的比较及地址获取单元，用于利用二分查表法逐级查找所述多份查找表，并依次将从查找表中获得的数据与输入的待压缩数据进行比较，用当前比较结果生成下一份查找表的查找地址，当所有查找表均查找完毕时输出最后一次的比较结果。

从上可见，本发明以处理器的逻辑寄存器资源和缓存资源任意折衷的方式来完成非线性压缩的功能，同时以逐级流水方式的二分查表法，实现时钟频率输入数据的非线性压缩，可不需要片外查表，数据量小、成本低；且速度快，效率高。

附图说明

图1超声信号处理流图；

图2为二分查表存储表结构图；

图3为非线性压缩结构框图；

图4为查找表以及读写控制图；

图5为段标志寄存器移位结构图；

图6为段区间比较示意图；

图7为获取下一级查找表地址示意图；

图8为数据同步延时图。

具体实施方式

以下将结合附图，对本发明方法及其系统的具体实现方式进行详细说明。针对非线性变换包括对数压缩以及开N次方运算的特点，以及现有技术方法的缺点，本发明提供了一种改进二分查表与逻辑比较判断相结合的方法，其包括：

步骤A、查询处理器逻辑资源以及存储资源的剩余大小，确定查表次数b2；

步骤B、在片内存储资源中创建b2份存储缓存，将非线性变换参数依次写入b2份存储缓存中形成b2份查找表；

步骤C、利用二分查表法逐级查找所述多份查找表，并依次将从查找表中获得的数据与输入的待压缩数据进行比较，用当前比较结果生成下一份查找表的查找地址，直到所有查找表均查找完毕，将从最后一次的比较结果作为非线性压缩的结果。在此逐级查找过程中，当输入的待压缩数据位于查找表中两个相邻地址的数据之间时，选择相邻地址较大的地址作为比较结果输出。

上述方法中，处理器可以是可编程器件。当超声系统初始化时，将非线性变换参数写入b2份存储缓存中，共形成b2份查找表，份与份之间的内容相同，份内的内容满足单调递增或单调递减即可，无需关心是什么性质的运算，既可以是对数运算表格，也可以是开方运算表格，也可以是各种函数的组合运算结果。不妨设对数压缩后的位数为b，压缩前的位宽为N，则表格的存储量大小为：b2×N×2^b比特。如图4所示，每份存储缓存可以为双端口RAM，其一侧端口连接上位机，用以供上位机软件进行非线性变换参数的读写控制，将b2存储份缓存供上位机软件读写的写使能信号合在一起，地址信号和写数据信号也合在一起；另外，其另一侧端口只读，用以获取查找地址，该查找地址由步骤C中的比较结果提供。在步骤C中，第一次查表、比较判断后获得的地址赋给第一份查找表缓存的读地址，然后输出该地址里的内容供第二次查找比较，将第二次查找、比较判断后的地址赋给第二份查找表缓存的读地址，如此反复，直到输出最后一份查找表的待比较的值，从提供地址到比较后下一次的地址输出，需要2个时钟，本发明采用流水的方式同步延时缓存中查出的数据以及输入的待压缩数据，以及比较结果，如果采用双沿时钟对片内存储表查找比较，则压缩后的数据速率能等同于输入数据速率，如果采用单沿时钟对片内存储器查找比较，则压缩后的数据速率最快等同于输入数据满速率。总之，本发明能使得输出结果的速率达到和输入速率相同的数量级，而其此过程仅延时几个时钟，当需要更新非线性压缩方式时，上位机只需要重新更新所有的查找表缓存，不用修改硬件配置。

根据上述内容可知，本发明采用可编程器件逻辑资源和片内存储资源折衷选择的方式，不需要片外查表，数据量小、成本低；且本发明对二分查表法进行改进，速度快，效率高；另外，在整个数据压缩的过程中，本发明根据处理器逻辑资源以及存储资源的剩余大小来确定b2的大小，所以在使得输出结果的速率达到和输入速率相同的基础上，仅延时几个时钟，且不会耗费大量的可编程器件内部的逻辑资源，不会影响可编程器件的处理速度。

在上述方法步骤中，利用二分查表法逐级查找所述多份查找表时，其初始查找地址可以是预先设定的，也可以是通过以下方法获得，此方法包括以下步骤：

首先，在上述步骤A中，根据处理器逻辑资源以及存储资源的剩余大小，依据所述查表次数b2，选择初步比较段数b1，b1和b2满足下面关系：

b1×2^b2＝2^b-1

其中，b表示压缩后的位数。

然后，在上述步骤B中，写入所述非线性变换参数时，将上述非线性变换参数对应的内容(即写入的2^b个数据)分成b1段，存储每一段内容的第一个数据，共消耗b1段存储空间。在这里，可以采用对写入的2^b个数据进行均分的方式。

最后，在上述步骤C的二分查表法过程中，将输入的待压缩数据与上述b1段内容依次进行比较，获得所述输入的待压缩数据位于b1段存储空间的段数，以此段数生成查找第一份查找表的初始查找地址。这样做的目的是为了更加精确的获得查表地址，减少查找工作量，提高查找效率。

为了便于在片内进行逻辑控制和操作，上述方法中的b1段存储空间可以由存寄器序列来实现，比如b1段存储空间包括由b1×N个寄存器构成的寄存器序列，N表示压缩前的位宽。以下以存寄器序列b1份N比特寄存器来实现b1段存储空间、以双端口RAM来存储查找表为最优实施例，来具体说明本发明具体实现方式。

如图4所示，当超声系统初始化时，将非线性变换参数写入b2份双端口RAM中，共形成b2份查找表。

如图5所示，在将查找表写入存储缓存的同时，需要将b1段内容的第一个数据依次写入寄存器序列，共b1个数据，通常b1是2的整数次幂，这时只需要判断写入非线性变换参数时的写地址的低b-1-b2位置是否为全零，若不全为零，则将判断的结果作为寄存器序列的使能位；如果全为零，则将当前写地址的查找表内容写入缓存的同时，写入寄存器序列。假设b1＝4，N＝32，则需要128位的寄存器来存储段区间寄存器，写寄存器以及寄存器移位过程如图5所示。

如图6所示，当输入待压缩的数据时，将输入的待压缩数据和段区间的b1份寄存器进行逐一比较，初步确定输入的待压缩数据位于哪一段区间，为提高比较速度，采用流水逐点比较法，如图6所示，首先将输入的待压缩数据和第一份寄存器比较，同时寄存比较结果，然后和第二份寄存器比较，如果比较结果和上一次比较结果相同，则继续和下一份寄存器比较，直到比较结果为输入数据小于寄存器里的值为止，然后输出所有b2份查找表地址的高b-1-b2位，用以生成查找第一份查找表的初始查找地址。计算方法为输入数据小于b1份寄存器序列的个数，假设b1份寄存器中，比较的结果是输入的数据位于第K-1份寄存器和第K份寄存器之间，则输出的查找表的高b-1-b2位地址值为k-2。从输入数据到得到高位地址值，仅存在最多b1-1个时钟的延时。

如图7所示，低b2+1位地址的获取过程示意图。得到段区间值即所有查找表的高b-1-b2位后，将第一份查找表的低b2+1位的最高位为1，低b2位置为0，生成查找第一份查找表的初始查找地址；

根据上述初始查找地址，获取第一份查找表里面的值，将第一份查找表里面的值和输入的待压缩数据进行比较，如果该值大于输入的数据，则表明应继续在二分区间的上一段区间内查找比较，输出的低b2+1位地址为输入的低b2+1右边移一位；如果该值小于输入的数据，则表明应继续在二分区间的下一段区间内查找比较，输出的低b2+1位地址为输入的低b2+1位地址加上输入的低b2+1右移一位后的地址；

完成第一次比较后，得到下一份查找表的查找地址，根据此地址查找下一份查找表，将输出数据与输入的待压缩数据进行比较，即将地址输出到第二份查找表的输入地址，得到输出数据后，继续和输入的数据比较，如果大于输入的数据，则表明应继续在小一半的二分区间的上一段区间内查找比较，输出的低b2位地址为输入的低b2右边移一位；如果小于输入的数据，则表明应继续在小一半的二分区间的下一段区间内查找比较，输出的低b2位地址为输入的低b2位地址加上输入的低b2右移一位后的地址；

将上一次比较输出的地址作为下一份查找表的查找地址，依次查找完b2份查找表以及进行b2次流水比较，每比较一次，下一次待比较的区间的大小为上一次的一半，如此流水比较b2次，最后一次比较的结果是输入的数据位于两个相邻地址的内容之间，选择较大的地址，作为非线性压缩后的值。

在上述段选择比较过程中，最多存在b1-1个时钟的延时，在查找表的比较过程中，如果用单沿时钟，一共存在2×b2个时钟的延时，如果用双沿时钟，则一共存在b2个时钟的延时，为了不失一般性，不妨假设用单沿时钟查表比较。由于在段比较以及查表比较的过程中延时总数大于2，假设主时钟频率为f_s，如果输入的数据速率为最大速率f_s，而输入的数据必须保持b1-1+2×b2个时钟不变，因此需要将输入的数据同步延时，逐级给各比较器供比较之用。从输入有效的待压缩的数据，到最后输出对数压缩结果，一共延时了b1-1+2×b2个时钟。输入数据速率，输出数据时序的关系如下图8所示，图中输入数据的速率为最大速率即时钟频率一半的情况。

基于上述方法，本发明可以通过软件编程的方式对超声系统中用以实现非线性压缩的处理器(如可编程器件)进行功能配置，以到达上述方法所实现的效果。因此，如图3所示，本发明还提供了一种超声系统中非线性压缩装置，其包括：

控制单元，用于对处理器的片内存储资源进行读写控制；

如图4所示，上述存储单元可以包括：b2份双端口RAM，其一侧端口连接控制单元，用以进行非线性变换参数的读写控制，其另一侧端口连接所述比较及地址获取单元，用以获取查找地址，其具体工作原理参照上述关于图4的说明。各个双端口RAM的写使能、写数据、写地址端均分别相连，且连接控制单元用以实现读写操作；另外，第一份查找表的只读端输入初始查找地址；依次后续查找表的地址输入分别接收上述b2次比较后获得的查找地址。

如图4所述，上述比较及地址获取单元200包括：

第一比较器，用于将输入的待压缩数据与b2份查找表中的数据进行比较，输出比较结果；

与所述第一比较器输出端相连的地址生成单元，用于根据所述第一比较器输出的比较结果生成查找地址，即上述图4相关描述中所提及的低位地址；

第一选通单元201，用于分别将b2份查找表中的数据送入第一比较器中，第一选通单元201的多个输入端分别连接b2份查找表的读数据输出端、且第一选通单元201的输出端连接所述第一比较器的一输入端；

第二选通单元202，用于分别将所述地址生成单元生成的查找地址输入至所述b2份查找表的读地址输入端，第二选通单元202的多个输出端分别连接b2份查找表的读地址输入端、且第二选通单元202的输入端连接所述地址生成单元的输出端。

根据上述连接关系可知，本发明依次利用第一选通单元201、第一比较器、地址生成单元对多份查找表进行二分查表法，并依次将从查找表中获得的数据与输入的待压缩数据进行比较，用当前比较结果生成下一份查找表的查找地址，然后利用第二选通单元202将生成的查找地址输入至多份查找表，进行逐级查找，当所有查找表均查找完毕时输出最后一次的比较结果。

为了获得查找初始地址，则如图3所示，上述非线性压缩装置还包括：

寄存选择单元，用于将写入的非线性变换参数所对应的内容分成b1段，并存储每一段数据的第一个内容，共包含b1段存储空间；

区间选择单元，用于将输入的待压缩数据与所述b1段内容进行比较，获得所述输入数据位于b1段存储空间的段数，以此段数生成查找第一份查找表的初始查找地址，输出给所述控制单元。

为了保证比较时数据的同步，则如图3所示，上述非线性压缩装置还包括：与所述比较及地址获取单元相连的等效延时单元，用于将输入的待压缩数据进行延时处理，直到所述比较及地址获取单元获得查找表中的数据。

基于上述方法的最优实施例可知，如图5所示，上述寄存选择单元包括：依次串联的b1份N比特寄存器，以及用于判断所述非线性变换参数的写地址的低b-1-b2位置是否为全零的低位全零判断单元，所述低位全零判断单元的输入端连接所述存储单元的写地址输入，所述低位全零判断单元的输出端连接所有N比特寄存器的使能端。此N比特寄存器可以采用D触发器，其具体实现方式参见上述关于图5的说明。

基于上述b1份N比特寄存器的实施例，如图6所示，上述区间选择单元300包括：

第二比较器302，用于将输入的待压缩数据依次与b1份N比特寄存器的值进行比较，当比较结果为输入数据小于寄存器里的值时，输出所有查找表地址的高b-1-b2位，用以生成查找第一份查找表的初始查找地址，其中，b为压缩后的位数；

第三选通单元301，用于选择输出一份N比特寄存器的值，第三选通单元301的多个输入端分别连接b1份N比特寄存器的输出端、且第三选通单元301的输出端连接所述第二比较器302的一输入端。

基于上述b1份N比特寄存器的实施例，如图7所示，图4中的地址生成单元203包括：

移位器，用于将写入当前查找表的低位地址向右边移一位，获得右移地址；

加法器，用于将写入当前查找表的低位地址加上所述右移地址，获得加法地址；

两个输入端分别连接所述加法器和移位器输出端的第四选通单元213，用于根据所述第一比较器的输出结果，选通输出所述右移地址或者加法地址，作为输出的低位地址。

综上所述，上述各个单元的具体实现方法已在上述方法进行了详细的说明。本发明利用可编程器件片内逻辑资源以及存储资源的剩余情况，选择逻辑的初步比较段数b1以及并行二分查表的次数b2。首先上位机软件将表格内容写入到b2个二分查表的片内表格中，每个表格的内容相同，在写入的同时，将表格中均匀的2^b1段的每段第一个数据，用片内逻辑资源存储下来，共消耗b1*N个寄存器；当待压缩的数据输入后，首先和b1个寄存器比较，找出数据位于b1段存储空间的第几段，然后再比较查第一个存储表格，将比较后的地址以及输入数据流水输出给第二个存储表格去做查表比较，如此逐级查找比较，共b2次，直到查找比较到最后一个存储表格，当前的输入数据的大小位于查找表中两个相邻地址的数据之间，此时完成查表比较过程，选择相邻地址较大的地址作为对数压缩后的输出结果。整个过程采用寄存器分段比较以及流水的查表比较方法，当采用单沿时钟查找比较时，输出的数据速率最大等同于输入数据满速率。

与存储单个查找表的对数压缩方式相比，本发明利用处理器的逻辑寄存器资源和缓存资源，折衷选择两者消耗来完成非线性压缩的功能。同时用段比较以及查找表比较的逐级流水方式，能实现满速率的输入数据的非线性压缩，比较方法既能灵活选择资源，又能快速及时实现输入数据的非线性压缩功能，本发明特别适用于数字彩超系统。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都本应属于本发明所附权利要求的保护范围。

Claims

1.一种超声系统中非线性压缩的方法，其特征在于，包括：

2.根据权利要求1所述的方法，其特征在于，所述逐级查找过程中，当输入的待压缩数据位于查找表中两个相邻地址的数据之间时，选择相邻地址较大的地址作为比较结果输出。

3.根据权利要求1所述的方法，其特征在于，还包括：

根据处理器逻辑资源以及存储资源的剩余大小，依据所述查表次数b2，选择初步比较段数b1；

写入所述非线性变换参数时，将所述非线性变换参数对应的内容分成b1段，存储每一段内容的第一个数据，共消耗b1段存储空间；

在所述二分查表法过程中，将输入的待压缩数据与所述b1段内容依次进行比较，获得所述输入的待压缩数据位于b1段存储空间的段数，以此段数生成查找第一份查找表的初始查找地址。

4.根据权利要求3所述的方法，其特征在于，所述b1段存储空间包括由b1×N个寄存器构成的寄存器序列，N表示压缩前的位宽；在存储b1段内容的第一数据时，判断写入所述非线性变换参数时的写地址的低b-1-b2位置是否为全零，若不全为零，则将判断的结果作为寄存器序列的使能位；如果全为零，则将当前写地址的查找表内容写入缓存的同时写入寄存器序列。

5.根据权利要求4所述的方法，其特征在于，将输入的待压缩数据与所述b1个内容进行比较的过程中，将输入的待压缩数据逐一与多个寄存器进行比较，并同时寄存比较结果，直到比较结果为输入数据小于寄存器里的值时，输出所有查找表地址的高b-1-b2位，用以生成查找第一份查找表的初始查找地址，其中，b为压缩后的位数。

6.根据权利要求5所述的方法，其特征在于，当获得所有查找表地址的高b-1-b2位后，将第一份查找表的低b2+1位的最高位置为1、低b2位置为0，生成所述查找第一份查找表的初始查找地址。

7.根据权利要求6所述的方法，其特征在于，所述二分查表法过程包括：

根据所述初始查找地址，获取第一份查找表里面的值，并将该值与输入的待压缩数据进行比较，如果该值大于输入的待压缩数据，则继续在二分区间的上一段区间内查找比较，输出的低b2+1位地址为输入的低b2+1右边移一位；如果该值小于输入的待压缩数据，则继续在二分区间的下一段区间内查找比较，输出的低b2+1位地址为输入的低b2+1位地址加上输入的低b2+1右移一位后的地址；

完成第一次比较后，获得下一份查找表的查找地址，根据此地址查找下一份查找表，将输出数据与输入的待压缩数据进行比较，如果大于输入的待压缩数据，则继续在小一半的二分区间的上一段区间内查找比较，输出的低b2位地址为输入的低b2右边移一位；如果小于输入的待压缩数据，则继续在小一半的二分区间的下一段区间内查找比较，输出的低b2位地址为输入的低b2位地址加上输入的低b2右移一位后的地址；

将上一次比较输出的地址作为下一份查找表的查找地址，依次查找完b2份查找表以及进行b2次流水比较，每比较一次，下一次待比较的区间大小为上一次的一半，最后一次的比较结果是输入的数据位于两个相邻地址的内容之间，选择较大的地址，作为非线性压缩的结果。

8.一种超声系统中非线性压缩装置，包括：用于对片内存储资源进行读写控制的控制单元，其特征在于，还包括：

9.根据权利要求8所述的装置，其特征在于，所述存储单元包括：b2份双端口RAM，其一侧端口连接所述控制单元，用以进行非线性变换参数的读写控制，其另一侧端口连接所述比较及地址获取单元，用以获取查找地址。

10.根据权利要求8所述的装置，其特征在于，所述比较及地址获取单元包括：

与所述第一比较器输出端相连的地址生成单元，用于根据所述第一比较器输出的比较结果生成查找地址；

多个输入端分别连接b2份查找表的读数据输出端、且输出端连接所述第一比较器的第一选通单元201，用于分别将b2份查找表中的数据送入第一比较器中；

多个输出端分别连接b2份查找表的读地址输入端、且输入端连接所述地址生成单元输出端的第二选通单元202，用于分别将所述地址生成单元生成的查找地址输入至所述b2份查找表的读地址输入端。

11.根据权利要求8所述的装置，其特征在于，还包括：

12.根据权利要求8所述的装置，其特征在于，还包括：与所述比较及地址获取单元相连的等效延时单元，用于将输入的待压缩数据进行延时处理，直到所述比较及地址获取单元获得查找表中的数据。

13.根据权利要求11所述的装置，其特征在于，所述寄存选择单元包括：依次串联的b1份N比特寄存器，以及用于判断所述非线性变换参数的写地址的低b-1-b2位置是否为全零的低位全零判断单元，所述低位全零判断单元的输入端连接所述存储单元的写地址输入，所述低位全零判断单元的输出端连接所有N比特寄存器的使能端。

14.根据权利要求13所述的装置，其特征在于，所述区间选择单元包括：

第二比较器，用于将输入的待压缩数据依次与b1份N比特寄存器的值进行比较，当比较结果为输入数据小于寄存器里的值时，输出所有查找表地址的高b-1-b2位，用以生成查找第一份查找表的初始查找地址；

多个输入端分别与所述b1份N比特寄存器的输出端相连、且输出端连接所述第二比较器的第三选通单元，用于选择输出一份N比特寄存器的值。

15.根据权利要求10所述的装置，其特征在于，所述地址生成单元包括：

两个输入端分别连接所述加法器和移位器输出端的第四选通单元，用于根据所述第一比较器的输出结果，选通输出所述右移地址或者加法地址，作为输出的低位地址。