CN107167713B - 一种基于fpga的电缆局部放电脉冲信号时频分析系统及方法 - Google Patents

一种基于fpga的电缆局部放电脉冲信号时频分析系统及方法 Download PDF

Info

Publication number
CN107167713B
CN107167713B CN201710404815.XA CN201710404815A CN107167713B CN 107167713 B CN107167713 B CN 107167713B CN 201710404815 A CN201710404815 A CN 201710404815A CN 107167713 B CN107167713 B CN 107167713B
Authority
CN
China
Prior art keywords
fpga
partial discharge
data
pulse signal
discharge pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710404815.XA
Other languages
English (en)
Other versions
CN107167713A (zh
Inventor
黄吉洋
张方红
杜建国
李定强
邵寅
杨瑞景
李勇辉
补敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guizhou Power Grid Co Ltd
Original Assignee
Guizhou Power Grid Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guizhou Power Grid Co Ltd filed Critical Guizhou Power Grid Co Ltd
Priority to CN201710404815.XA priority Critical patent/CN107167713B/zh
Publication of CN107167713A publication Critical patent/CN107167713A/zh
Application granted granted Critical
Publication of CN107167713B publication Critical patent/CN107167713B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G01R31/1263—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation
    • G01R31/1272—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials of solid or fluid materials, e.g. insulation films, bulk material; of semiconductors or LV electronic components or parts; of cable, line or wire insulation of cable, line or wire insulation, e.g. using partial discharge measurements

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Relating To Insulation (AREA)

Abstract

本发明公开了一种基于FPGA的电缆局部放电脉冲信号时频分析系统及方法，包括多个外部ADC，用于采集局部放电脉冲信号，并输入至FPGA的对应通道中；外部MCU，通过gpmc或者emif总线将脉冲宽度信息传输给FPGA，由FPGA截取局部放电脉冲信号；FPGA，包括多个并行排列的内部存储器，用于存储计算所需的局部放电脉冲信号数据；还包括由多个乘法器、除法器及傅立叶变换模块串行组成的函数计算模块，用于完成每一个脉冲信号的时频变换计算；内置的控制逻辑具有多个读取地址及写入地址线，用于操作内部存储器。解决了传统的ARM或DSP实现时频变换耗时过多的问题，可以优质高效的完成时频变换。

Description

一种基于FPGA的电缆局部放电脉冲信号时频分析系统及方法
技术领域
本发明属于电缆局部放电检测领域，特别涉及一种基于FPGA的电缆局部放电脉冲信号时频分析系统，还涉及一种视频分析方法。
背景技术
电力系统在国民生产生活中发挥着巨大作用。高压电缆是电力传输的主要途径，电缆的正常工作是供电系统的基础。局部放电检测是电力电缆系统正常运行的保障之一。局部放电现象会引起电缆不同程度的损坏，影响电力能源的输送和使用，造成经济损失。
电缆局部放电的形成原因有电缆局部受潮、绝缘损伤、电缆头气泡、电缆表面毛刺等。局放的检测对电缆故障的排查有重要的意义。每一种局部放电的类型对应不同的脉冲信号特征，可以从时域和频域提取一定的特征参量来对局放脉冲进行甄别和分析。现场检测获得的局放脉冲样本往往包含多种放电类型和噪声在内，将脉冲数据样本映射到时频空间中将更加容易分离各类放电。因此对脉冲数据的时频域特征提取，是局部放电的分类评估的前提和基础。
FPGA(Field－Programmable Gate Array)，即现场可编程门阵列，它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，FPGA以并行运算为主，以硬件描述语言来实现；相比于PC或单片机(无论是冯诺依曼结构还是哈佛结构)的顺序操作有很大区别，因此在对数据延迟要求较高的应用中，有其独特的优势，FPGA含有高层次的内置模块(比如加法器和乘法器)和内置的记忆体，可以满足用户的各种需求。
本发明采用的多个内部存储器乒乓操作有效的解决了不间断数字信号处理的问题，采用双路选择器有效的降低了FPGA内部硬件资源使用量，降低了功耗。
从统计概率密度的角度而言，在信号处理中可以使用均值和标准差来表征信号的时域或频域特征，均值表示信号能量的聚集中心，标准差表示信号能量的分散程度。本发明采用表征脉冲信号的时间标准差——等效时长T和表征频率标准差——等效带宽F来作为其特征参量。假设s(ti),i＝0,1,...,N-1为放电脉冲波形的离散时间序列，则等效时长T和等效带宽F的计算公式是：
Figure BDA0001310722730000021
其中T0是时间分布中心，
Figure BDA0001310722730000023
是归一化后的离散时间序列，
Figure BDA0001310722730000024
是对
Figure BDA0001310722730000025
进行离散傅里叶变换后的频域序列：
Figure BDA0001310722730000027
Figure BDA0001310722730000028
传统的ARM及DSP进行时频转换耗时过长，无法做到不间断处理，从而导致效率较低。
发明内容
有鉴于此，本发明的目的之一是提供一种基于FPGA的电缆局部放电脉冲信号时频分析系统；本发明的目的之二是提供一种基于FPGA的电缆局部放电脉冲信号时频分析方法。解决了传统的ARM或DSP实现时频变换耗时过多的问题，可以优质高效的完成时频变换。
本发明的目的之一是通过以下技术方案实现的：
一种基于FPGA的电缆局部放电脉冲信号时频分析系统，包括
多个外部ADC，用于采集局部放电脉冲信号，并输入至FPGA的对应通道中；
外部MCU，通过gpmc或者emif总线将脉冲宽度信息传输给FPGA，由FPGA截取局部放电脉冲信号；
FPGA，包括多个并行排列的内部存储器，用于存储计算所需的局部放电脉冲信号数据；还包括由多个乘法器、除法器及傅立叶变换模块串行组成的函数计算模块，用于完成每一个脉冲信号的时频变换计算；内置的控制逻辑具有多个读取地址及写入地址线，用于操作内部存储器；
所述FPGA将多个存储器存储的数据计算完成后按照先后顺序，有序排列输出到外部存储器进行存储，在外部MCU需要数据时，读出数据通过gpmc或者emif总线传输给外部MCU。
进一步，所述MCU通过gpmc或emif总线传输局部放电脉冲信号的宽度以及将数据显示在显示屏。
本发明的目的之二是提供一种基于FPGA的电缆局部放电脉冲信号时频分析方法，包括以下步骤：
步骤1.采集adc信号s(ti)，将原始采集的信号记为s(ti),ti为信号序号，fi为频谱横坐标分辨率，设采样频率为100MHz，脉冲长度为1000，则ti＝(0,1,…999)fi＝(0,100K,…,99.9M)；
步骤2：，根据先后顺序存入FPGA的内部存储器中，当第一个模块开始存储数据时，对每一个数据做平方运算s2(ti)，将得到的结果按先后顺序相加
Figure BDA0001310722730000031
一组脉冲数据计算完成，此时数据已存入第一个内部存储器中，然后读出第一个内部存储器中的数据计算
Figure BDA0001310722730000032
得到数组，存入第一个内部存储器中覆盖掉原来的值，此时将第一个内部存储器中的数据分两通道输出，0通道最终输出T值，1通道最终输出F值；
步骤3：0通道信号输入乘法器做平方运算
Figure BDA0001310722730000034
将得到的结果与信号序号相乘，然后按先后顺序相加得将脉冲信号序列号减去此信号进行平方运算(ti-T0)2得到一组数据，按照先后顺序和
Figure BDA0001310722730000036
相乘得数组，将得到的数组相加送入FPGA内部的sqrt模块即得出
Figure BDA0001310722730000038
步骤4：1通道信号输入dft模块进行离散傅立叶变换，得到
Figure BDA0001310722730000039
数组，将此数组输入两个乘法器及加法器得到
Figure BDA00013107227300000310
同时将fi输入乘法器做平方操作得fi 2，将此值与
Figure BDA00013107227300000311
相乘并求和，即得
Figure BDA00013107227300000312
将此值输入sqrt模块即得出
Figure BDA00013107227300000313
步骤5：FPGA将步骤4和步骤5得到T、F数值存入外部存储器中。
本发明的有益效果是：
本发明解决了传统的ARM或DSP实现时频变换耗时过多的问题，利用FPGA内部并行处理以及可配置的特点，在FPGA内部资源足够的前提下，可以优质高效的完成时频变换，计算耗时比DSP缩短5倍，比ARM缩短10倍以上，解决了传统的ARM或DSP实现时频变换耗时过多的问题，可以优质高效的完成时频变换。
本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书和权利要求书来实现和获得。
附图说明
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步的详细描述，其中：
图1为本发明的系统组成框图；
图2为FPGA的内部通道组成示意图；
图3为FPGA的函数计算模块内部框图；
图4为函数计算流水线时序框图。
具体实施方式
以下将参照附图，对本发明的优选实施例进行详细的描述。应当理解，优选实施例仅为了说明本发明，而不是为了限制本发明的保护范围。
如图1所示，本发明的基于FPGA的电缆局部放电脉冲信号时频分析系统，包括
(1)多个外部ADC：用于采集局部放电脉冲信号，并输入至FPGA的对应通道中；
(2)外部MCU：通过gpmc或者emif总线将脉冲宽度信息传输给FPGA，由FPGA截取局部放电脉冲信号；
(3)FPGA：包括多个并行排列的内部存储器，用于存储计算所需的局部放电脉冲信号数据；还包括由多个乘法器、除法器及傅立叶变换模块串行组成的函数计算模块，用于完成每一个脉冲信号的时频变换计算；内置的控制逻辑具有多个读取地址及写入地址线，用于操作内部存储器；
FPGA将多个存储器存储的数据计算完成后按照先后顺序，有序排列输出到外部存储器进行存储，在外部MCU需要数据时，读出数据通过gpmc或者emif总线传输给外部MCU。
图2为FPGA内部每个通道的组成模块，包括内部存储器和函数计算模块。其中，为了达到不间断实时处理局部放电信号，在每个通道内部例化了5个存储器做乒乓操作，这是由于dft模块的计算时间基本是数据存储时间的5倍，也就是说，当1个脉冲采集完成后，需要5倍的时间去计算这1脉冲，才能得到计算结果。当然，存储器个数由每个局部放电脉冲处理完成的时间决定，并不做强制限定。
本发明的一种基于FPGA的电缆局部放电脉冲信号时频分析系统进行时频分析的方法，包括以下步骤：
步骤1.采集adc信号s(ti)，如图3所示，将原始采集的信号记为s(ti),ti为信号序号，fi为频谱横坐标分辨率，设采样频率为100MHz，脉冲长度为1000，则ti＝(0,1,…999)fi＝(0,100K,…,99.9M)；
步骤2：，根据先后顺序存入FPGA的内部存储器中，当第一个模块开始存储数据时，对每一个数据做平方运算s2(ti)，将得到的结果按先后顺序相加
Figure BDA0001310722730000051
一组脉冲数据计算完成，此时数据已存入第一个内部存储器中，然后读出第一个内部存储器中的数据计算
Figure BDA0001310722730000052
得到
Figure BDA0001310722730000053
数组，存入第一个内部存储器中覆盖掉原来的值，此时将第一个内部存储器中的数据分两通道输出，0通道最终输出T值，1通道最终输出F值；
步骤3：0通道信号输入乘法器做平方运算
Figure BDA0001310722730000054
将得到的结果与信号序号相乘，然后按先后顺序相加得
Figure BDA0001310722730000055
将脉冲信号序列号减去此信号进行平方运算(ti-T0)2得到一组数据，按照先后顺序和
Figure BDA0001310722730000056
相乘得
Figure BDA0001310722730000057
数组，将得到的数组相加送入FPGA内部的sqrt模块即得出
Figure BDA0001310722730000058
步骤4：1通道信号输入dft模块进行离散傅立叶变换，得到
Figure BDA0001310722730000059
数组，将此数组输入两个乘法器及加法器得到同时将fi输入乘法器做平方操作得fi 2，将此值与
Figure BDA00013107227300000511
相乘并求和，即得
Figure BDA00013107227300000512
将此值输入sqrt模块即得出
Figure BDA0001310722730000061
步骤5：FPGA将步骤4和步骤5得到T、F数值存入外部存储器中。
如图4所示，图四的clock信号为此函数计算模块所使用的全局时钟信号，flag1为s(ti)信号在内部存储器中的写使能，flag2为
Figure BDA0001310722730000062
在内部存储器中的写使能，busy为正在对ram1中的数据进行傅立叶计算，Fourier为计算完之后的后续计算使能信号，整个函数计算流程由三个使能信号控制完成。
综上，本发明的目的是为了高效不间断的对局部放电信号进行时频变换，解决传统的ARM及DSP进行时频转换耗时过长，无法做到不间断处理的问题，并设计了多路流水线并行处理的方式将FPGA内部资源使用量降低。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (2)

1.一种基于FPGA的电缆局部放电脉冲信号时频分析系统进行时频分析的方法，其特征在于：基于FPGA的电缆局部放电脉冲信号时频分析系统包括:
多个外部ADC，用于采集局部放电脉冲信号，并输入至FPGA的对应通道中；
外部MCU，通过gpmc或者emif总线将脉冲宽度信息传输给FPGA，由FPGA截取局部放电脉冲信号；
FPGA，包括多个并行排列的内部存储器，用于存储计算所需的局部放电脉冲信号数据；还包括由多个乘法器、除法器及傅立叶变换模块串行组成的函数计算模块，用于完成每一个脉冲信号的时频变换计算；内置的控制逻辑具有多个读取地址及写入地址线，用于操作内部存储器；所述FPGA内部还包括sqrt模块和dft模块；
所述FPGA将多个内部存储器存储的数据计算完成后按照先后顺序，有序排列输出到外部存储器进行存储，在外部MCU需要数据时，读出数据通过gpmc或者emif总线传输给外部MCU；
所述方法包括以下步骤：
步骤1. 采集ADC信号，将原始采集的信号记为
Figure 405662DEST_PATH_IMAGE004
,
Figure 123082DEST_PATH_IMAGE006
为信号序号，
Figure 187466DEST_PATH_IMAGE008
为频谱横坐标分辨率，设采样频率为100MHz，脉冲长度为1000，则
Figure 798576DEST_PATH_IMAGE010
；
步骤2：根据先后顺序存入FPGA的内部存储器中，当第一个内部存储器开始存储数据时，对每一个数据做平方运算
Figure 293142DEST_PATH_IMAGE012
，将得到的结果按先后顺序相加
Figure 232279DEST_PATH_IMAGE014
，一组脉冲数据计算完成，此时数据已存入第一个内部存储器中，然后读出第一个内部存储器中的数据计算
Figure 103283DEST_PATH_IMAGE016
，得到数组，存入第一个内部存储器中覆盖掉原来的值，此时将第一个内部存储器中的数据分两通道输出，0通道最终输出T值，1通道最终输出F值；
步骤3：0通道信号输入乘法器做平方运算
Figure 968788DEST_PATH_IMAGE020
，将得到的结果与信号序号相乘，然后按先后顺序相加得
Figure 395222DEST_PATH_IMAGE022
，将脉冲信号序列号减去此信号进行平方运算
Figure 69916DEST_PATH_IMAGE024
得到一组数据，按照先后顺序和
Figure DEST_PATH_IMAGE026
相乘得数组，将得到的数组相加送入FPGA内部的sqrt模块即得出
Figure DEST_PATH_IMAGE030
；
步骤4：1通道信号输入FPGA内部的dft模块进行离散傅立叶变换，得到
Figure DEST_PATH_IMAGE032
数组，将此数组输入两个乘法器及加法器得到
Figure DEST_PATH_IMAGE034
，同时将
Figure 93103DEST_PATH_IMAGE036
输入乘法器做平方操作得，将此值与
Figure 108781DEST_PATH_IMAGE040
相乘并求和，即得
Figure 56008DEST_PATH_IMAGE042
,将此值输入sqrt模块即得出
Figure DEST_PATH_IMAGE044
；
步骤5：FPGA将步骤3和步骤4得到T、F数值存入外部存储器中。
2.根据权利要求1所述的一种基于FPGA的电缆局部放电脉冲信号时频分析系统进行时频分析的方法，其特征在于：所述MCU通过gpmc或emif总线传输局部放电脉冲信号的宽度以及将数据显示在显示屏。
CN201710404815.XA 2017-06-01 2017-06-01 一种基于fpga的电缆局部放电脉冲信号时频分析系统及方法 Active CN107167713B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710404815.XA CN107167713B (zh) 2017-06-01 2017-06-01 一种基于fpga的电缆局部放电脉冲信号时频分析系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710404815.XA CN107167713B (zh) 2017-06-01 2017-06-01 一种基于fpga的电缆局部放电脉冲信号时频分析系统及方法

Publications (2)

Publication Number Publication Date
CN107167713A CN107167713A (zh) 2017-09-15
CN107167713B true CN107167713B (zh) 2020-02-18

Family

ID=59821550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710404815.XA Active CN107167713B (zh) 2017-06-01 2017-06-01 一种基于fpga的电缆局部放电脉冲信号时频分析系统及方法

Country Status (1)

Country Link
CN (1) CN107167713B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111273233B (zh) * 2020-03-04 2022-05-03 北京环境特性研究所 一种电子角反射器异步脉冲检测方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945224A (zh) * 2012-09-18 2013-02-27 西安电子科技大学 基于fpga的高速可变点fft处理器及其处理方法
CN104749498A (zh) * 2015-01-28 2015-07-01 西安交通大学 一种便携式局部放电检测及诊断装置
CN205486097U (zh) * 2016-01-14 2016-08-17 普天信息技术有限公司 基于fpga的fft装置
CN106353657A (zh) * 2016-11-28 2017-01-25 国网福建省电力有限公司 高压直流电缆局部放电智能监测装置及监测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105044639A (zh) * 2015-06-23 2015-11-11 许继电气股份有限公司 一种电力系统合并单元采集通道的校正方法及系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102945224A (zh) * 2012-09-18 2013-02-27 西安电子科技大学 基于fpga的高速可变点fft处理器及其处理方法
CN104749498A (zh) * 2015-01-28 2015-07-01 西安交通大学 一种便携式局部放电检测及诊断装置
CN205486097U (zh) * 2016-01-14 2016-08-17 普天信息技术有限公司 基于fpga的fft装置
CN106353657A (zh) * 2016-11-28 2017-01-25 国网福建省电力有限公司 高压直流电缆局部放电智能监测装置及监测方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于FPGA的高精度时频测量设计与实现;杨丰等;《电子测试》;20101031(第10期);56-59 *

Also Published As

Publication number Publication date
CN107167713A (zh) 2017-09-15

Similar Documents

Publication Publication Date Title
CN107133011B (zh) 一种示波记录仪的多通道数据存储方法
CN103412284B (zh) 基于dsp芯片的sar成像系统中矩阵转置方法
CN102967817A (zh) 芯片音频模块测试系统和测试方法
CN104298634A (zh) 基于fpga和dsp的数据传输系统
CN107167713B (zh) 一种基于fpga的电缆局部放电脉冲信号时频分析系统及方法
CN103389413B (zh) 一种频谱直方图的实时统计方法
CN103678729A (zh) 一种基于fpga实现的高速a/d采样数据实时存储方法
CN103544111B (zh) 一种基于实时性处理的混合基fft方法
CN108334428A (zh) 一种系统功能的并行测试方法
CN102129419B (zh) 基于快速傅立叶变换的处理器
Zhu Research on an online teaching platform for college music course based on internet of things technology
CN103838704A (zh) 一种高吞吐率的fft加速器
CN101961248A (zh) 一种超声系统中非线性压缩的方法与装置
CN103969484B (zh) 高刷新率波形合成器和高刷新率示波器
CN104678815B (zh) Fpga芯片的接口结构及配置方法
CN115549854B (zh) 循环冗余校验方法、装置、存储介质以及电子设备
CN105701036B (zh) 一种支持变形基16fft算法并行访存的地址转换单元
CN201060250Y (zh) 数字式交直流局部放电检测装置
CN210986110U (zh) 一种数据网故障智能分析的处理器
CN207835492U (zh) 一种双缓存载波解调系统
CN102571477B (zh) 一种流量统计装置、芯片以及设备
CN105550234B (zh) 基于二分搜索小卫星数据挑时传输方法
CN102104773B (zh) 用于实现可变数据个数的fft/ifft处理器的基4模块
CN111767999A (zh) 数据处理方法、装置及相关产品
Gong et al. Implementation of Multi-channel FIFO in One BlockRAM with Parallel Access to One Port.

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant