CN1206598C - 基于pc机的医学超声成像系统 - Google Patents

Abstract

基于PC机的医学超声成像系统属于医学超声成像技术领域，所述的系统含有：前端硬件控制电路，它用一块现场可编程门阵列即FPGA芯片实现，内含有扫查控制电路，系统控制电路，外部输出接口电路和数据缓存电路；和上述FPGA芯片相连的缓冲电路、串行模/数转换和高速模/数转换电路；和上述前端硬件控制电路相连的PC机。所述系统具有成本低、升级易、图像和数据便于传送、存储和管理的优点。

Description

基于PC机的医学超声成像系统

技术领域

基于PC机的医学超声成像系统属于医学超声成像技术领域。

背景技术

现有的医学超声成像系统大多是专用系统，通过专用的探头、发射和接收电路、控制电路、成像电路来获取医学超声图像。专用系统的缺点是：成本较高、不易升级、不易实现各种复杂的图像变换和测量、不易实现病人信息和图像数据的存储、传送和管理。在市场上也有少量采用PC机的医学超声成像系统的，但在技术上尚未成为公知的技术。

发明内容

本发明的目的在于提供一种基于PC机的医学超声成像系统。

本发明所述的医学超声成像系统其特征在于，它含有：

共同做在一块现场可编程门阵列即FPGA芯片上的前端硬件控制电路，它含有：扫查控制电路，与该扫查控制电路互连的系统控制电路，与该系统控制电路互连的外部输出即PCI接口电路，同时与该PCI接口电路和系统控制电路互连的数据缓存电路；

PC机：它与上述FPGA芯片中的PCI接口相连；

缓冲电路：输入端与上述FPGA芯片中的扫查控制电路相连，输出为前端控制信号；

串行模/数转换即串行ADC电路：输入为增益状态输入信号，输出端与上述FPGA芯片中的扫查控制电路互连；

高速模/数转换即高速ADC电路：输入为回波信号，输出端与上述FPGA芯片中的扫查控制电路互连。所述的FPGA是Spartan2 XC2S200(PQ208)芯片。

所述的串行ADC是4路8位低速的。

所述的高速ADC是10位20M的。

实验证明：本发明具有成本低、升级易、图像变换和测量易于实现、病人信息和图像数据易于存储传送和管理的优点。

附图说明

图1.系统的层次结构框图。

图2.数据缓存和传输示意图。

图3.系统总框图。

图4.前端控制和PCI接口电路框图。

图5.FPGA的电路框图。

图6.双线性插补示意图。

图7.四次查表的高速算法示意图。

图8.数字扫描转换的程序流程框图。

图9.图像数据的DSC、对数压缩和γ校正的程序流程框图。

具体实施方式

本发明所述的医学超声成像系统的基本层次结构请见图1所示，现把各部分功能简述如下：

前端硬件实现超声的发射、接收、解调和ADC等功能。

FPGA电路直接控制前端的硬件。按功能划分，主要由四部分组成。第一部分是PCI接口电路，主要负责从PCI接口接收控制命令和将状态参数和图像数据传到PC机；第二部分是数据缓存电路，主要功能是缓存图像数据；第三部分是系统控制电路，主要功能是控制系统时序和协调系统的工作；第四部分是扫查控制电路，主要功能是控制前端的扫查时序，控制远场增益、近场增益、总增益和视频信号的AD采样。

FPGA电路和PC机通过PCI总线交换数据的协议为：①FPGA电路从方式读IO操作，接收PC机写入的控制命令和PC机内存地址；②FPGA电路主方式猝发读内存操作，从PC机读取扫查参数；③FPGA电路主方式猝发写内存操作，将图像数据入PC机。

Windows2000的系统驱动程序是连接Windows2000上层应用软件与FPGA电路的桥梁。系统驱动程序主要实现下面的功能：①识别PCI插卡；②开辟参数内存块、状态内存块和数据内存块；③将内存块的首地址以IO写方式，传到PCI插卡；④将系统启动命令发到PCI插卡。

上层应用软件实现的功能包括：①通过系统驱动程序，控制FPGA电路和前端电路；②B型和M型图像功能，包括DSC、图像显示、图像的放大缩小、图像翻转、图像测量、图像打印、体标设置等功能；③用户接口，处理用户通过键盘和轨迹球鼠标输入的命令和信息；④病人信息管理和数据存储功能。

上层应用软件通过系统驱动程序，执行下面的操作与FPGA电路交互：①以IO写方式控制系统的启动和冻结；②将参数控制字写入参数内存块，PCI插卡主方式猝发读内存，读取参数控制字；③从数据内存块读取图像数据。

系统共使用了两个的块状RAM模块。在设定的系统工作方式下，不管扫查深度为多少，每条扫描线上的采样点数都是1024点(包括采样数据和线号等参数)，当AD的采样精度为8bits时，每个块状RAM恰好可以存储两条扫描线的数据。采用两个块状RAM的目的是为了更方便的实现数据的无间隙传输。图2是这种传输方式的示意图。

在控制逻辑的控制下，首先K1，K4闭合，K2，K3断开，两条扫描线的数据缓存在RAM1中；然后K2、K3闭合，K1、K4断开，新的两条扫描线的数据缓存在RAM2中，RAM1中的数据通过PCI总线传入PC机。这种传输方式可以保证数据流无间隙的传入PC机。

I/O读写采用从方式非猝发实现，对数据的传输没有时间上的要求，因此没有采用特殊的纠错处理。

状态和图像数据采用主方式猝发写传输，因此采用对成功发送的数据进行计数的方法来判别猝发传输是否成功，如果传输失败则重新突发传输当前数据，直至数据传输成功。

参数数据以主方式猝发读传输，数据采用FIFO接收，利用设置数据的保留位来判别接收是否成功。如果数据的保留位不是事先设定的值(全1)，则说明参数数据传输失败，此次接收的全部参数数据被丢弃，新的参数数据需要等到扫查完64条扫描线后再重新主方式猝发读取，延迟时间最多为20ms，不会使用户产生参数设定滞后的感觉。为了保证能够通过保留位识别出所有可能的传输失败，需要仔细设定数据保留位的位置。

本系统中的核心器件是FPGA(请见图3～4)。其中，它具有以下功能：

(1)通过PCI总线与PC机通信，读取PC机(主要配置为：为Intel Pentium III 550的CPU，256M内存)的设置和控制命令；

(2)从前端读取状态信息，通过PCI总线传给PC机；

(3)向前端发布控制命令，实时控制前端的工作；

(4)控制高速ADC，将从前端来的模拟回波信号转换成数字信号通过PCI总线传给PC机；

现在介绍图5：

第一部分是PCI接口电路，主要负责从PCI接口接收控制命令和将状态参数和图像数据传到PC机。这部分电路中缓存内存地址、扫查参数、状态参数和图像数据的RAM均用片内的分布式RAM实现。

第二部分是数据缓存电路，主要功能是缓存图像数据。由于XC2S200的片内分布式RAM资源有限，只有75,264bits，因此数据缓存电路用片内块状RAM实现。

第三部分是系统控制电路，主要功能是控制系统时序和协调系统的工作。

第四部分是扫查控制电路，主要功能是控制前端的扫查时序，控制远场增益、近场增益、总增益和视频信号的AD采样。

FPGA电路和PC机通过PCI总线交换数据的协议如下：

①FPGA电路从方式读IO操作，接收PC机写入的控制命令和PC机内存地址；

②FPGA电路主方式猝发读内存操作，从PC机读取扫查参数；

③FPGA电路主方式猝发写内存操作，将图像数据入PC机。

基于软件的数字扫描变换器(即DSC)采用平面二维插补的方法，其实现采用四次查表的高速算法。

平面二维插补的描述如图6所示。扇形图像上超声扫查线按等角增量Vθ均匀分布，扫查线上的采样点按等间隔Vr均匀分布，与落在栅格上的显示像素Z最近邻的四个样本值分别为P_i，j、P_i+1，j、P_i，j+1和P_i+1，j+1。

扇面中的平面二维插补可以分别由模方向和角度方向两次一维线性插补来完成。模方向的插补运算如下：

$Z^{\′}=P_{i,j}(1-\frac{r_e}{\mathrm{Vr}})+P_{i+1,j}\frac{r_e}{\mathrm{Vr}}---\left(1\right)$

$Z^{\′\′}=P_{i,j+1}(1-\frac{r_e}{\mathrm{Vr}})+P_{i+1,j+1}\frac{r_e}{\mathrm{Vr}}---\left(2\right)$

式中Z′和Z″两点位于相邻的两条超声扫描线上且具有与显示像素Z相同的模。r_e为待插值的Z点相对于P_i，j点在模方向上的偏差。

完成模方向的插补后再进行一次角度方向的插补。运算公式如下：

$Z=Z^{\′}(1-\frac{{\mathrm{\θ}}_e}{\mathrm{V\θ}})+Z^{\′\′}\frac{{\mathrm{\θ}}_e}{\mathrm{V\θ}}---\left(3\right)$

式中θ_e为Z点相对于P_i，j点在角度方向的偏差。

(1)、(2)两式代入(3)式，得：

$Z=P_{i,j}(1-\frac{r_e}{\mathrm{Vr}})(1-\frac{{\mathrm{\θ}}_e}{\mathrm{V\θ}})+P_{i+1,j}\frac{r_e}{\mathrm{Vr}}(1-\frac{{\mathrm{\θ}}_e}{\mathrm{V\θ}})+P_{i,j+1}(1-\frac{r_e}{\mathrm{Vr}})+P_{i+1,j+1}\frac{r_e}{\mathrm{Vr}}\frac{{\mathrm{\θ}}_e}{\mathrm{V\θ}}---\left(4\right)$

令 $w_{i,j}=(1-\frac{r_e}{\mathrm{Vr}})(1-\frac{{\mathrm{\θ}}_e}{\mathrm{V\θ}}),$ $w_{i+1,j}=\frac{r_e}{\mathrm{Vr}}(1-\frac{{\mathrm{\θ}}_e}{\mathrm{V\θ}}),$ $w_{i,j+1}=(1-\frac{r_e}{\mathrm{Vr}}),$ $w_{i+1,j+1}=\frac{r_e}{\mathrm{Vr}}\frac{{\mathrm{\θ}}_e}{\mathrm{V\θ}},$ 得：

      Z＝w_i，jP_i，j+w_i+1，jP_i+1，j+w_i，j+1P_i，j+1+w_i+1，j+1P_i+1，j+1    (5)

图7是四次查表的高速算法的示意图。图中的五个表分别是图像数据表、地址权重映射表、扫查数据表、乘法表、对数压缩和γ校正表(γ校正：校正显示器灰度的非线性)。

图像数据表存储的是待显示的图像数据。图像数据经过了DSC、对数压缩和γ校正，可以直接拷贝到显示内存显示。在512×512的显示模式下，图像数据表中的点A(x，y)，x的范围是0～511，y的范围是0～511。

地址权重映射表存储的是图像数据表中各点最近邻的四个样本中的第一个的座标i，j和四个样本的权重w_i，j、w_i+1，j、w_i，j+1和w_i+1，j+1。

扫查数据表存储的是扇形扫查得到的扫查数据。在192条扫查线，每条扫查线1024个采样点的情况下，扫查数据表的大小为192×1024。扫查数据表中的点B(i，j)，i表示θ方向，其范围是0～191，j表示R方向，其范围是0～1023。

乘法表存储的是两个数相乘的结果。采用乘法表取代乘法运算可以提高DSC的速度。在采样精度为8bits，θ_e＝Vθ/32，r_e＝Vr/8的情况下，乘法表的大小为256×256。

对数压缩和γ校正表是一维线性表，存储的是对数据进行对数压缩运算和γ校正运算得到的结果。

四次查表的算法把平面二维插补DSC、对数压缩和γ校正简化为四次查表运算。例如，当需要计算图像数据表中点A(x，y)的图像数据时，先根据(x，y)在地址权重映射表中查出A点最近邻的四个样本中的第一个的座标i，j和四个样本的权重w_i，j、w_i+1，j、w_i，j+1、w_i+1，j+1。再根据(i，j)在扫查数据表中查出四个样本的值P_i，j、P_i+1，j、P_i，j+1和P_i+1，j+1。然后在乘法表中分别查出w_i，jP_i，j，w_i+1，jP_i+1，j，w_i，j+1P_i，j+1，w_i+1，j+1P_i+1，j+1的值，并相加得到P_x，y。最后，根据P_x，y的值从对数压缩和γ校正表查得最后的结果，并存入图像数据表。

四次查表的算法的优点除了运算速度快，插补精度高外，还能很方便的实现图像的放大和翻转、γ校正曲线的修改操作。进行图像的放大和翻转时，需要修改地址权重映射表。而修改γ校正曲线时，需要修改对数压缩和γ校正表。

系统可以实现的功能包括：(1)B模式(B超)、M模式(M超)、B/B模式(同时显示两个B超图像，一个活动，一个冻结)、B/Z模式(同时显示两个B超图像，一个正常显示，一个放大显示)、B/M(同时显示一个B超图像和一个M超图像)显示；(2)可变孔径、4焦点电子聚焦；(3)4级边缘增强，4级帧相关，8种γ灰度校正；(4)任意局部放大，左/右、上/下翻转，90°旋转；(5)图像的软盘存储，MOD或刻录光盘存储；(6)标尺，测量距离、周长、面积、角度和时间等测量功能。

Claims (4)

1.医学超声成像系统，含有PC机，其特征在于，它含有：

共同做在一块现场可编程门阵列即FPGA芯片上的前端硬件控制电路，它含有：扫查控制电路，与该扫查控制电路互连的系统控制电路，与该系统控制电路互连的外部输出即PCI接口电路，同时与该PCI接口电路和系统控制电路互连的数据缓存电路；

PC机：它与上述FPGA芯片中的PCI接口相连；

缓冲电路：输入端与上述FPGA芯片中的扫查控制电路相连，输出为前端控制信号；

串行模/数转换即串行ADC电路：输入为增益状态输入信号，输出端与上述FPGA芯片中的扫查控制电路互连；

高速模/数转换即高速ADC电路：输入为回波信号，输出端与上述FPGA芯片中的扫查控制电路互连。

2.根据权利要求1所述的医学超声成像系统，其特征在于：所述的FPGA是Spartan2 XC2S200即PQ208芯片。

3.根据权利要求1所述的医学超声成像系统，其特征在于：所述的串行ADC是4路8位低速的。

4.根据权利要求1所述的医学超声成像系统，其特征在于：所述的高速ADC是10位20M的。

Images