CN105787898A - 基于fpga的平台直方图均衡化实现方法及其装置 - Google Patents

Abstract

本发明公开了一种基于FPGA的平台直方图均衡化实现方法及其装置，直方图统计模块在帧有效时，对输入的第t帧图像数据进行直方图统计，RAM读写控制模块根据设置的上限平台值，对统计直方图进行处理后输入到RAM；在第t帧图像数据统计完后，读RAM控制模块产生RAM的读信号经RAM读写控制模块送到RAM，并将读出的统计直方图送给直方图累积模块，直方图累积模块对统计直方图进行累积，并经SDRAM仲裁控制模块，将累积直方图写入SDRAM中；第t+1帧图像数据有效时，重复上述统计直方图的操作，同时平台直方图输出模块经SDRAM仲裁控制模块读取第t帧图像的累积直方图计算第t+1帧均衡化后的图像并输出。本发明有效节省了FPGA大量的内部资源，降低了FPGA功耗，提升了运行速率。

Description

基于FPGA的平台直方图均衡化实现方法及其装置

技术领域

本发明属于红外图像处理领域，特别是一种基于FPGA的平台直方图均衡化实现方法及其装置。

背景技术

原始的红外图像普遍存在非均匀性大、对比度低、分辨率差等特点，大大降低了红外成像系统在实际应用中成像的质量

直方图均衡是红外成像系统中实用最广泛的图。因此国内外诸多学者针对红外图像的特点，研究出各种红外图像的处理算法，提升图像的成像质量。像显示技术。直方图均衡图像的灰度映射函数采用原始图像的累计分布函数，通过直方图均衡后图像的像素分布近似满足均衡分布。平台直方图是针对原始直方图均均衡缺点，提出的一种能够抑制背景和噪声，同时提升图像对比度的一种新方法。

胡元刚在《直方图均衡增强算法在实时图像处理中的实现》(液晶与显示)一文中采用了6片DDR和一片FLASH作为直方图均衡过程中的数据缓存，同时采用了FPGA内部的RAM存储映射表数据，大量存储器的使用增大了硬件电路板的面积，不利于小型化，同时增加了系统功耗。

刘延在《基于FPGA的直方图均衡实时并行算法及新架构实现》(红外技术)一文中采用两个RAM乒乓操作存储统计直方图，再另外采用两个RAM乒乓操作存储转换的灰度值，4个RAM的使用占用了大量的FPGA内部资源，使得FPGA难以植入其他算法，制约了成像系统的多功能化。

目前平台直方图大多通过采用两个FPGA内部的RAM来实现，一个用于存储一帧图像的统计直方图，一个用于存储一帧图像的累积直方图。在FPGA内部同时存储两帧图像的直方图信息，占用了FPGA大量的内部资源，降低了FPGA的运行速率，增大了FPGA的功耗，且不利于植入更多的算法实现系统多功能。

发明内容

本发明的目的在于提供一种基于FPGA的平台直方图均衡化实现方法及其装置，解决了因大量的图像数据占用FPGA内部资源导致FPGA功耗增大、运行速率降低、无法植入更多的算法，完善系统功能等问题，优化了平台直方图的实现方法，减少了FPGA内部资源的占用率，降低了系统功耗，提升了运行速率。

实现本发明目的的技术解决方案为：一种基于FPGA的平台直方图均衡化实现方法，算法步骤如下：

步骤1)将大小为M×N，数据位宽为n的输入图像数据送入到直方图统计模块，其中M为列数，N为行数，在帧有效时，对输入的图像数据进行直方图统计，并产生读写RAM控制信号送入到RAM读写控制模块。

步骤2)RAM读写控制模块根据设置的上限平台值，对写入RAM的统计直方图数据进行调整后，写入到RAM中。

步骤3)在统计直方图完成后，当帧无效时，读RAM控制模块产生读RAM的控制信号并经RAM读写控制模块送给RAM，同时将从RAM中读出的平台统计直方图数据送给累积直方图模块。

步骤4)累积直方图模块对统计直方图的数据进行累积，并产生写SDRAM的控制信号送给SDRAM仲裁控制模块，同时直方图统计模块将写数据置0，对RAM进行清空准备下一帧图像数据的统计。

步骤5)SDRAM仲裁控制模块接收直方图累积模块输入的写使能、写数据和写地址信号，产生SDRAM的写控制信号，并将累积直方图写入SDRAM。

步骤6)在下一帧图像数据到来时，对其重复步骤2)至步骤5)，同时，在帧有效时，平台直方图输出模块根据输入的图像数据产生SDRAM的读信号，接收从SDRAM中读出的上一帧图像的累积直方图，计算当前帧均衡化后的图像并输出。

一种基于FPGA的平台直方图实现均衡化实现方法的装置，包括

直方图统计模块，在帧有效时，对输入的图像数据进行直方图统计，并产生FPGA内部存储器RAM的写使能、写数据、写地址、读使能、读数据、读地址，此外在累积直方图模块作累积的同时产生写RAM的控制信号清空RAM；

RAM读写控制模块，仲裁控制，产生输入给RAM的写使能、写数据、写地址、读使能和读地址；

RAM，采用FPGA内部的RAM，存储一帧图像的统计直方图；

读RAM控制模块，在直方图统计完后的帧无效时间内，产生RAM的读使能、读地址，并将读出的数据送给直方图累积模块；

直方图累积模块，对统计直方图进行累积，并产生SDRAM的写使能、写数据和写地址；

SDRAM仲裁控制模块，根据输入的读写控制信号，产生对SDRAM的时钟、地址以及其他读写控制信号；

SDRAM，外部存储器，存储一帧图像的累积直方图；

平台直方图输出模块，在帧有效时，根据输入图像数据产生SDRAM的读使能和读地址，经SDRAM仲裁控制模块读出SDRAM中的累积直方图，并计算均衡化的图像数据输出；

直方图统计模块、读RAM控制模块和直方图累积模块依次连接，RAM读写控制模块分别与直方图统计模块、读RAM控制模块和RAM连接，SDRAM仲裁控制模块分别与直方图累积模块、平台直方图输出模块和SDRAM连接；

第t帧图像数据有效时，直方图统计模块对输入的第t帧图像数据进行直方图统计，RAM读写控制模块根据设置的上限平台值，对统计的直方图数据进行处理后输入到RAM；在第t帧图像数据统计完后，直方图统计模块发出直方图统计完成信号done给读RAM控制模块，读RAM控制模块产生RAM的读信号经RAM读写控制模块送到RAM，并将读出的统计直方图送给直方图累积模块，直方图累积模块对统计直方图进行累积，并经SDRAM仲裁控制模块，将累积直方图写入SDRAM中；第t+1帧图像数据有效时，重复上述统计直方图的操作，同时平台直方图输出模块经SDRAM仲裁控制模块读取第t帧图像的累积直方图计算第t+1帧均衡化后的图像并输出。

本发明与现有技术相比，其显著优点：

(1)通过设置的上限平台值处理统计直方图，将平台直方图写入RAM，同时根据平台值设置RAM的大小，可缩小RAM的位宽，减少FPGA内部资源的使用。

(2)增添SDRAM仲裁控制模块，将累积直方图写入外部存储器SDRAM中，不用占用FPGA内部资源，为其他算法节约了更多空间。

(3)提升了FPGA的运行速率，减小了功耗。

附图说明

图1是本发明基于FPGA的平台直方图均衡化实现方法的结构图。

具体实施方式

下面结合附图对本发明作进一步详细描述。

直方图均衡化是通过输入图像的直方图信息，对图像中像素个数多的灰度级进行展宽，而对图像中像素个数少的灰度进行压缩，从而扩展像元取值的动态范围，提高图像对比度和灰度色调变换，使图像更加清晰。平台直方图均衡化即是在原始直方图均衡化的基础上，增添上限平台值，当某一灰度级在一幅图像中出现的次数大于设定的上限平台值时，则令出现的次数就等于上限平台值，从而抑制图像背景和噪声。

结合图1，一种基于FPGA的平台直方图均衡化实现方法，算法步骤包括：

步骤1)将大小为M×N，数据位宽为n的输入图像数据送入到直方图统计模块，其中M为列数，N为行数，在帧有效时，对输入的图像数据进行直方图统计，并产生读写RAM控制信号送入到RAM读写控制模块。

对输入图像数据进行直方图统计，具体步骤为：

1-1)将输入图像数据作为RAM的地址，读取RAM中相应地址处的数据，即该灰度级的图像像素个数；

1-2)将读出的RAM中的平台直方图统计个数自+1；

1-3)将上述得到的数据再写回1-1)中的同一地址处。

步骤2)RAM读写控制模块根据设置的上限平台值，对写入RAM的统计直方图数据进行调整后，写入到RAM中。

RAM读写控制模块根据设置的上限平台值，对写入RAM的数据进行调整后送到RAM中，即：

$P_T\left(k\right)=\left\{\begin{array}{cc}T& if\left(P\right(k)\≥T)\\ P\left(k\right)& others\end{array}\right.$

其中k表示输入图像的灰度等级，取值范围0～(2ⁿ-1)，P(k)表示统计直方图，T表示设置的上限平台值，P_T(k)表示平台统计直方图。RAM读写控制模块根据设置的上限平台值，可减少RAM的位宽，从而进一步减少FPGA资源的使用。

步骤3)在统计直方图完成后，当帧无效时，读RAM控制模块产生读RAM的控制信号并经RAM读写控制模块送给RAM，依次从0～(2ⁿ-1)，将RAM中的平台统计直方图读出，同时将从RAM中读出的平台统计直方图数据送给累积直方图模块。

步骤4)累积直方图模块对统计直方图的数据进行累积，并产生写SDRAM的控制信号送给SDRAM仲裁控制模块，同时直方图统计模块将写数据置0，对RAM进行清空准备下一帧图像数据的统计。

上述步骤4)中，累积直方图模块对经过平台后的统计直方图进行累积，得到累积直方图F_T(k)：

$F_T\left(k\right)=\underset{j=0}{\overset{k}{\Σ}}{P}_T\left(j\right),(0\≤k\≤2^n-1)$

同时，直方图统计模块将RAM清空等待下一帧图像数据的到来，具体操作为：写RAM的地址从0～(2ⁿ-1)遍历，写RAM的数据置0。

步骤5)SDRAM仲裁控制模块接收直方图累积模块输入的写使能、写数据和写地址信号，产生SDRAM的写控制信号，并将累积直方图写入SDRAM。

步骤6)在下一帧图像数据到来时，对其重复步骤2)至步骤5)，同时，在帧有效时，平台直方图输出模块根据输入的图像数据产生SDRAM的读信号，接收从SDRAM中读出的上一帧图像的累积直方图，计算当前帧均衡化后的图像并输出。

上述步骤6)中，接收从SDRAM中读出的上一帧图像的累积直方图，计算当前帧均衡化后的图像并输出，具体步骤为：

6-1)将输入的下一帧图像数据的灰度值作为SDRAM的读地址，经SDRAM仲裁控制模块送入到SDRAM；

6-2)SDRAM仲裁控制模块接收SDRAM读出的数据并送给平台直方图输出模块；

6-3)平台直方图输出模块接收到读出的累积直方图时，进行如下计算：

$D_T\left(k\right)=\frac{R_{range}\×F_T\left(k\right)}{F_T(2^n-1)}$

其中，R_range是均衡化后的灰度范围，F_T(2ⁿ-1)表示一帧图像平台统计直方图后的有效像素数，D_T(k)表示平台直方图均衡化后的输出图像。SDRAM仲裁控制模块的目的是协调多个算法同时使用一片SDRAM，发挥SDRAM高速、大存储量的功能。

一种基于FPGA的平台直方图实现均衡化实现方法的装置，其特征在于：包括直方图统计模块，在帧有效时，对输入的图像数据进行直方图统计，并产生FPGA内部存储器RAM的写使能、写数据、写地址、读使能、读数据、读地址，此外在累积直方图模块作累积的同时产生写RAM的控制信号清空RAM；

RAM读写控制模块，仲裁控制，产生输入给RAM的写使能、写数据、写地址、读使能和读地址；RAM，采用FPGA内部的RAM，存储一帧图像的统计直方图；

读RAM控制模块，在直方图统计完后的帧无效时间内，产生RAM的读使能、读地址，并将读出的数据送给直方图累积模块；

直方图累积模块，对统计直方图进行累积，并产生SDRAM的写使能、写数据和写地址；

SDRAM仲裁控制模块，根据输入的读写控制信号，产生对SDRAM的时钟、地址以及其他读写控制信号；

SDRAM，外部存储器，存储一帧图像的累积直方图；

平台直方图输出模块，在帧有效时，根据输入图像数据产生SDRAM的读使能和读地址，经SDRAM仲裁控制模块读出SDRAM中的累积直方图，并计算均衡化的图像数据输出；

直方图统计模块、读RAM控制模块和直方图累积模块依次连接，RAM读写控制模块分别与直方图统计模块、读RAM控制模块和RAM连接，SDRAM仲裁控制模块分别与直方图累积模块、平台直方图输出模块和SDRAM连接。

第t帧图像数据有效时，直方图统计模块对输入的第t帧图像数据进行直方图统计，RAM读写控制模块根据设置的上限平台值，对统计的直方图数据进行处理后输入到RAM；在第t帧图像数据统计完后，直方图统计模块发出直方图统计完成信号done给读RAM控制模块，读RAM控制模块产生RAM的读信号经RAM读写控制模块送到RAM，并将读出的统计直方图送给直方图累积模块，直方图累积模块对统计直方图进行累积，并经SDRAM仲裁控制模块，将累积直方图写入SDRAM中；第t+1帧图像数据有效时，重复上述统计直方图的操作，同时平台直方图输出模块经SDRAM仲裁控制模块读取第t帧图像的累积直方图计算第t+1帧均衡化后的图像并输出。

实施例1

采用分辨率为640×512，位宽为12的输入图像，采用FPGA的型号为EP3C40F484I7，设置上限平台值为512，将图像输入平台直方图均衡化模块，对图像进行直方图均衡化处理。

表1-1采用两个RAM的直方图均衡化实现方法的资源占用情况

表1-2本发明的资源占用情况

表2-1采用两个RAM的直方图均衡化方法的系统程序占FPGA的资源情况

表2-2采用本发明的系统程序占FPGA的资源情况

资源类型	占用情况
		总逻辑元件(Total logic elements)	13,182/39,600(33％)
总组合功能(Total combinational functions)	10,829/39,600(22％)
		专用逻辑寄存器(Dedicated logic registers)	7,718/39,600(19％)
总内存碎片(Total memory bits)	533,783/1,161,216(46％)

结合表1-1和表1-2，表1-1为采用两个RAM存储直方图均衡化过程中产生的统计直方图、累积直方图数据的实现方法所占用FPGA资源的情况，该方法直方图均衡模块(his_equ)占用FPGA的内存碎片(memorybits)为317630，表1-2为本发明采用的方法所占用FPGA资源的情况，直方图均衡模块(his_equ)占用FPGA的内存碎片(memorybits)为175951。将算法植入系统程序，结合表2-1和表2-2进行对比，表2-1为采用两个RAM的直方图均衡系统程序，该系统程序占用FPGA总内存碎片(totalmemorybits)的65％，表2-2为采用本发明的系统程序占用FPGA资源的情况，系统程序占FPGA资源的46％，有效减少了FPGA内部资源的占用率，为植入其他算法留出了空间，并降低系统功耗，提升系统的运行速率。

Claims (8)

1.一种基于FPGA的平台直方图均衡化实现方法，其特征在于，算法步骤如下：

步骤1)将大小为M×N，数据位宽为n的输入图像数据送入到直方图统计模块，其中M为列数，N为行数，在帧有效时，对输入的图像数据进行直方图统计，并产生读写RAM控制信号送入到RAM读写控制模块；

步骤2)RAM读写控制模块根据设置的上限平台值，对写入RAM的统计直方图数据进行调整后，写入到RAM中；

步骤3)在统计直方图完成后，当帧无效时，读RAM控制模块产生读RAM的控制信号并经RAM读写控制模块送给RAM，同时将从RAM中读出的平台统计直方图数据送给累积直方图模块；

步骤4)累积直方图模块对统计直方图的数据进行累积，并产生写SDRAM的控制信号送给SDRAM仲裁控制模块，同时直方图统计模块将写数据置0，对RAM进行清空准备下一帧图像数据的统计；

步骤5)SDRAM仲裁控制模块接收直方图累积模块输入的写使能、写数据和写地址信号，产生SDRAM的写控制信号，并将累积直方图写入SDRAM；

步骤6)在下一帧图像数据到来时，对其重复步骤2)至步骤5)，同时，在帧有效时，平台直方图输出模块根据输入的图像数据产生SDRAM的读信号，接收从SDRAM中读出的上一帧图像的累积直方图，计算当前帧均衡化后的图像并输出。

2.根据权利要求1所述的基于FPGA的平台直方图均衡化实现方法，其特征在于：上述步骤1)中，对输入图像数据进行直方图统计，具体步骤为：

1-1)将输入图像数据作为RAM的地址，读取RAM中相应地址处的数据，即该灰度级的图像像素个数；

1-2)将读出的RAM中的平台直方图统计个数自+1；

1-3)将上述得到的数据再写回1-1)中的同一地址处。

3.根据权利要求1的基于FPGA的平台直方图均衡化实现方法，其特征在于：上述步骤2)中，RAM读写控制模块根据设置的上限平台值，对写入RAM的数据进行调整后送到RAM中，即：

$P_T\left(k\right)=\left\{\begin{array}{cc}T& if\left(P\right(k)\≥T)\\ P\left(k\right)& others\end{array}\right.$

其中k表示输入图像的灰度等级，取值范围0～(2ⁿ-1)，P(k)表示统计直方图，T表示设置的上限平台值，P_T(k)表示平台统计直方图。

4.根据权利要求1的基于FPGA的平台直方图均衡化实现方法，其特征在于：上述步骤3)中，在统计直方图完成后，当帧无效时，读RAM控制模块产生RAM的读地址：依次从0～(2ⁿ-1)，将RAM中的平台统计直方图读出，并送给累积直方图模块。

5.根据权利要求1的基于FPGA的平台直方图均衡化实现方法，其特征在于：上述步骤4)中，累积直方图模块对经过平台后的统计直方图进行累积，得到累积直方图F_T(k)：

$F_T\left(k\right)=\underset{j=0}{\overset{k}{\Σ}}{P}_T\left(j\right),(0\≤k\≤2^n-1)$

同时，直方图统计模块将RAM清空等待下一帧图像数据的到来，具体操作为：写RAM的地址从0～(2ⁿ-1)遍历，写RAM的数据置0。

6.根据权利要求1所述的基于FPGA的平台直方图均衡化实现方法，其特征在于：上述步骤6)中，接收从SDRAM中读出的上一帧图像的累积直方图，计算当前帧均衡化后的图像并输出，具体步骤为：

6-1)将输入的下一帧图像数据的灰度值作为SDRAM的读地址，经SDRAM仲裁控制模块送入到SDRAM；

6-2)SDRAM仲裁控制模块接收SDRAM读出的数据并送给平台直方图输出模块；

6-3)平台直方图输出模块接收到读出的累积直方图时，进行如下计算：

$D_T\left(k\right)=\frac{R_{range}\×F_T\left(k\right)}{F_T(2^n-1)}$

其中，R_range是均衡化后的灰度范围，F_T(2ⁿ-1)表示一帧图像平台统计直方图后的有效像素数，D_T(k)表示平台直方图均衡化后的输出图像。

7.根据权利要求1所述的基于FPGA的平台直方图均衡化实现方法，其特征在于：所述RAM采用FPGA内部的RAM。

8.一种基于FPGA的平台直方图实现均衡化实现方法的装置，其特征在于：包括

直方图统计模块，在帧有效时，对输入的图像数据进行直方图统计，并产生FPGA内部存储器RAM的写使能、写数据、写地址、读使能、读数据、读地址，此外在累积直方图模块作累积的同时产生写RAM的控制信号清空RAM；

RAM读写控制模块，仲裁控制，产生输入给RAM的写使能、写数据、写地址、读使能和读地址；

RAM，采用FPGA内部的RAM，存储一帧图像的统计直方图；

读RAM控制模块，在直方图统计完后的帧无效时间内，产生RAM的读使能、读地址，并将读出的数据送给直方图累积模块；

直方图累积模块，对统计直方图进行累积，并产生SDRAM的写使能、写数据和写地址；

SDRAM仲裁控制模块，根据输入的读写控制信号，产生对SDRAM的时钟、地址以及其他读写控制信号；

SDRAM，外部存储器，存储一帧图像的累积直方图；

平台直方图输出模块，在帧有效时，根据输入图像数据产生SDRAM的读使能和读地址，经SDRAM仲裁控制模块读出SDRAM中的累积直方图，并计算均衡化的图像数据输出；

直方图统计模块、读RAM控制模块和直方图累积模块依次连接，RAM读写控制模块分别与直方图统计模块、读RAM控制模块和RAM连接，SDRAM仲裁控制模块分别与直方图累积模块、平台直方图输出模块和SDRAM连接；

第t帧图像数据有效时，直方图统计模块对输入的第t帧图像数据进行直方图统计，RAM读写控制模块根据设置的上限平台值，对统计的直方图数据进行处理后输入到RAM；在第t帧图像数据统计完后，直方图统计模块发出直方图统计完成信号done给读RAM控制模块，读RAM控制模块产生RAM的读信号经RAM读写控制模块送到RAM，并将读出的统计直方图送给直方图累积模块，直方图累积模块对统计直方图进行累积，并经SDRAM仲裁控制模块，将累积直方图写入SDRAM中；第t+1帧图像数据有效时，重复上述统计直方图的操作，同时平台直方图输出模块经SDRAM仲裁控制模块读取第t帧图像的累积直方图计算第t+1帧均衡化后的图像并输出。