CN103793873A - 图像像素中值的获取方法和装置 - Google Patents

Abstract

本申请提供了一种图像像素中值的获取方法和装置，该方法包括：接收图像数据；统计图像数据中每个像素值对应的像素点个数；从图像数据的最小像素值开始，按照像素值从小到大的顺序，对图像数据中的像素值对应的像素点个数进行累加；在累加的和首次大于或等于图像数据的像素点总个数的一半时，获取累加的最大像素值作为图像数据的像素中值。本申请减少了求取图像像素中值的计算量，提高了工作效率。

Description

图像像素中值的获取方法和装置

技术领域

本申请涉及图像处理领域，特别是涉及一种图像像素中值的获取方法和装置。

背景技术

在智能视频和图像分析领域，图像某个区域的灰度中值往往作为重要的区域或目标特征，以便用于模式识别。在图像区域的灰度分布不均匀的情况下，相对于区域的均值而言，中值更能真实地反映目标对象的特征。

在现有技术中，存在以下两种获取图像中值的方法：

方法一、基于软件的图像中值求取算法。

对图像数据序列{data[0],data[1],data[2]…data[k]…data[n]}采用冒泡法排序后，选择序列中间位置的数据作为中值。

冒泡法包括：首先将data[0]与data[1]进行比较，如果data[0]<data[1]，则交换data[0]和data[1]的值，否则二者位置不变；然后采用新的data[0]与data[2]进行同样的比较操作，data[0]依次与后面的数据比较，直到与data[n]的比较完才结束一次冒泡过程，确定出最终的data[0]。然后采用同样的方法确定第二小的data[1]，直至完成后面的n-3个数据的比较。如此循环以上步骤，即，每个循环内完成一次data[k]与后面的数据进行类似的比较，直到所有的数据比较结束，则获得了一个从大到小顺序排列的新序列。

方法二：基于现场可编辑逻辑门阵列（FieldProgrammableGateArray，FPGA）图像中值求取方案。

在FPGA中实现图像像素求中值的方法主要是为了进行图像滤波，滤波的模板都很小，要么采用一维的3到5个点，要么采用二维的3*3或者5*5的矩阵，其实现的原理与上述算法基本相同，只是采用了FPGA的硬件逻辑进行实现。

上述方法各有其缺点：

方法一采用冒泡法，当数据量较大时，计算量也随之增大，占用了处理器宝贵的计算资源，容易成为嵌入式系统的性能瓶颈；

方法二主要用于图像滤波的应用，且仅仅适用于小尺寸的中值滤波模板。

总之，需要本领域技术人员迫切解决的一个技术问题就是：如何降低计算图像像素中值的计算量。

发明内容

本申请所要解决的技术问题是提供一种图像像素中值的获取方法和装置，能够降低求取图像像素中值的计算量。

为了解决上述问题，本申请公开了一种图像像素中值的获取方法，包括：接收图像数据；统计图像数据中每个像素值对应的像素点个数；从图像数据的最小像素值开始，按照像素值从小到大的顺序，对图像数据中的像素值对应的像素点个数进行累加；在累加的和首次大于或等于图像数据的像素点总个数的一半时，获取累加的最大像素值作为图像数据的像素中值。

优选地，统计图像数据中每个像素值对应的像素点个数，包括：从图像数据中获取第一输出像素和第二输出像素；当第一输出像素和第二输出像素相等时，将第二输出像素对应的计数器的值加1；否则，将计数器的值保存在第二输出像素对应的随机存取存储器RAM的存储区域中。

优选地，图像数据的像素值包括256个等级，RAM提供256深度的存储区域，用于存储图像数据的像素值的像素点个数，其中，每个像素值和每个存储区域的深度的值相对应。

优选地，从图像数据的最小像素值开始，按照像素值从小到大的顺序，对图像数据中的像素值对应的像素点个数进行累加，包括：图像数据的像素值和存储像素值对应的像素点个数的RAM的深度值相等；从RAM深度值为0的存储区域中存储的像素点个数开始，按照深度值从小到大的顺序，对RAM中存储的像素点个数进行累加。

优选地，在累加的和首次大于或等于图像数据的像素点总个数的一半时，获取累加的最大像素值作为图像数据的像素中值，包括：在累加的和首次大于或等于图像数据的像素点总个数的一半时，获取累加的深度值最大的存储区域对应的像素值作为图像数据的像素中值。

为了解决上述问题，本申请公开了一种图像像素中值的获取装置，包括：接收模块，用于接收图像数据；统计模块，用于统计图像数据中每个像素值对应的像素点个数；累加模块，用于从图像数据的最小像素值开始，按照像素值从小到大的顺序，对图像数据中的像素值对应的像素点个数进行累加；获取模块，用于在累加的和首次大于或等于图像数据的像素点总个数的一半时，获取累加的最大的像素值作为图像数据的像素中值。

优选地，统计模块还用于：从图像数据中获取第一输出像素和第二输出像素；当第一输出像素和第二输出像素相等时，将第二输出像素对应的计数器的值加1；否则，将计数器的值保存在第二输出像素对应的随机存取存储器RAM的存储区域中。

优选地，图像数据的像素值包括256个等级，RAM提供256深度的存储区域，用于存储图像数据的像素值的像素点个数，其中，每个像素值和每个存储区域的深度的值相对应。

优选地，累加模块还用于：图像数据的像素值和存储像素值对应的像素点个数的RAM的深度值相等；从RAM深度值为0的存储区域中存储的像素点个数开始，按照深度值从小到大的顺序，对RAM中存储的像素点个数进行累加。

优选地，获取单元还用于在累加的和首次大于或等于图像数据的像素点总个数的一半时，获取累加的深度值最大的存储区域对应的像素值作为图像数据的像素中值。

与现有技术相比，本申请具有以下优点：

在现有技术中，采用冒泡法将数据进行从大到小的排列之后，取中间位置的数作为中值，当数据量较大时，冒泡法使用的计算量也会很大。在本实施例中，在获取到图像之后，将图像中的像素值进行计数，从图像数据的最小像素值开始，按照像素值从小到大的顺序，对图像数据中的像素值对应的像素点个数进行累加，直到累加的和首次大于或等于图像数据的像素点总个数的一半，此时的最大像素值即为中值，使用本申请的方法，不需要采用冒泡法对数据进行排序，因此，减少了求取图像像素中值的计算量，提高了工作效率。

附图说明

图1是根据本发明实施例的一种图像像素中值的获取方法的流程图；

图2是根据本发明实施例的基于FPGA的算法实现结构的示意图；

图3是根据本发明实施例的一种图像像素中值的获取装置的结构框图。

具体实施方式

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

参照图1，示出了本申请一种图像像素中值的获取方法，该方法可以在FPGA中实现，该方法包括：

步骤102，接收图像数据；

步骤104，统计图像数据中每个像素值对应的像素点个数；

在具体实现时，可以从图像数据中获取第一输出像素和第二输出像素；当第一输出像素和第二输出像素相等时，将第二输出像素对应的计数器的值加1；否则，将计数器的值保存在第二输出像素对应的随机存取存储器（Random-AccessMemory，RAM）的存储区域中。通过该方式，可以统计出图像数据中第二输出像素的像素点个数。对图像数据中的每个像素都可以采用这样的方式统计出像素点个数。

在本发明实施例中，图像数据的像素值可以被量化为256个等级，RAM提供256深度的存储区域，用于存储图像数据的像素值的像素点个数，其中，每个像素值和每个存储区域的深度的值相对应。例如，图像数据的像素值可以是0-255之间的任意值，RAM提供深度值为0-255的存储区域，其中，像素值为n的像素点个数存储在深度值为n的存储区域内，n为0-255中的任意值，FPGA在接收到图像数据之后，获取其中的像素值为n的点，通过计数器统计像素值为n的像素点个数，将其存储在RAM中深度值为n的存储区域内，从而形成表示像素点个数的直方图。需要说明的是，本实施例仅是以像素采用8bit量化时为例，此时，像素值有256个等级，所以RAM深度为256，但是，图像数据的像素值并不限于256个等级，对于其他bit数的量化，可以相应地改变RAM深度的大小。

步骤106，从图像数据的最小像素值开始，按照像素值从小到大的顺序，对图像数据中的像素值对应的像素点个数进行累加；

在本发明实施例的一个优选实例中，图像数据的像素值和存储像素值对应的像素点个数的RAM的深度值相等；从RAM深度值为0的存储区域中存储的像素点个数开始，按照深度值从小到大的顺序，对RAM中存储的像素点个数进行累加。

FPGA在形成表示像素点个数的直方图之后，可以通过输出端进行直方图的累加运算，例如，从深度值为0的存储区域开始，按照深度值从小到大的顺序，将RAM中存储的表示像素点个数的直方图进行累加，先是累加前2个，然后累加前3个，直到累加的和首次大于或等于图像数据的像素点总个数的一半，则停止累加。

步骤108，在累加的和首次大于图像数据的像素点总个数的一半时，获取累加的最大的像素值作为图像数据的像素中值。

在本发明实施例的优选实例中，在累加的和首次大于或等于图像数据的像素点总个数的一半时，获取深度值最大的存储区域对应的像素值作为图像数据的像素中值。例如，当累加到深度值为m的存储区域时，累加的和首次大于或等于图像数据的像素点总个数的一半，此时，像素值m为图像数据的像素中值。

在现有技术中，采用冒泡法将数据进行从大到小的排列之后，取中间位置的数作为中值，当数据量较大时，冒泡法使用的计算量也会很大。在本实施例中，在获取到图像之后，将图像中的像素值进行计数，从图像数据的最小像素值开始，按照像素值从小到大的顺序，对图像数据中的像素值对应的像素点个数进行累加，直到累加的和首次大于或等于图像数据的像素点总个数的一半，此时的最大像素值即为中值，使用本申请的方法，不需要采用冒泡法对数据进行排序，因此，减少了计算量，提高了工作效率。

本发明实施例还提供了一种基于直方图分布的图像中值求取方法，在该方法中，FPGA中采用嵌入式的RAM资源和接口电路实现图像像素的直方图的统计和积分求取，通过流水处理和乒乓操作，实现图像直方图分布的统计。当计算的积分面积超过统计面积的一半时，就将当前积分的位置作为图像区域的中值进行输出。

由于图像像素一般采用8比特（bits）的量化，即像素被量化为256个等级，因此，本实施例可以通过一个32位宽*256深度的存储结构阵列（array）[256]（相当于一个有256个元素的数组）统计出每一级像素值在图像区域中占用的面积（即，像素的点数），获得该图像区域的分布直方图，该分布直方图可以为灰度、YUV（YUV也称为YCrCb，是被欧洲电视系统所采用的一种颜色编码方法）图像或者RGB（红绿蓝）图像中的某一个通道的分布直方图，同时统计出这个图像区域的面积和（SUM），即，该图像区域的总的像素点数。从像素的等级为0的位置（对应于存储结构array[0]）开始，逐次向上做直方图统计结果的累加，即，从像素值为0开始，依次增加像素值，对像素值对应的像素点个数据进行累加，累加结果为r_data2，当该值刚好大于或等于面积的一半时（即图2中的data2>=(SUM>>1)），则将当前的像素等级作为中值输出。需要说明的是，32比特的存储结构阵列的位宽仅是一种示例，在具体实现时，可以根据图像的总面积来改变存储结构阵列的位宽。

图2是根据本发明实施例的基于FPGA的算法实现结构的示意图，通过该结构，使用下面流程获得图像的像素中值：

1、统计图像面积：当图像的帧头hd（帧头指示一帧图像已到达FPGA，可以对该帧图像进行处理）信号到达FPGA之后，清零图像面积统计寄存器SUM以及当前BANK的RAM存储单元，然后，开始统计该图像像素点的个数，当end信号到达时，停止计数，保持SUM的计数值并对其右移1位，得到图像一半的面积值SUM_HALF。对图像面积进行统计时，可以使用一个深度为256的RAM完成统计，为了进行流水操作，本实施例使用一个深度为512的RAM，其相当于2块深度为256的RAM，将深度为512的RAM分为2个存储区域（BANK），以轮流对RAM的上下两个BANK进行操作，从而提高图像处理的效率。帧头信号用作RAM的BANK选择信号（banksel）的控制，从而实现乒乓操作。

2、统计图像的直方图分布：如图2所示，对输入的图像数据打两拍，第一拍输出数据PIXEL_DATA，第二拍输出数据PIXEL_DATA_D1，第一拍的输出PIXEL_DATA作为RAM的读地址。如果PIXEL_DATA和PIXEL_DATA_D1相等，则计数器（CNT）的值加1，其中，CNT的值为前一个像素值为PIXEL_DATA_D1的像素点个数；如果PIXEL_DATA和PIXEL_DATA_D1不等，则将CNT与RAM的读取结果（在此操作之前已经统计到的PIXEL_DATA的像素点个数）相加得到要写入RAM的write_data，同时会产生RAM的写使能wrtie_en有效信号，并将新的统计结果写入RAM中，写地址为PIXEL_DATA_D1，其中，RAM的读取结果为在此操作之前已经统计到的PIXEL_DATA的像素点个数。重复上述步骤，直到END信号到达，通过该方法，统计出图像的直方图。

3、累加寻找中值：当END_D2信号有效时，清除RAM的B口r_addr（读地址），使其从0开始逐渐递增，并且，清零r_data2寄存器，对RAM的B口读出的数据进行累加，将累加的结果与SUM_HALF进行比较，如果r_data2<SUM_HAL，则继续递增地址r_addr并累加读出的数据，直到条件不满足r_data2<SUM_HAL，一旦r_data2<SUM_HAL条件不满足，则将当前r_addr的值输出给中值（MIDDLE）寄存器，作为求取的中值结果，并产生有效（valid）信号以指示结果有效。

在本实施例中，FPGA求取图像区域的中值时，利用了图像像素的值量化为256个等级的特点，采用两块内嵌的32bits*256的RAM来统计像素的直方图，通过设计该RAM的接口电路，实现RAM的A端进行图像数据流的实时统计，RAM的B口电路实现直方图分布的累加与中值判定逻辑。本实施例的时间复杂度可以达到小于SUM+256个时钟，仅仅消耗了片内的一块乒乓RAM和少量寄存器资源，且不占任何的软件计算资源，可以有效地为相应的软件算法加速。并且，通过RAM接口电路的流水与乒乓操作，使得图像区域中值的求取过程可以实时进行，有效地解决了大量图像数据求取中值时产生的计算量过大和实时性差的问题。

如图3所示，示出了一种图像像素中值的获取装置，该装置用于实现上述方法，因此，上述方法实施例中的特征可以应用到本实施例中。该装置可以是FPGA，该FPGA中包含RAM。该装置包括：

接收模块302，用于接收图像数据；

统计模块304，用于统计图像数据中每个像素值对应的像素点个数；

累加模块306，用于从图像数据的最小像素值开始，按照像素值从小到大的顺序，对图像数据中的像素值对应的像素点个数进行累加；

获取模块308，用于在累加的和首次大于或等于图像数据的像素点总个数的一半时，获取累加的最大像素值作为图像数据的像素中值。

在本发明实施例的一个优选实例中，统计模块304还用于：

从图像数据中获取第一输出像素和第二输出像素；

当第一输出像素和第二输出像素相等时，将第二输出像素对应的计数器的值加1；否则，将计数器的值保存在第二输出像素对应的RAM的存储区域中。

在本发明实施例的一个优选实例中，图像数据的像素值被量化为256个等级，RAM提供256深度的存储区域，用于存储图像数据的像素值的个数，其中，每个像素值和每个存储区域的深度的值相对应。

在本发明实施例的一个优选实例中，累加模块306还用于：

图像数据的像素值和存储像素值对应的像素点个数的RAM的深度值相等；从RAM深度值为0的存储区域中存储的像素点个数开始，按照深度值从小到大的顺序，对RAM中存储的像素点个数进行累加。

在本发明实施例的一个优选实例中，获取单元308还用于在累加的和首次大于或等于图像数据的像素点总个数的一半时，获取深度值最大的存储区域对应的像素值作为图像数据的像素中值。

在现有技术中，采用冒泡法将数据进行从大到小的排列之后，取中间位置的数作为中值，当数据量较大时，冒泡法使用的计算量也会很大。在本实施例中，在获取到图像之后，将图像中的像素值进行计数，从图像数据的最小像素值开始，按照像素值从小到大的顺序，对图像数据中的像素值对应的像素点个数进行累加，直到累加的和首次大于或等于图像数据的像素点总个数的一半，此时的最大像素值即为中值，使用本申请的方法，不需要采用冒泡法对数据进行排序，因此，减少了计算量，提高了工作效率。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于系统实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上对本申请所提供的一种图像像素中值的获取方法和装置，进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种图像像素中值的获取方法，其特征在于，包括：

接收图像数据；

统计所述图像数据中每个像素值对应的像素点个数；

从所述图像数据的最小像素值开始，按照像素值从小到大的顺序，对所述图像数据中的像素值对应的像素点个数进行累加；

在累加的和首次大于或等于所述图像数据的像素点总个数的一半时，获取累加的最大像素值作为所述图像数据的像素中值。

2.如权利要求1所述的方法，其特征在于，统计所述图像数据中每个像素值对应的像素点个数，包括：

从所述图像数据中获取第一输出像素和第二输出像素；

当所述第一输出像素和所述第二输出像素相等时，将所述第二输出像素对应的计数器的值加1；否则，将所述计数器的值保存在所述第二输出像素对应的随机存取存储器RAM的存储区域中。

3.如权利要求2所述的方法，其特征在于，所述图像数据的像素值包括256个等级，所述RAM提供256深度的存储区域，用于存储所述图像数据的像素值的像素点个数，其中，每个像素值和每个存储区域的深度的值相对应。

4.如权利要求1至3中任一项所述的方法，其特征在于，从所述图像数据的最小像素值开始，按照像素值从小到大的顺序，对所述图像数据中的像素值对应的像素点个数进行累加，包括：

所述图像数据的像素值和存储所述像素值对应的像素点个数的RAM的深度值相等；从RAM深度值为0的存储区域中存储的像素点个数开始，按照深度值从小到大的顺序，对RAM中存储的像素点个数进行累加。

5.如权利要求4所述的方法，其特征在于，在累加的和首次大于或等于所述图像数据的像素点总个数的一半时，获取累加的最大像素值作为所述图像数据的像素中值，包括：

在累加的和首次大于或等于所述图像数据的像素点总个数的一半时，获取累加的深度值最大的存储区域对应的像素值作为所述图像数据的像素中值。

6.一种图像像素中值的获取装置，其特征在于，包括：

接收模块，用于接收图像数据；

统计模块，用于统计所述图像数据中每个像素值对应的像素点个数；

累加模块，用于从所述图像数据的最小像素值开始，按照像素值从小到大的顺序，对所述图像数据中的像素值对应的像素点个数进行累加；

获取模块，用于在累加的和首次大于或等于所述图像数据的像素点总个数的一半时，获取累加的最大的像素值作为所述图像数据的像素中值。

7.如权利要求6所述的装置，其特征在于，统计模块还用于：

从所述图像数据中获取第一输出像素和第二输出像素；

当所述第一输出像素和所述第二输出像素相等时，将所述第二输出像素对应的计数器的值加1；否则，将所述计数器的值保存在所述第二输出像素对应的随机存取存储器RAM的存储区域中。

8.如权利要求7所述的装置，其特征在于，所述图像数据的像素值包括256个等级，所述RAM提供256深度的存储区域，用于存储所述图像数据的像素值的像素点个数，其中，每个像素值和每个存储区域的深度的值相对应。

9.如权利要求6至8中任一项所述的装置，其特征在于，所述累加模块还用于：

所述图像数据的像素值和存储所述像素值对应的像素点个数的RAM的深度值相等；从RAM深度值为0的存储区域中存储的像素点个数开始，按照深度值从小到大的顺序，对RAM中存储的像素点个数进行累加。

10.如权利要求9所述的装置，其特征在于，所述获取单元还用于在累加的和首次大于或等于所述图像数据的像素点总个数的一半时，获取累加的深度值最大的存储区域对应的像素值作为所述图像数据的像素中值。

Images