CN108322189B - 一种微扰相位调制dds信号产生方法 - Google Patents

一种微扰相位调制dds信号产生方法 Download PDF

Info

Publication number
CN108322189B
CN108322189B CN201710038011.2A CN201710038011A CN108322189B CN 108322189 B CN108322189 B CN 108322189B CN 201710038011 A CN201710038011 A CN 201710038011A CN 108322189 B CN108322189 B CN 108322189B
Authority
CN
China
Prior art keywords
perturbation
phase
phase modulation
sine
accumulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710038011.2A
Other languages
English (en)
Other versions
CN108322189A (zh
Inventor
宋茂忠
宋纪康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University of Aeronautics and Astronautics
Original Assignee
Nanjing University of Aeronautics and Astronautics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing University of Aeronautics and Astronautics filed Critical Nanjing University of Aeronautics and Astronautics
Priority to CN201710038011.2A priority Critical patent/CN108322189B/zh
Publication of CN108322189A publication Critical patent/CN108322189A/zh
Application granted granted Critical
Publication of CN108322189B publication Critical patent/CN108322189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本发明公开了一种微扰相位调制DDS正弦波信号产生方法,它不同于用单一频率控制字单累加器的普通DDS,而是从正弦波波形的时域采样过程入手,通过两个控制字两个累加器的相互作用,产生整数采样点时刻加微小扰动的分数采样点时刻,实现每个正弦周期的精确时刻采样,用相位微扰和正交相位调制来合成正弦波,由于微扰分量采用独立累加器,可以近似计算微扰相位的三角函数值,减小了三角函数的查表容量,提高了频率分辨率,解决了高分辨率多普勒频偏副载波数字信号生成问题,为无线接收同步系统或低相位噪声正弦波信号产生提供了新方法。

Description

一种微扰相位调制DDS信号产生方法
一、技术领域
本发明属于信号设计和信号处理技术领域,尤其涉及正弦波的信号产生、接收和同步的数字电子系统设计技术,是一种高频率分辨率的正弦波信号合成新方法。
二、背景技术
直接数字综合DDS(Direct Digital Synthesizer)是现代数字电子系统常用的一种正弦波产生方法,但DDS需要一个较大的三角函数表,也要进行地址的有限截短,产生了相位误差,引起了正弦信号中的相位噪声,如何利用较小硬件资源产生高质量的正弦信号仍然是一个不断追求的热点问题。
普通的DDS都是用频率控制字的累加产生线性相位,直接查正弦表产生正弦波。由于数字系统设计中累加器位宽有限,三角函数表容量有限和正弦幅度量化都会引入相位噪声,许多文献和专利都在减小相位噪声方面做了大量工作。例如采用了恒定频率时钟对相位累加器输出进行脉宽调制采样来抑制幅度量化误差造成的杂散,采用压缩ROM容量,或者相位抖动注入的方法来抑制相位截断误差造成的杂散。也有从相位累加器输出数据位数和正弦幅度值量化宽度对DDS输出杂散的影响出发,分析由相位截断误差和幅度量化误差引入的杂散谱线,给出选取相位累加器输出数据位数和正弦幅度值量化宽度的折中选择算法等等。但研究的基本点都是基于单频率控制字、单累加器会产生无穷的相位点集合,而有限的表不可能查出无限相位点,这也是普通DDS的不足之处。本专利从正弦波形信号的采样过程入手,通过两个控制字两个累加器的相互控制,产生整数采样点时刻和微小扰动的分数采样点时刻,通过时间叠加生成每个周期的精确采样点,由相位微扰和正交相位调制来合成正弦波,其中微扰相位的三角函数可以近似计算,减小了三角函数表的容量,也提高频率分辨率,为进一步降低相位噪声提供了新思路。
三、发明内容
1、发明目的
本发明的目的是提供一种正弦产生的新方法,以减小DDS中三角函数表的容量,提高正弦波的频率分辨率,解决含有细微多普勒频偏的正弦副载波信号产生、同步和跟踪的数字电子系统设计问题。
2、技术方案
为了达到上述发明目的,本发明包括下列步骤:
(1)将待产生的正弦波信号分解为微扰相位对整数点载波的正交相位调制形式
如果待产生的正弦信号周期为T0,频率为
Figure BSA0000139476610000021
用驱动时钟周期为Ts,频率为
Figure BSA0000139476610000022
的时钟采样,
Figure BSA0000139476610000023
式中m是一个TO正弦周期内能采到的整数倍个Ts周期数,x是剩余的小数部分。不同周期m个采样点的采样时刻由于x的存在,不断累积给精确波形生成带来复杂性。但采样时刻还是有规律可循的。如图1所示,设从0时刻开始采样,第一周期最后一个样本为ab,第二个周期第一样本为cd,令ap=yTs。第二个周期的采样点比第一个周期的采样点右移动了(1-x)Ts,因此第i周期的采样点偏大了(1-y(i))Ts.其中y(i)满足:
y(i)=mod[y(i-1)+x,1],y(1)=0; (1)
第i个周期能采到的样点数n(i)不是m个,就是(m+1)个,并由下式决定:
Figure BSA0000139476610000024
第i个周期的第k个采样点时刻t(i,k)为:
t(i,k)=[1-y(i)]Ts+(k-1)Ts,k=1,2,3,…,n(i); (3)
待产生的正弦波信号s(t)
s(t)=sin[ωt(i,k)]
s(t)=sin[ω(k-1)Ts]cos{ω[1-y(i)]Ts)+cos[ω(k-1)Ts]sin{ω[1-y(i)]Ts (4)
式(4)中的令微扰相位函数
Figure BSA0000139476610000025
当m比较大时,微扰相位部分非常小,其正弦余弦函数值可以用
Figure BSA0000139476610000026
Figure BSA0000139476610000027
来近似计算,简化(4)就得微扰相位Δθ对整数点载波的正交相位调制的形式,如公式(6)所示:
s(kTs)=Δθcos[ω(k-1)Ts]+(1-0.5Δθ2)sin[ω(k-1)Ts] (6)
(2)微扰相位调制DDS的算法设计
根据上面的公式(6)设计了图2的微扰相位调制DDS算法框图,框图主要由微扰相位生成模块、整数点载波生成模块和正交相位调制器三大部分构成。微扰相位是通过对微扰x的累加,产生一个采样间隔以内的偏差(1-y(i))Ts,乘以ω得微扰相位Δθ。整数点载波生成是对驱动时钟进行计数,以产生0,1,2,…,m的整数点时刻,查表后得整数点的正弦和余弦值。正交相位调制是按(6)进行IQ正交调制方法生成的正弦波信号。详细工作原理如下:
首先根据待产生正弦信号的频率计算m值和x值,给预置寄存器输入2N-m-1初值。它与比较器输出的0或1相加,形成预置值。可预置m计数器在基本时钟cp作用下连续计数m个,或(m+1)个状态,每个计数值查表输出整数点正余弦值。m计数器溢出时,用溢出位控制计数器预置下一周期的周期值m或m+1。同时,溢出位驱动y累加器加一次,y(i)值的意义是通过多个周期累积形成本周期被整数采样后的不满一个采样间隔的小数值,而1-y(i)表示用Ts归一化的下一个周期第一个采样点时刻距正弦波过零点时刻的小数微扰值,由公式(2)知,作[1-y(i)]与x比较,当[1-y(i)]≤x时,m计数器多计一个cp时钟。
3.本发明具有的有益效果
利用本发明的微扰相位调制DDS信号产生方法,能够在FPGA实现DDS时占用较小容量的三角函数表空间,并能产生高频率分辨率的正弦波形,相位噪声比普通DDS也略有改善。
其次,本发明还揭示了驱动时钟对正弦信号采样的采样时刻精细变化规律,利用这种基于采样时刻设计的DDS比普通DDS更容易降低相位噪声,也为高性能正弦波产生方法设计提供了新思路。
四、附图说明
图1不同周期的采样点时刻变化关系图
图2微扰相位调制DDS信号产生框图
图3改进的微扰相位调制DDS信号产生框图
五、具体实施方式
实施例一:用频率fs=250MHz驱动时钟产生f0=4.309MHz的正弦副载波
利用前述的方法,由公式
Figure BSA0000139476610000041
计算出m=58,
Figure BSA0000139476610000042
这种微扰相位调制DDS的频率分辨率由m累加器和y累加器的位数共同决定,m累加器将一个待产生信号周期分成m等分,时间间隔为驱动时钟周期Ts。若y累加器的位宽为L,又可以将一个驱动时钟周期Ts分成2L等份,最小可表示时间间隔为2-LTs,因此最小频率间隔即频率分辨率ΔF为:
Figure BSA0000139476610000043
而一般的单累加器DDS的频率分辨率为
Figure BSA0000139476610000044
所以本发明的微扰相位调制DDS的频率分辨率提高了m2倍,当基准时钟频率fs=250MHz时,若产生f0=4.309MHz,m=58,m2=3364。如果认为m累加器也占用了位宽,频率分辨率也提高了m倍。
普通的DDS由于频率控制字比较大,相位点递增快,要实现低相位噪声的信号,相位信号的查表位宽一般要10比特以上,正弦表容量要大于1024。而本发明的微扰相位调制DDS,采用IQ正交调制合成的方法。只需m点要查表,考虑正余弦表容量为2m。只要m比较大,y累加器的输出都小于Ts,对应的相位小于
Figure BSA0000139476610000045
一般可以不用查表而用近似计算。所以需要的正弦表容量为2m。若fs=250MHz,产生f0=4.309MHz时,m=58,表容量为116。
实施例二、用改进的微扰相位调制DDS来产生小m值的正弦副载波信号
本发明的微扰相位调制DDS算法当m比较小时,效果就不显著,性能也下降。因为当m比较小时,对微扰相位Δθ就比较大,其正余弦函数近似计算误差也增大,可以用如下方法来弥补。
设用fs=250MHz驱动时钟来产生f0=20.46MHz的正弦副载波,m1=12,
Figure BSA0000139476610000046
当相位在
Figure BSA0000139476610000047
内的正余弦函数用一、二阶近似就存在较大误差。这时我们注意到
Figure BSA0000139476610000048
因此,我们可以用250MHz时钟12分频得125/6MHz正弦波,然后用微扰相位调制DDS方法产生112/300MHz正弦波,并与125/6MHz正弦波合成输出所要的频率。用250MHz时钟产生112/300MHz正弦波,m2=669,x=9/14。
设125/6MHz正弦波的第j点的正余弦值为sin(2πf1jTs)和cos(2πf1jTs),f1=125/6MHz,j=0,1,2,3,…,11。112/300MHz正弦波的第k点的正余弦值为sin(2πf2kTs)和cos(2πf2kTs),k=0,1,2,3,…,669,f2=112/300MHz,ω2=2πf2。待产生f0=20.46MHz的正弦波第h个样点值为:
sin(2πf0hTs)=sin[2π(f1-f2)hTs]
=sin(2πf1hTs)cos(2πf2hTs)-cos(2πf1hTs)sin(2πf2hTs) (8)
cos(2πf2hTs)=cos[ω2(k-1)Ts]cos{ω2[1-y(i)]Ts}-sin[ω2(k-1)Ts]sin{ω2[1-y(i)]Ts} (9)
sin(2πf2hts)=sin[ω2(k-1)Ts]cos{ω2[1-y(i)]Ts}+cos[ω2(k-1)Ts]sin{ω2[1-y(i)]Ts} (10)
图3是改进的微扰相位调制DDS算法框图,图中下半部分是微扰相位调制DDS,产生112/300MHz正弦波和余弦波,上面部分是整数分频的正弦波,两个正弦波的合成性能不会下降。图3中cp是驱动时钟,x=9/14,
Figure BSA0000139476610000051
这种分三个分量合成算法的多普勒分辨率比用普通DDS直接产生20.46MHz的好。因为m2=669,在累加器总位宽与普通DDS一样条件下,频率分辨率提高了669倍。

Claims (2)

1.一种微扰相位调制DDS信号产生方法,其特征在于将待产生的正弦波信号分解为微扰相位对整数点载波的正交相位调制形式,整数点载波由一个累加器累加查表生成,微扰相位由另一个累加器累加,微扰相位三角函数用一二阶近似计算,不用查表,因而三角函数表占用资源少,微扰相位Δθ的正弦余弦函数值用
Figure FSB0000193020690000013
一阶近似,
Figure FSB0000193020690000014
二阶近似计算,微扰相位Δθ对整数点载波的正交相位调制的形式如公式(1)所示,
s(kTs)=Δθcos[ω(k-1)Ts]+(1-0.5Δθ2)sin[ω(k-1)Ts] (1)
Δθ={ω[1-y(i)]Ts} (2)
y(i)=mod[y(i-1)+x,1],y(1)=0 (3)
其中x由公式
Figure FSB0000193020690000011
决定,T0为待产生的正弦信号周期,Ts为驱动时钟周期,
k=1,2,3,…,n(i),
Figure FSB0000193020690000012
2.如权利要求1所述的微扰相位调制DDS信号产生方法,其特征在于核心算法由微扰相位生成模块、整数点载波生成模块和正交相位调制器三大部分构成,通过微小扰动的分数采样时刻累加器与整数采样点时刻累加器的相互控制,如公式(4)所示,产生整数采样点时刻和微小扰动的分数时刻,用时间叠加生成每个周期的精确采样时刻,这种由时域周期对应的微扰控制字来决定正弦波频率的方式频率分辨率高。
CN201710038011.2A 2017-01-17 2017-01-17 一种微扰相位调制dds信号产生方法 Active CN108322189B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710038011.2A CN108322189B (zh) 2017-01-17 2017-01-17 一种微扰相位调制dds信号产生方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710038011.2A CN108322189B (zh) 2017-01-17 2017-01-17 一种微扰相位调制dds信号产生方法

Publications (2)

Publication Number Publication Date
CN108322189A CN108322189A (zh) 2018-07-24
CN108322189B true CN108322189B (zh) 2021-10-26

Family

ID=62892941

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710038011.2A Active CN108322189B (zh) 2017-01-17 2017-01-17 一种微扰相位调制dds信号产生方法

Country Status (1)

Country Link
CN (1) CN108322189B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115102629A (zh) * 2022-06-30 2022-09-23 东风汽车集团股份有限公司 一种相位估计和补偿的方法及装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281823B1 (en) * 1999-09-21 2001-08-28 Agere Systems Guardian Corp. Direct digital synthesis using a sine weighted DAC
US7577695B2 (en) * 2004-07-22 2009-08-18 Auburn University High-order delta-sigma noise shaping in direct digital frequency synthesis

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103873160B (zh) * 2012-12-12 2017-12-26 北京普源精电科技有限公司 一种改善数字相位调制的相位跳变的方法及装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281823B1 (en) * 1999-09-21 2001-08-28 Agere Systems Guardian Corp. Direct digital synthesis using a sine weighted DAC
US7577695B2 (en) * 2004-07-22 2009-08-18 Auburn University High-order delta-sigma noise shaping in direct digital frequency synthesis

Also Published As

Publication number Publication date
CN108322189A (zh) 2018-07-24

Similar Documents

Publication Publication Date Title
US9537493B2 (en) Phase lock loop circuit having a wide bandwidth
CN101640534B (zh) 一种应用快速频率捕获方法的全数字锁相环
CN102045062B (zh) 一种基于Cordic算法的数字锁相环
CN108039888B (zh) 一种dds信号源时钟发生电路、信号源及其方法
CN103460059B (zh) 一种功率测量装置
US6396313B1 (en) Noise-shaped digital frequency synthesis
CN101867371B (zh) 基于fpga的线性调频信号实现方法
CN104201991A (zh) 实现捷变频米波雷达的数字下变频系统
CN102723921B (zh) 基于现场可编程门阵列的数字锁相放大实现方法及系统
CN108322189B (zh) 一种微扰相位调制dds信号产生方法
CN102187579A (zh) 数字pll电路及通信装置
US8686756B2 (en) Time-to-digital converter and digital-controlled clock generator and all-digital clock generator
Fang et al. Design and simulation of DDS based on Quartus II
CN106716292B (zh) 高速率正弦曲线序列的生成
Zhang et al. Design and FPGA implementation of DDS based on waveform compression and Taylor series
CN108923770A (zh) 一种三角波信号产生方法
Rutherford et al. Practical direct digital synthesis for realizing high frequency signals from low frequency domains
US3761928A (en) Simplified digital to sin/cos converter
Samarah A novel approach for generating digital chirp signals using FPGA technology for synthetic aperture radar applications
Liu et al. Design and implementation of DSP based high-frequency SPWM generator
RU177630U1 (ru) Устройство формирования многочастотного квазишумового сигнала
Gupta et al. An Improved Analog Waveforms Generation Technique using Direct Digital Synthesizer
Omran et al. A new approach to the design of low-complexity direct digital frequency synthesizer
Abdul-Jabbar et al. Performance Analysis of Single-Multiplier Digital Sine-Cosine Generators
CN102427365B (zh) 时钟变换与锁定方法及其电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant