CN102324420B - 半导体装置 - Google Patents
半导体装置 Download PDFInfo
- Publication number
- CN102324420B CN102324420B CN201110321129.9A CN201110321129A CN102324420B CN 102324420 B CN102324420 B CN 102324420B CN 201110321129 A CN201110321129 A CN 201110321129A CN 102324420 B CN102324420 B CN 102324420B
- Authority
- CN
- China
- Prior art keywords
- region
- terminal
- hydatogenesis
- substrate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
本发明的目的在于可以通过测量TEG的电特性管理由蒸发沉积工序导致的半导体装置内的元件的电特性的变化。本发明的技术要点如下:在有源矩阵型EL面板的衬底100中提供有使用蒸发沉积法形成膜的蒸发沉积区域101,并在所述蒸发沉积区域101中提供有像素区域102。TEG109设置在使用蒸发沉积法形成膜的蒸发沉积区域101内的像素区域102的外侧。用来测量TEG109的测量用端子部110设置在密封区域103外部。
Description
技术领域
本发明涉及通过进行使用蒸发沉积法形成膜的工序而形成的半导体装置。
背景技术
近年来,推进通过在基体上集成晶体管,具体地说,薄膜晶体管(Thin Film Transistor;以下被记为TFT)或MOS晶体管而形成的液晶显示装置或电致发光(Electro Luminescence;以下被记为EL)显示装置的开发。这些显示装置都是利用薄膜形成技术在玻璃基体上制造晶体管并将该晶体管配置在以矩阵形状排列的各像素中来进行图像显示的显示装置。
在基体上形成有用来检查配置在像素中的薄膜晶体管的特性的测试元件组合(Test Element Group;以下被记为“TEG”),该测试元件组合设置在与像素不同的区域(参照专利文件1)。
专利文件1专利公开2004-341216号公报
发明内容
在EL显示装置中,首先在像素中制造TFT,再制造发光元件。因此被要求检查发光元件的制造给TFT带来的影响。但是,因为专利文件1的TEG设置在通过蒸发沉积工序形成有膜的区域的外侧,所以不能用这样的TEG检查由形成发光元件引起的TFT特性的变化。
使用蒸发沉积法形成用作EL元件的电极的导电膜或用作发光层的膜,但是在进行蒸发沉积工序之前后有可能出现TFT的阈值电压(Vth)或亚阈值特性不正常的情况。发生不正常的原因可以看作是如下缘故:在蒸发沉积工序中产生的射线损伤栅极绝缘膜,因此在栅极绝缘膜中产生电荷或能级,结果使TFT退化。因此,需要能够在进行蒸发沉积工序之前后检查像素的TFT的电特性的TEG。
本发明的目的在于可以通过测量TEG的电特性管理由蒸发沉积工序导致的半导体装置内的元件的电特性变化。
另外,当TFT连续工作时,电特性有可能随着时间的流逝而变化。温度也使电特性变化,因此在室温之下正常地工作的显示装置有可能在高温或低温之下不能正常地工作。理想的是,在密封像素区域之后管理像素区域的TFT的电特性。
本发明的目的之一在于提供一种在密封像素区域之后也可以测量TEG的电特性的半导体装置。
本发明的半导体装置之一包括规定了第一区域和具有形成在所述第一区域中的像素的第二区域的衬底、形成在所述第二区域中的元件、形成在所述第二区域外侧的所述第一区域中并用来检查所述第二区域中的元件的测试元件组合、以及形成在所述第一区域的外部并电连接于所述测试元件组合的至少一个端子。
本发明的半导体装置之一包括规定了使用蒸发沉积法而形成膜的蒸发沉积区域(也被称为第一区域)和形成在所述蒸发沉积区域中的像素区域(也被称为第二区域)的衬底、形成在所述像素区域中的元件、形成在所述像素区域外侧的所述蒸发沉积区域中并用来检查所述像素区域中的元件的测试元件组合、以及形成在所述蒸发沉积区域的外部并电连接于所述测试元件组合的至少一个端子。
另外,本发明的半导体装置之另一包括规定了使用蒸发沉积法而形成膜的蒸发沉积区域和形成在所述蒸发沉积区域中的像素区域的衬底、形成在所述像素区域中的像素、形成在所述像素区域外侧的所述蒸发沉积区域中并用来检查所述像素区域中的元件的测试元件组合、以及形成在所述蒸发沉积区域的外部并电连接于所述测试元件组合的至少一个端子,其中所述像素包括第一像素电路和连接到所述第一像素电路的发光元件,所述测试元件组合包括与所述第一像素电路相同的第二像素电路,所述第二像素电路中的至少一个元件电连接到所述端子。
另外,本发明的半导体装置之另一的特征是,在像素区域中包括具备第一晶体管、第二晶体管、栅极信号线、数据信号线及电源线的第一像素电路和连接到所述第一像素电路的发光元件,在所述第一像素电路中,所述第一晶体管的栅极连接到所述栅极信号线,其源极及漏极中的一方连接到所述数据信号线,第二晶体管的源极及漏极中的一方连接到所述电源线,而另一方连接到所述发光元件,所述测试元件组合包括与所述第一像素电路相同的第二像素电路,所述第二像素电路中的第一晶体管及第二晶体管中的至少一方电连接到所述端子,所述第二像素电路的栅极信号线通过开关电连接到所述第一像素电路的栅极信号线。
本发明的半导体装置之另一包括规定了使用蒸发沉积法而形成膜的蒸发沉积区域和形成在所述蒸发沉积区域中的像素区域的衬底、形成在所述像素区域中的像素、形成在所述像素区域外侧的所述蒸发沉积区域中并用来检查所述像素区域中的元件的测试元件组合、以及形成在所述蒸发沉积区域的外部并电连接于所述测试元件组合的至少一个端子,其中所述像素包括具备第一晶体管、第二晶体管、栅极信号线、数据信号线及电源线的第一像素电路和电连接到所述第一像素电路的发光元件,在所述第一像素电路中,所述第一晶体管的栅极连接到所述栅极信号线,其源极及漏极中的一方连接到所述数据信号线,而另一方连接到第二晶体管的栅极,第二晶体管的源极及漏极中的一方连接到所述电源线,而另一方连接到所述发光元件,所述测试元件组合包括与所述第一像素电路相同的第二像素电路,在所述第二像素电路中,第一晶体管及第二晶体管中的至少一个电连接到所述端子,所述第二像素电路的栅极信号线的电势被固定。
在本发明中,测试元件组合的第二像素电路与像素区域的第一像素电路相同的意思是还包括为了将测试元件组合的像素电路的元件电连接到端子而被改变了的电路的情况。另外,在测试元件组合中,多个第二像素电路可以配置为矩阵形状。
在上述发明中,在检查形成在像素区域中的晶体管的情况下,设置晶体管作为测试元件组合,而在检查形成在像素区域中的电容器的情况下,设置电容器作为测试元件组合。
另外,根据上述本发明的半导体装置还包括其它衬底,使用密封剂固定所述其它衬底并使它和所述衬底相对来密封所述蒸发沉积区域,并且,所述端子形成在被所述其它衬底及密封剂密封的区域的外侧。
另外,关于可以适用于本发明的晶体管,对沟道形成区域的半导体的材料没有限制。例如,可以举出以非晶硅或多晶硅为典型的非单晶半导体膜、使用了半导体衬底或SOI衬底的单晶半导体膜、有机半导体或碳纳米管等的半导体。另外,对设置有像素区域和测试元件组合的衬底、以及用来密封的衬底的种类没有限制,可以使用玻璃衬底、塑料衬底。
在本发明中,通过将测试元件组合(TEG)设置在蒸发沉积区域内,可以在蒸发沉积之前后通过测量TEG来定量地把握像素区域的元件的电特性。例如,通过利用测量结果,可以在蒸发沉积之前推测出因为蒸发沉积可能成为不良品的半导体装置。因此,通过在蒸发沉积之前测量TEG,可以对可能成为不良品的衬底不进行蒸发沉积及之后的工序,因而,可以不进行徒劳的蒸发沉积,而使成本降低。
在本发明中,也可以在密封蒸发沉积区域之后测量TEG的电特性。因此,可以在密封之后基于TEG的测量值定量地把握在高温或低温之下的TFT的电特性的变化。因此,可以管理由温度导致的像素区域的元件的电特性变化。
附图说明
图1是表示实施方式1的EL面板的图;
图2A至2F是用来表示实施方式1的TEG的布局的平面图及截面图;
图3A至3D是图2A至2F的等效电路图;
图4A至4C是用来表示实施方式1的布局的俯视图及截面图、等效电路图;
图5是包括哑像素的像素电路的等效电路图;
图6是表示实施方式2的EL面板的图;
图7是表示实施方式3的EL面板的图;
图8是表示实施方式4的EL面板的图;
图9是表示实施方式5的EL面板的图;
图10A至10F是表示使用了本发明的电子设备的图。
具体实施方式
下面,参照附图说明本发明的实施方式。注意,本发明可以是以多种不同的方式实施的。本领域技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种各样的形式,而不脱离本发明的宗旨及其范围。因此,本发明不应该被解释为仅限定在实施方式所记载的内容中。
另外,在本说明书中,TFT的源极及漏极是为了在TFT的结构中方便地区别栅极以外的电极而采用的名称。在本发明中,在采用TFT的极性不被限定的结构的情况下,源极及漏极的名称根据其极性而变化。因此,有可能记载为将源极或漏极作为一方电极及另一方电极中的任何一种。
实施方式1
在本实施方式中,对适用于有源型EL面板的半导体装置的例子进行说明。图1是从正面看到的本实施方式的EL面板的图。
衬底100具备蒸发沉积区域101、提供于蒸发沉积区域101内部的像素区域102、以及包围蒸发沉积区域101的密封区域103。在像素区域102中,多个具备发光元件及电连接于发光元件的像素电路的像素配置为矩阵形状。像素电路是由晶体管、电容器等组成的电路,在实施方式2中说明其具体例子。
包括像素区域102的蒸发沉积区域101是当形成像素的发光元件时使用蒸发沉积法形成膜的区域。密封区域103是提供有密封剂的区域。由密封剂固定密封用衬底105和衬底100,使得衬底105和衬底100之间密闭。换言之,由衬底105及密封剂密封蒸发沉积区域101。
衬底100设置有密封区域103内的数据信号线驱动电路106、栅极信号线驱动电路107。像素区域102、数据信号线驱动电路106、以及栅极信号线驱动电路107的晶体管由TFT构成。这里,将数据信号线驱动电路106及栅极信号线驱动电路107设置在与像素区域102相同的衬底100上,但是也可以将它们设置在与衬底100不同的衬底上。
在衬底100的一边上设置有排列有用来从外部向数据信号线驱动电路106、栅极信号线驱动电路107、像素电路等输入信号或电源的多个端子的端子部108。端子部108设置在密封区域103外侧,并不被衬底105覆盖。在图1中,在端子部108中仅仅图示与数据信号线驱动电路106连接的端子。
在衬底100中的除了像素区域102之外的蒸发沉积区域101设置有用来检查像素区域的晶体管、电容器等的元件的TEG109。TEG109连接到设置在测量用端子部110中的测量用端子。像端子部108那样,测量用端子部110设置在密封区域103外侧。因此,也可以在实现模块化、制品化之后测量TEG109。测量用端子部110不被衬底105覆盖,这样就使得TEG109的测量变得容易。
通过与形成在像素区域102或数据信号线驱动电路106、栅极信号线驱动电路107中的TFT相同的工序并与其同时形成TEG109。在完成TEG109和像素区域102等的TFT之后,在像素区域102中制造发光元件。当制造发光元件时,通过蒸发沉积法将EL层等形成在蒸发沉积区域101中。因此,TEG109与形成在像素区域102中的TFT一起受到蒸发沉积工序的影响。因此,通过在进行蒸发沉积工序之前后测量TEG109的电特性,可以监视形成在像素区域102中的TFT所受到的蒸发沉积工序的影响。
参照图2A至2F说明TEG109的结构。此外,在图2A至2F和图3A至3D中共同使用同一标号。图2A至2F表示形成晶体管作为TEG109的例子。为了方便起见,将图2A至2F所示的TEG称为晶体管TEG。
图2A和2B是晶体管TEG109的俯视图,并且图2E是沿图2A的a-a’线切割而成的截面图,而图2F是沿图2B的b-b’线切割而成的截面图。另外,图3A至3D表示图2A至2D的等效电路。
图2A和2B所示的晶体管TEG109都是层叠了半导体层201和在其上的栅极绝缘膜202和栅电极203的顶栅极结构TFT。在半导体层201中形成有沟道形成区域、源极区域、漏极区域。图2A所示的TEG109是将磷等5价的杂质注入到源极区域、漏极区域中的N沟道型TFT,并且它是具备多个沟道形成区域的多栅极结构(也被称为多沟道结构)TFT(图3A)。另一方面,图2B所示的晶体管TEG109是注入了硼等3价的杂质的P沟道型TFT,并且它是具备一个沟道形成区域的单栅极结构TFT(图3B)。
晶体管TEG109的三个端子分别电连接到布线205、206及207。作为第一端子的栅电极203通过形成在绝缘层204中的接触孔连接于布线205。第二及第三端子中的一方相当于源极,而另一方相当于漏极。第二及第三端子分别通过形成在绝缘层204、栅极绝缘膜202中的接触孔电连接到布线206和207。布线205、206及207在蒸发沉积区域101内被引绕并被引出到密封区域103外侧,来电连接到测量用端子部110的测量用端子208、209及210。这里示出对相同导电膜进行图案形成来形成布线205、206及207和测量用端子208、209及210的例子,但是也可以由互不相同的导电膜形成。
图2A和2B表示TEG109的一个端子连接到一个测量用端子的例子,但是TEG的一个端子也可以连接到多个测量用端子。这种方式示在图2C和2D中。图2C和2D分别是图2A和2B的变形例子。使用分歧为两个的布线211及212代替布线206及207。第二端子通过布线211电连接到两个测量用端子213及214。第三端子通过布线212电连接到两个测量用端子215及216。
通过使布线211及212分歧为两个,来分别提供用来测量电流特性的路径和用来测量电压特性的路径地将晶体管TEG109连接到测量用端子部110。因此,布线电阻不成为问题,而可以准确地测量晶体管TEG109的电特性。
晶体管TEG109的结构不局限于图2A至2F所示的结构,可以适当地选择导电型、栅电极结构(单栅极结构或多栅极结构)、TFT结构(底栅极结构、顶栅极结构、栅电极形成在沟道形成区域之上及下的双栅四极结构)、是否有LDD区域,等等。为了进行更准确的检查,晶体管TEG109优选具有与形成在像素区域102中的TFT相同的结构及大小。
也可以采用故意使晶体管TEG109受到蒸发沉积工序的影响的结构。例如,可以举出去除经过晶体管TEG109上的布线的方法等。
参照图4A至4C说明TEG109的其它方式。图4A至4C表示形成电容器作为TEG109的例子。为了方便起见,将图4A至4C所示的TEG109称为电容器TEG109。图4A是电容器TEG109的俯视图,并且图4B是沿图4A的a-a’线切割而成的截面图。图4C表示图4A的等效电路。在图4A至4C中,使用同一标号表示同一部分。
电容器TEG109具有层叠了半导体层401、形成在其上的栅极绝缘膜402、栅电极403的结构。另外,与像素区域102的TFT同时制造电容器TEG109,并且半导体层401、栅极绝缘膜402、栅电极403分别是当形成像素区域102的TFT的半导体层、栅极绝缘膜、栅电极时被制造的。为了进行更准确的检查,电容器TEG109优选具有与形成在像素区域102中的电容器相同的尺寸及结构。
在半导体层401中的不被栅电极403覆盖的区域添加有硼等3价的杂质并形成有呈现P型导电性的杂质区域。当然,也可以添加5价的杂质形成N型杂质区域。半导体层401的P型杂质区域和栅电极403分别用作电容器中的一方电极(第一端子)和另一方电极(第二端子)。
栅电极403通过形成在绝缘层404中的接触孔电连接到布线406。另外,半导体层401的P型杂质区域通过形成在绝缘层404及栅极绝缘膜402中的接触孔电连接到布线405。布线405及406被引绕到蒸发沉积区域101的外部,并电连接到测量用端子部110的测量用端子407及408。这里示出对相同导电膜进行图案形成来形成布线405和测量用端子407、布线406和测量用端子408的例子,但是也可以由互不相同的导电膜形成。
以下说明电容器TEG的其它方式。为了由图4A所示的电容器TEG109测量被引绕到密封区域103外侧的布线405及406的寄生电容,在衬底100上另外形成与布线405及406相同的布线,并将这些布线连接到测量用端子部110的端子。然后,测量所述另外形成的布线的寄生电容值,并从用电容器TEG109测量的电容值减去所述布线的寄生电容值。可以根据该数值把握像素区域102的电容器的更准确的电荷保持电容值。
实施方式2
在有源矩阵型EL面板中,像素配置为矩阵形状。参照图5说明有源矩阵型EL面板的像素电路。像素电路由数据信号线501、栅极信号线502、电源线503、两个TFT504及505、电荷保持用电容器506组成。
数据信号线501连接到数据信号线驱动电路106,栅极信号线502连接到栅极信号线驱动电路107,并且电源线503连接到电源。
关于TFT504,其栅极连接到栅极信号线502,其源极及漏极中的一方连接到数据信号线501,而另一方连接到TFT505的栅极、电容器506中的一个电极。TFT505的源极及漏极中的一方及电容器506中的另一个电极都连接到电源线503。有时将TFT504称为选择TFT,并将TFT505称为驱动TFT。
形成在像素区域102中的像素511及512的TFT505的电极505a(相当于源极或漏极)与以有机EL元件或无机EL元件为典型的发光元件507连接。另一方面,形成在像素区域102外侧的蒸发沉积区域101中的像素513及514的TFT505的电极505a不与发光元件507连接。因此,TFT505的电极505a的电势不被固定,成为漂浮(浮动;floating)状态。
在本说明书中,为了方便起见,将像像素513及514那样不起到实际像素的作用的像素称为哑像素(dummy pixel)。如图5所示,有时将哑像素提供到有源矩阵型EL面板的像素区域102。在本实施方式中,使用这种哑像素作为用来检查形成在像素区域102中的像素的TEG。
参照图6说明本实施方式的TEG。如图6所示,在像素区域102外侧的蒸发沉积区域101内设置有由n行m列(在图6中,2行2列)的哑像素组成的TEG109。哑像素的像素电路具备数据信号线601、与数据信号线601交叉的栅极信号线602、电源线603、两个TFT604及605、以及电容器606。
在像素电路中,关于TFT604,其栅极连接到栅极信号线602,其源极及漏极中的一方连接到数据信号线601,而另一方连接到TFT605的栅电极、电容器606中的一个电极。TFT605的源极及漏极中的一方连接到电源线603,而另一方的电势不被固定,成为漂浮状态。另外,电容器606中的一个电极连接到TFT604的源极及漏极中的一方,而另一个电极连接到电源线603。当然,形成在像素区域102内的像素电路是与图6所示的哑像素相同的电路,其中TFT605中的成为漂浮状态的电极与发光元件连接。
另外,在TEG109的哑像素中,数据信号线601、栅极信号线602、电源线603是被假设设置的哑布线,不被供应来自外部的信号或电势。换言之,这些布线601、602及603是不与TEG109外部的布线、电极、端子等连接的布线。
在本实施方式中,TEG109中的一个哑像素(在附图中,第1行1列哑像素)的TFT604及605连接到形成在测量用端子部110中的测量用端子。TFT604及605的栅极、源极及漏极分别通过被引绕到设置在密封区域103外侧的测量用端子部110的布线连接到测量用端子部110中的互不相同的测量用端子。
此外,在连接到测量用端子的哑像素中,TFT604中的连接到数据信号线601、栅极信号线602的端子只连接到测量用端子。另外,TFT605中的连接到TFT604的端子只连接到测量用端子。
另外,通过如图3C及3D所示那样将TFT604及605连接到测量用端子部110,可以在布线电阻不成为问题的状态下测量电特性,因此是优选的。
在图6中,以TEG109中的TFT604及605为测量对象,但是也可以如实施方式1所说明的那样,测量电容器606。另外,作为测量对象的哑像素的位置不局限于第1行1列哑像素。另外,通过增加测量用端子部110中的端子,也可以测量多个哑像素的元件。
在本实施方式中,通过使用哑像素作为TEG109,可以测量与像素区域102的像素电路等效的电路中的元件。因此,通过使用本实施方式的TEG,与由一个晶体管组成的TEG相比,可以更准确地把握像素区域102的晶体管的电特性。
本实施方式的像素及哑像素的像素电路只是一个例子,并不局限于图6所示的像素电路。也可以设置两个或更多的TFT,或者,也可以设置多个栅极信号线。如图5和图6所示,像素电路至少具备数据信号线、栅极信号线、电源线、用于选择及驱动的两个晶体管。根据需要可以设置用于保持电荷的电容器。这一点如下所述的实施方式3至5也是同样的。
实施方式3
在本实施方式中,像实施方式2那样,表示使用了哑像素作为TEG的有源矩阵型EL面板的例子。参照图7说明本实施方式。
如图7所示,像素区域102的像素电路包括数据信号线711、与数据信号线711交叉的栅极信号线712、沿着数据信号线711而形成的电源线713、两个TFT714及715、电容器716。像素电路的TFT715与发光元件717连接。
关于TFT714,其栅极连接到栅极信号线712,其源极及漏极中的一方连接到数据信号线711,而另一方连接到TFT715的栅电极、电容器716中的一个电极。TFT715的源极及漏极中的一方连接到电源线703,而另一方连接到发光元件717。另外,电容器716中的一个电极连接到TFT714的源极及漏极中的一方,而另一个电极连接到电源线713。
在TEG109中设置有n行m列的哑像素,该哑像素具备与设置在像素区域102中的像素相同的像素电路。在本实施方式中,将其行数设定为与像素区域102中的像素相同,并将其列数设定为1列。此外,只要用作TEG109的哑像素的行数及列数都是1或更多,即可,哑像素的行数及列数的上限分别为像素区域的像素的行数及列数。
每个哑像素具备由数据信号线701、与数据信号线701交叉的栅极信号线702、沿着数据信号线701而形成的电源线703、两个TFT704及705、电容器706组成的像素电路。
关于TFT704,其栅极连接到栅极信号线702,其源极及漏极中的一方连接到数据信号线701,而另一方连接到TFT705的栅电极、电容器706中的一个电极。TFT705的源极及漏极中的一方连接到电源线703,而另一方的电势不被固定,成为漂浮状态。电容器706中的一个电极连接到TFT704的源极及漏极中的一方,而另一个电极连接到电源线703。
在本实施方式中,为了测量TEG109的电特性,将一个哑像素(在附图中,第1行1列哑像素)的TFT704连接到测量用端子部110。TFT704的栅极、源极及漏极分别通过被引绕到设置在密封区域103外侧的测量用端子部110的布线连接到测量用端子部110中的互不相同的测量用端子。TFT704不与数据信号线701连接而只连接到测量用端子。
另外,也可以如图3C及3D所示那样,将TFT704连接到测量用端子部110。在这种情况下,可以在布线电阻不成为问题的状态下测量电特性,因此是优选的。
另外,TEG109的每一行栅极信号线702通过开关708与像素区域102的栅极信号线712形成电导通状态。只要开关708是能够转换导通状态和非导通状态的装置,就可以采用任何结构。例如,可以设置模拟开关作为开关708。另一方面,数据信号线701、电源线703是不被供应来自外部的信号或电势的布线,并不与TEG109外部的布线、电极、端子等连接。
在本实施方式中,在像素区域102及哑像素的栅极信号线702之间设置有开关708,因此可以当测量或不测量TEG109的电特性时适当地转换像素区域102的栅极信号线712和TEG109的栅极信号线702之间的导通状态和非导通状态。
当测量TEG109的电特性时,使用开关708使TEG109的栅极信号线702中的具备连接到测量用端子部110的元件的行的栅极信号线702和形成在与其对应的行中的像素区域102的栅极信号线712形成导通状态,并使用开关708使其它行的栅极信号线702和栅极信号线712形成非导通状态。另外,与当不将栅极信号线702连接到栅极信号线712时相比,可以在与像素区域102的像素电路更相似的状态下测量TEG109的元件的电特性。另外,防止当测量TEG109的电特性时在像素区域102的像素电路中产生不良。
当不测量TEG109的电特性时,或者,当使用EL面板时,优选不使TEG109的栅极信号线702和像素区域102的所有栅极信号线712形成导通状态。这是因为TFT705的源极及漏极中的一方为漂浮状态的缘故。若当不测量TEG109的电特性时使像素区域102的栅极信号线712和TEG109的栅极信号线702形成导通状态,则会因TFT705的栅极、源极及漏极的电势而引起显示不良。
在本实施方式的TEG109中,只测量了TFT704的电特性,但是也可以像实施方式2那样测量TFT705。另外,也可以像实施方式1那样测量电容器706。另外,这里测量了第1行1列哑像素中的TFT,但是被测量的哑像素的位置不局限于此。也可以测量多个哑像素。另外,也可以不将开关708设置在所有栅极信号线702。也可以使用开关708适当地转换设置有连接到测量用端子部110的元件的行的栅极信号线702和与其对应的行的栅极信号线712之间的导通状态和非导通状态,并且其它行的栅极信号线702像数据信号线701那样不连接到外部的布线、电极、端子等。
实施方式4
在本实施方式中,像实施方式2那样,表示使用了哑像素作为TEG的有源矩阵型EL面板的例子。参照图8说明本实施方式。
如图8所示,TEG109设置在像素区域102外侧的蒸发沉积区域101内。在本实施方式中,设置n行m列(这里,2行2列)的哑像素作为TEG109。只要哑像素的行数及列数是1或更多,即可,哑像素的行数及列数的上限分别为像素区域的像素的行数及列数。
本实施方式的像素及哑像素的像素电路是具有与实施方式2相同的结构的电路。TEG109的哑像素具备数据信号线801、栅极信号线802、电源线803、TFT804及805、以及电容器806。
在本实施方式中,TEG109的第一行栅极信号线802连接到缓冲器807的输出。缓冲器807的输入为接地电势(GND),并从端子808输入正电势Vcc。只要将缓冲器807设置到蒸发沉积区域101外侧,即可。在图8中,像驱动电路106和107那样,缓冲器807设置在密封区域103内。端子808设置在端子部108中。
另外,连接到缓冲器807的栅极信号线802的其他布线(第二行之后的栅极信号线802、数据信号线801及电源线803)是不与TEG外部的布线、电极、端子等连接的布线,并且不被供应来自外部的信号或电势。
在本实施方式中,连接到缓冲器807的行的哑像素(在图8中,第1行1列哑像素)的TFT804连接到测量用端子部110。TFT804的栅极、源极及漏极分别通过被引绕到设置在密封区域103外侧的测量用端子部110的布线连接到测量用端子部110中的互不相同的测量用端子。此外,在连接到测量用端子部110的哑像素中,TFT804中的与数据信号线801连接的端子只连接到测量用端子。
另外,也可以如图3C及3D所示那样将TFT804连接到测量用端子部110。在这种情况下,可以在布线电阻不成为问题的状态下测量电特性,因此是优选的。
通过设置缓冲器807,来自缓冲器807的固定电势(正电势Vcc)连续输出到哑像素的第一行的栅极信号线802。与电势不被供应到栅极信号线802的情况相比,可以在与像素区域102的像素电路更相似的状态下测量TFT804的电特性。因此,缓冲器807优选具有与栅极信号线驱动电路107的最后一段的缓冲器相同的结构。
在本实施方式中,只测量了哑像素内的TFT804,但是并不局限于TFT804,也可以像实施方式2那样测量TFT805,或者,也可以像实施方式1那样测量电容器806。
实施方式5
在本实施方式中,通过将TEG109设置在蒸发沉积区域101中的多个部分,可以把握起因于蒸发沉积区域101的位置的TEG的电特性分布。
如图9所示,将TEG901、902、903及904配置在蒸发沉积区域101的四角。通过设置两个测量用端子部110,以减少用来将TEG901、902、903及904连接到测量用端子的布线长度。将布线从TEG901、902、903及904的电极引绕到设置在密封区域103外侧的测量用端子部110并将它连接到测量用端子。通过测量TEG901、902、903及904的电特性,可以定量地把握形成在像素区域102中的元件的电特性的起因于位置的分布。
如图9所示,在用来连接TEG902和测量用端子部110的布线重叠于栅极信号线驱动电路107上的情况下,需要形成绝缘层,以不与栅极信号线驱动电路107的电极或布线形成短路。只要使用与用来在像素区域102中形成发光元件的隔离墙相同的绝缘层作为所述绝缘层,即可。
在如上所述的实施方式1至5中,因为配置TEG的位置,有时用来连接TEG和测量用端子部110的布线的引绕距离会增加。在这种情况下,存在着布线电阻上升的问题,而有不能准确地测量TEG的电特性的担忧。
当测量TEG中的TFT时,如实施方式1所述,通过将设置在TEG中的TFT的源极及漏极分别连接到两个测量用端子,可以在布线电阻不成为问题的状态下测量TFT的电特性(参照图3C和3D)。另外,当测量电容器时,如实施方式1所述,可以形成其它布线来测量其寄生电容值。然后,通过从使用TEG测量的电容器的电容值减去寄生电容值,可以把握更准确的电容器的电容值。
在实施方式1至5中,说明了在TEG中不设置发光元件的例子,但是也可以设置发光元件。在将发光元件设置在TEG中的情况下,优选进行遮光以不使来自TEG的发光元件的光漏到EL面板外部。
实施例1
使用了本发明的EL面板可以适当地应用于电池驱动的电子设备的显示部、大屏面的显示装置、以及电子设备的显示部。例如,可以举出电视装置(电视机、电视接收机)、影像拍摄装置如数码相机或数码摄像机等、携带电话装置(携带电话机)、PDA等便携式信息终端、便携式游戏机、监视器、计算机、汽车音响等音响再生装置、以及家用游戏机等的具备记录介质的图像再生装置等。将参照图10A至10F说明其具体例子。
图10A所示的便携式信息终端装置包括主体9201、显示部9202等。本发明的显示装置可以适用于显示部9202。
图10B所示的数码摄像机包括显示部9701和9702等。本发明的显示装置可以适用于显示部9701。
图10C所示的携带电话机包括主体9101、显示部9102等。本发明的显示装置可以适用于显示部9102。
图10D所示的便携式电视装置包括主体9301、显示部9302等。本发明的显示装置可以适用于显示部9302。其结果,可以提供一种防止隔离墙的膜剥离的便携式电视装置。另外,本发明的显示装置可以广泛地适用于搭载在便携式电话等的便携式终端中的小型电视装置、能搬运的中型电视装置、或者大型电视装置(例如40英寸或更大)。
图10E所示的便携式计算机包括主体9401、显示部9402等。本发明的显示装置可以适用于显示部9402。
图10F所示的电视装置包括主体9501、显示部9502等。本发明的显示装置可以适用于显示部9502。
另外,本发明的半导体装置不仅用作显示部,而且还可以用作照明装置,因为在像素中形成有发光元件。
本说明书根据2006年1月31日在日本专利局受理的日本专利申请编号2006-022074而制作,所述申请内容包括在本说明书中。
Claims (15)
1. 一种显示装置,包括:
衬底,所述衬底包括第一蒸发沉积区域和在所述第一蒸发沉积区域内的第二蒸发沉积区域,其中所述第二蒸发沉积区域具有至少四个角;
像素,所述像素包括第一薄膜晶体管,并且设置在所述第二蒸发沉积区域;
至少四个测试元件组,每个测试元件组包括第二薄膜晶体管,所述至少四个测试元件组中的每一个靠近所述至少四个角的每一个设置,并且在所述第二蒸发沉积区域外且在所述第一蒸发沉积区域内设置;以及
第二衬底,所述第二衬底与所述第一蒸发沉积区域重叠,
其中,所述第二薄膜晶体管的源极、漏极、和栅极分别电连接到第一端子、第二端子、和第三端子,
其中,所述源极和所述漏极中的一个还电连接到第四端子,以及
其中,所述第一端子、所述第二端子、所述第三端子、和所述第四端子设置在与所述第二衬底不重叠的区域。
2. 按照权利要求1的显示装置,其中所述显示装置是选自由便携式信息终端、影像拍摄装置、以及电视机构成的组中的一种。
3. 按照权利要求1的显示装置,还包括:
布线,所述布线与所述四个测试元件组之一的所述第二薄膜晶体管的所述源极、所述漏极和所述栅极之一电连接;以及
驱动电路,所述驱动电路在所述布线上面,其间插入绝缘层。
4. 按照权利要求1的显示装置,还包括:
缓冲器,用于输出固定电势,其中所述四个测试元件组之一的所述第二薄膜晶体管的所述栅极电连接到所述缓冲器。
5. 按照权利要求1的显示装置,其中所述四个测试元件组的所述第二薄膜晶体管的所述栅极彼此电隔离。
6. 一种显示装置,包括:
衬底,所述衬底包括第一蒸发沉积区域和在所述第一蒸发沉积区域内的第二蒸发沉积区域,其中所述第二蒸发沉积区域具有至少四个角;
像素,所述像素包括第一薄膜晶体管,并且设置在所述第二蒸发沉积区域;
至少四个测试元件组,每个测试元件组包括第二薄膜晶体管,所述至少四个测试元件组中的每一个靠近所述至少四个角的每一个设置,并且在所述第二蒸发沉积区域外且在所述第一蒸发沉积区域内设置;
电致发光层,所述电致发光层形成在所述第一薄膜晶体管和所述第二薄膜晶体管上面;以及
第二衬底,所述第二衬底与所述第一蒸发沉积区域重叠,
其中,所述第二薄膜晶体管的源极、漏极、和栅极分别电连接到第一端子、第二端子、和第三端子,
其中,所述源极和所述漏极中的一个还电连接到第四端子,以及
其中,所述第一端子、所述第二端子、所述第三端子、和所述第四端子设置在与所述第二衬底不重叠的区域。
7. 按照权利要求6的显示装置,其中所述电致发光层通过蒸发沉积形成。
8. 按照权利要求6的显示装置,其中所述显示装置是选自由便携式信息终端、影像拍摄装置、以及电视机构成的组中的一种。
9. 一种显示装置,包括:
衬底,所述衬底包括第一蒸发沉积区域和在所述第一蒸发沉积区域内的第二蒸发沉积区域,其中所述第二蒸发沉积区域具有至少四个角;
像素,所述像素包括第一薄膜晶体管,并且设置在所述第二蒸发沉积区域;
至少四个测试元件组,每个测试元件组包括第二薄膜晶体管,所述至少四个测试元件组中的每一个靠近所述至少四个角的每一个设置,并且在所述第二蒸发沉积区域外且在所述第一蒸发沉积区域内设置;
驱动电路,所述驱动电路包括形成在所述衬底上面的第三薄膜晶体管;以及
第二衬底,所述第二衬底与所述第一蒸发沉积区域重叠,
其中,所述第二薄膜晶体管的源极、漏极、和栅极分别电连接到第一端子、第二端子、和第三端子,
其中,所述源极和所述漏极中的一个还电连接到第四端子,以及
其中,所述第一端子、所述第二端子、所述第三端子、和所述第四端子设置在与所述第二衬底不重叠的区域。
10. 按照权利要求9的显示装置,其中所述驱动电路设置在密封区域。
11. 按照权利要求9的显示装置,其中所述显示装置是选自由便携式信息终端、影像拍摄装置、以及电视机构成的组中的一种。
12. 一种显示装置,包括:
衬底,所述衬底包括第一蒸发沉积区域和在所述第一蒸发沉积区域内的第二蒸发沉积区域,其中所述第二蒸发沉积区域具有至少四个角;
像素,所述像素包括第一薄膜晶体管,并且设置在所述第二蒸发沉积区域;
至少四个测试元件组,每个测试元件组包括第二薄膜晶体管,所述至少四个测试元件组中的每一个靠近所述至少四个角的每一个设置,并且在所述第二蒸发沉积区域外且在所述第一蒸发沉积区域内设置;
电致发光层,所述电致发光层形成在所述第一薄膜晶体管和所述第二薄膜晶体管上面;
驱动电路,所述驱动电路包括形成在所述衬底上面的第三薄膜晶体管;以及
第二衬底,所述第二衬底与所述第一蒸发沉积区域重叠,
其中,所述第二薄膜晶体管的源极、漏极、和栅极分别电连接到第一端子、第二端子、和第三端子,
其中,所述源极和所述漏极中的一个还电连接到第四端子,以及
所述第一端子、所述第二端子、所述第三端子、和所述第四端子设置在与所述第二衬底不重叠的区域。
13. 按照权利要求12的显示装置,其中所述电致发光层通过蒸发沉积形成。
14. 按照权利要求12的显示装置,其中所述驱动电路设置在密封区域。
15. 按照权利要求12的显示装置,其中所述显示装置是选自由便携式信息终端、影像拍摄装置、以及电视机构成的组中的一种。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006-022074 | 2006-01-31 | ||
JP2006022074 | 2006-01-31 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710006161.1A Division CN101013695B (zh) | 2006-01-31 | 2007-01-31 | 半导体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102324420A CN102324420A (zh) | 2012-01-18 |
CN102324420B true CN102324420B (zh) | 2014-07-02 |
Family
ID=38322588
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710006161.1A Expired - Fee Related CN101013695B (zh) | 2006-01-31 | 2007-01-31 | 半导体装置 |
CN201110321129.9A Expired - Fee Related CN102324420B (zh) | 2006-01-31 | 2007-01-31 | 半导体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200710006161.1A Expired - Fee Related CN101013695B (zh) | 2006-01-31 | 2007-01-31 | 半导体装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7479655B2 (zh) |
CN (2) | CN101013695B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2230658A4 (en) * | 2008-01-09 | 2011-09-14 | Sharp Kk | DISPLAY DEVICE |
JP5372900B2 (ja) * | 2010-12-15 | 2013-12-18 | 株式会社ジャパンディスプレイ | 液晶表示装置 |
KR101900915B1 (ko) * | 2011-10-14 | 2018-09-27 | 삼성디스플레이 주식회사 | 표시 장치 |
KR101938760B1 (ko) * | 2012-07-26 | 2019-01-16 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR102057653B1 (ko) * | 2013-07-15 | 2019-12-20 | 삼성디스플레이 주식회사 | 테스트 소자, 이를 갖는 어레이 기판 및 이를 이용한 면저항 측정 방법 |
CN105609023B (zh) * | 2015-12-31 | 2018-08-07 | 京东方科技集团股份有限公司 | 一种测试元件组、阵列基板、检测设备及检测方法 |
CN105655350B (zh) * | 2016-01-04 | 2018-12-21 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置、制作方法和测试方法 |
CN105720063B (zh) * | 2016-04-13 | 2019-02-15 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、传感器和探测设备 |
WO2020100305A1 (ja) * | 2018-11-16 | 2020-05-22 | シャープ株式会社 | 表示装置 |
CN110190106B (zh) * | 2019-06-13 | 2022-01-28 | 京东方科技集团股份有限公司 | 一种显示面板及其制备方法、检测方法、显示装置 |
KR20210087611A (ko) * | 2020-01-02 | 2021-07-13 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1438521A (zh) * | 2002-02-12 | 2003-08-27 | 精工爱普生株式会社 | 电光装置、电子设备和电光装置的制造方法 |
CN1700284A (zh) * | 2004-05-20 | 2005-11-23 | 精工爱普生株式会社 | 电光学装置、其检查方法以及电子设备 |
CN1707586A (zh) * | 2004-05-21 | 2005-12-14 | 株式会社半导体能源研究所 | 半导体器件、显示器件、以及电子装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2653099B2 (ja) * | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル,投写型表示装置及びビューファインダー |
KR100376952B1 (ko) * | 1997-09-30 | 2003-05-17 | 산요 덴키 가부시키가이샤 | 표시장치 |
TW437095B (en) * | 1998-10-16 | 2001-05-28 | Seiko Epson Corp | Substrate for photoelectric device, active matrix substrate and the inspection method of substrate for photoelectric device |
JP4618948B2 (ja) * | 2001-08-24 | 2011-01-26 | 株式会社半導体エネルギー研究所 | 半導体装置の評価方法 |
JP2004006313A (ja) * | 2002-04-18 | 2004-01-08 | Seiko Epson Corp | 電気光学装置の製造方法、電気光学装置、および電子機器 |
JP4006304B2 (ja) * | 2002-09-10 | 2007-11-14 | 株式会社 日立ディスプレイズ | 画像表示装置 |
US7256079B2 (en) * | 2002-12-16 | 2007-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Evaluation method using a TEG, a method of manufacturing a semiconductor device having a TEG, an element substrate and a panel having the TEG, a program for controlling dosage and a computer-readable recording medium recoding the program |
JP2004341216A (ja) | 2003-05-15 | 2004-12-02 | Seiko Epson Corp | 電気光学装置用基板及びその製造方法、並びに該電気光学装置用基板を備えた電気光学装置及び電子機器 |
US7550382B2 (en) * | 2005-05-31 | 2009-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device, evaluation method of semiconductor device, and semiconductor device |
KR101129618B1 (ko) * | 2005-07-19 | 2012-03-27 | 삼성전자주식회사 | 액정 표시 패널 및 이의 검사 방법과 이의 제조방법 |
-
2007
- 2007-01-24 US US11/657,163 patent/US7479655B2/en not_active Expired - Fee Related
- 2007-01-31 CN CN200710006161.1A patent/CN101013695B/zh not_active Expired - Fee Related
- 2007-01-31 CN CN201110321129.9A patent/CN102324420B/zh not_active Expired - Fee Related
-
2009
- 2009-01-06 US US12/349,325 patent/US7947979B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1438521A (zh) * | 2002-02-12 | 2003-08-27 | 精工爱普生株式会社 | 电光装置、电子设备和电光装置的制造方法 |
CN1700284A (zh) * | 2004-05-20 | 2005-11-23 | 精工爱普生株式会社 | 电光学装置、其检查方法以及电子设备 |
CN1707586A (zh) * | 2004-05-21 | 2005-12-14 | 株式会社半导体能源研究所 | 半导体器件、显示器件、以及电子装置 |
Non-Patent Citations (2)
Title |
---|
JP特开2000-77459A 2000.03.14 |
JP特开2004-192925A 2004.07.08 |
Also Published As
Publication number | Publication date |
---|---|
CN101013695A (zh) | 2007-08-08 |
US7479655B2 (en) | 2009-01-20 |
CN101013695B (zh) | 2011-12-21 |
US20070178614A1 (en) | 2007-08-02 |
CN102324420A (zh) | 2012-01-18 |
US7947979B2 (en) | 2011-05-24 |
US20090153173A1 (en) | 2009-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102324420B (zh) | 半导体装置 | |
CN101221330B (zh) | 液晶显示装置 | |
CN102024412B (zh) | 半导体装置和显示装置 | |
CN101154346B (zh) | 影像显示系统及其制造方法 | |
KR102000738B1 (ko) | 정전기 방지 회로 및 이를 포함하는 표시 장치 | |
CN101582439B (zh) | 有机发光显示器及其制造方法 | |
JP4890276B2 (ja) | 半導体装置 | |
CN111682011B (zh) | 一种显示基板及其检测方法、制备方法、显示面板 | |
CN207183274U (zh) | 阵列基板、显示面板和显示装置 | |
CN104898888A (zh) | 一种内嵌式触摸显示屏、其驱动方法及显示装置 | |
CN108807375B (zh) | 微型显示装置和显示集成电路 | |
KR20130128934A (ko) | 쇼트 불량 검사 방법, 표시 장치의 쇼트 불량 검사 방법 및 유기 발광 표시 장치의 쇼트 불량 검사 방법 | |
CN108550342A (zh) | 数据驱动电路及其驱动方法、阵列基板和显示面板 | |
CN106328660A (zh) | 显示面板、显示装置及显示面板的制造方法 | |
CN110211517A (zh) | 显示基板及其检测方法、显示装置 | |
CN109448627A (zh) | 一种显示面板、显示面板的驱动方法和显示装置 | |
CN113811938B (zh) | 显示基板及其测试方法 | |
CN102460711B (zh) | 半导体装置 | |
CN102368499A (zh) | Tft阵列基板及液晶面板 | |
US20220115280A1 (en) | Display panel and display apparatus | |
CN110190106A (zh) | 一种显示面板及其制备方法、检测方法、显示装置 | |
KR101975569B1 (ko) | 표시 패널의 정전기 방지 회로 및 이를 포함하는 표시 장치 | |
CN204719374U (zh) | 一种阵列基板及显示装置 | |
CN102208411B (zh) | 半导体装置、发光装置和电子设备 | |
CN107507564B (zh) | 一种像素驱动电路、像素驱动方法和显示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20140702 Termination date: 20220131 |
|
CF01 | Termination of patent right due to non-payment of annual fee |