CN102314950B - 用于新兴存储器技术的可编程测试引擎(pcdte) - Google Patents

用于新兴存储器技术的可编程测试引擎(pcdte) Download PDF

Info

Publication number
CN102314950B
CN102314950B CN201110098611.0A CN201110098611A CN102314950B CN 102314950 B CN102314950 B CN 102314950B CN 201110098611 A CN201110098611 A CN 201110098611A CN 102314950 B CN102314950 B CN 102314950B
Authority
CN
China
Prior art keywords
counter
chip
integrated circuit
storer
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110098611.0A
Other languages
English (en)
Other versions
CN102314950A (zh
Inventor
R·乔普拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peraso Inc
Original Assignee
Mosys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mosys Inc filed Critical Mosys Inc
Publication of CN102314950A publication Critical patent/CN102314950A/zh
Application granted granted Critical
Publication of CN102314950B publication Critical patent/CN102314950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及一种集成电路芯片上的用于新兴存储器技术的可编程特征化-调试-测试引擎(PCDTE)。该PCDTE包括接收并存储在芯片接口提供的指令的指令存储器，以及接收并存储在芯片接口提供的配置值的配置存储器。该PCDTE还包括响应于配置值配置多个地址计数器和数据寄存器的控制器。该控制器还执行指令，其中响应于该指令从计数器中检索读/写地址和写数据。检索到的读/写地址和写数据用于访问被测试的存储器。可同时访问被测试存储器的多个端口。可链接多个指令。该指令可指定计数器中的专用计数功能和/或指定集成的(链接的)计数器。该PCDTE可从芯片传出信息以便运用芯片的传送/接收电路。

Description

用于新兴存储器技术的可编程测试引擎(PCDTE)
相关申请
本申请要求美国临时专利申请S/N 61/338,745的优先权，其发明名称为“用于新兴存储器技术的可编程测试引擎(Programmable Test Engine ForEmerging Memory Technologies)”，其申请日为2010年2月23日，且通过引用结合于此。
技术领域
本发明涉及可编程特征化调试测试引擎(PCDTE)。
背景技术
诸如美国专利7,168,005描述的传统的内置自测试(BIST)引擎，仅执行固定的测试模式。期望拥有具有可编程的测试模式和计数器的BIST。更加期望这样的可编程BIST，其具有与传统的BIST大致相同数量的门。
发明内容
相应地，本发明提供集成电路芯片上的可编程特征化调试测试引擎(PCDTE)。该PCDTE包括存储从芯片接口接收的指令的指令存储器，以及存储在芯片接口上接收的配置值的配置存储器。PCDTE还包括响应于配置存储器中存储的配置值配置多个计数器并且填充多个数据寄存器的控制器。响应于配置值配置的计数器的工作参数包括：计数器是递增的还是递减的、计数器执行的步骤数量、计数器的步长(step size)以及计数器的复位值。选择的计数器可配置成执行专门的计数器功能，其中每次计数器期满时增加计数器的复位值。可链接其它的计数器以便实现集成计数器，其中第一计数器配置成提供存储器访问地址的行地址，第二计数器配置成提供存储器访问地址的列地址，第三计数器配置成提供存储器访问地址的扇区地址，而第四计数器配置成提供存储器访问地址的存储体地址(bankaddress)。
控制器还执行指令存储器中存储的指令。每个指令包括访问生成操作码(op-code)和循环处理操作码。访问生成操作码对被测试存储器指定读访问和/或写访问，或非操作(NOP)。PCDTE可同时执行对被测试存储器的读和写访问。访问生成操作码包括指定选择哪个计数器来提供读地址的读地址指针，以及指定选择哪个计数器来提供写地址的写地址指针，以及指定选择哪个数据寄存器来提供写数据值(或读比较值)的写数据指针。
循环处理操作码包括指定选择哪个计数器作为相关联指令的循环计数器的循环计数器指针。循环计数器指定由访问生成操作码指定的读/写访问的将要被重复的次数。循环处理操作码包括允许相关联指令与其它指令链接的参数。循环处理操作码还包括允许并行更新多个计数器(例如，循环计数器、读地址计数器和写地址计数器)的参数。循环处理操作码还包括允许顺序地更新计数器组的参数。
本发明的PCDTE提供在集成电路内生成测试模式的灵活性。该PCDTE容易按比例缩小，从而允许测试具有大量端口的存储器。
在特定的实施例中，本发明的PCDTE还耦合到集成电路芯片的传送器，其中PCDTE生成的存储器访问信号被串行化并且从集成电路芯片传出。这些存储器访问信号可被路由至同一个集成电路芯片的解串行接收器(在环路回送配置中)，并最后提供给(集成电路芯片上)被测试的存储器。该实施例中，PCDTE有利地利用集成电路芯片的传送和接收电路。在替代实施例中，存储器访问信号可被路由至另一个集成电路芯片的解串行接收器，并且提供给另一芯片上的存储器。
结合下面的说明和附图，将更加充分地理解本发明。
附图简述
图1是根据本发明的一个实施例的可编程特征化调试测试引擎(PCDTE)的框图，该引擎构建在集成电路芯片上。
图2A是根据本发明的一个实施例，示出由图1的PCDTE实现的专用计数器和读地址生成电路的框图。
图2B是根据本发明的一个实施例，示出由图1的PCDTE实现的写地址生成电路的框图。
图3A、3B和3C是根据本发明的一个实施例，示出用于配置图2A的专用计数器的配置寄存器的框图。
图4是根据本发明的一个实施例，示出由图1的PCDTE实现的数据生成电路的框图。
图5是根据本发明的一个实施例，示出由图1的PCDTE实现的指令操作码的框图。
图6是根据本发明的一个实施例，示出使用图1的PCDTE来实现可编程内置自测试(PBIST)以及内置自修复(BISR)的系统的框图。
图7是根据本发明的一个实施例的可使用图1的PCDTE实现的带宽引擎的框图。
具体实施方式
通常，本发明提供一种设置在集成电路芯片上的可编程特征化调试测试引擎(PCDTE)。该PCDTE可用于实现芯片上设置的电路(例如，一个或多个存储器)的特征化、调试和测试功能。另外，PCDTE可创建从芯片上传出、以及返回同一个芯片的接收器或者提供给不同芯片的接收器的事务。
本发明的PCDTE可用于特征化时序、电压和模式，这些时序、电压和模式可被运用以便实现存储器的最佳操作条件。本发明的PCDTE也可用作调试引擎，用于调试与存储器比特单元连接的各种片上电路。本发明的PCDTE也可用作片上内置自测试器(BIST)，用于利用在特征化和调试阶段发现的可编程模式来测试存储器。本发明的PCDTE也可用于老化(burn-in)以及高温运行寿命(HTOL)的研究。
本发明的PCDTE在评估新兴的密集单端口和多端口存储器以及高速电路的同时维持用于特定存储器实例或多个存储器实例的低数量的门的情况下运转得良好。在大小、数据宽度或风格(Mosys公司的1T-静态随机存取存储器(1T-SRAM)、增强型动态随机存取存储器(eDRAM)、静态随机存取存储器(SRAM)等等)方面，一个或多个存储器实例可能相同或不同。
图1是根据本发明的一个实施例，在集成电路芯片150上制造的PCDTE 100的框图。PCDTE 100包括可编程指令存储器101、可编程配置存储器102、控制器103(其控制PCDTE的程序计数器104)、若干专用计数器105、事务生成单元106、芯片参数控制器107以及芯片失效累加引擎108。事务生成单元106包括读地址生成电路250、写地址生成电路300以及数据生成电路400。
可编程指令存储器101存储指令操作码，下面将更加详细地描述它。例如，使用随机存取存储器(RAM)或触发器阵列实现可编程指令存储器101。根据本发明的一个实施例，可通过芯片150的串行或并行接口来编程可编程指令存储器101。可编程指令存储器101可存储M个指令，其中M由芯片150的门数量要求、存储器技术的类型、芯片接口和总体特征化、以及调试和测试策略来指示。
可编程配置存储器102存储PCDTE 100的配置参数。通常，由可编程配置存储器102存储的配置参数用于配置专用计数器105、读地址生成电路250、写地址生成电路300以及数据生成电路400。下面将更加详细地描述可编程配置存储器102存储的配置参数。例如，可使用触发器阵列来实现可编程配置存储器102。根据本发明的一个实施例，也可通过芯片150的串行或并行接口来编程可编程配置存储器102。
控制器103耦合至可编程指令存储器101以及可编程配置存储器102。如下面详细描述的，控制器103响应于从可编程配置存储器102接收的配置参数来配置专用计数器105以及事务生成单元106。另外，响应于从可编程指令存储器101接收的指令，控制器103使用专用计数器105和事务生成单元106开始对正在特征化调试测试的存储器进行读和写事务处理。在说明性的实施例中，PCDTE 100包括用于访问正在测试的存储器的一个读端口(其承载读使能信号RE和读地址读_地址(R_ADDR))和一个写端口(其承载写使能信号WE、写地址写_地址(W_ADDR)以及写数据DATA)。在描述的实施例中，虽然只说明了两个端口，如下面更详细描述的，在其它实施例中容易修改事务生成单元106以便实现其它数量的端口。
通常，响应于可编程指令存储器101中存储的指令，使用芯片参数控制器107来改变芯片150的操作条件(例如，电压和时序)。存储器失效累加引擎108可存储数据0、数据1失效或失败(数据0和1组合)数据，其可用于位映像(bit-map)被测试存储器。
图2A是根据本发明的一个实施例，说明专用计数器105的框图。这些专用计数器包括六个20位计数器200-205(即，大型计数器)、包括四个8位(小)计数器210-213的第一组小型计数器206、以及包括四个8位(小)计数器220-223的第二组小型计数器207。虽然结合特殊的计数器组描述本发明，但是应当理解的是，可容易地将专用计数器105的组修改为包括不同数量的计数器，且该计数器具有不同的宽度。
图2A还说明事务生成单元106的读地址生成电路250，该电路用于生成读地址R_ADDR。读地址生成电路250包括被耦合用于从8位小型计数器210-213接收计数器值的读地址开关215，被耦合用于从8位小型计数器220-223接收计数器值的读地址开关225，被耦合用于从20位大型计数器200-205以及读地址开关215和225接收计数器值的读地址多路复用器230，以及被耦合用于从读地址多路复用器230接收计数器值的读地址加扰器235。
图2B是说明事务生成单元106的写地址生成电路300的框图，该电路用于生成写地址W_ADDR。写地址生成电路300包括被耦合用于从8位小型计数器210-213接收计数器值的写地址开关315，被耦合用于从8位小型计数器220-223接收计数器值的写地址开关325，被耦合用于从20位大型计数器200-205以及写地址开关315和325接收计数器值的写地址多路复用器330，以及被耦合用于从写地址多路复用器330接收计数器值的写地址加扰器335。注意，写地址生成电路300被耦合用于与读地址生成电路250并行地接收由计数器200-205、210-213以及220-223提供的计数器值。
专用计数器105中可同时存在若干类型的计数器。这些计数器的类型可包括，例如，标准计数器、集成计数器(其使用多个小型计数器来实现一个大型计数器)、以及专用功能计数器。本发明实现的专用功能计数器包括线性反馈移位寄存器(LFSR)计数器(其使用LFSR布尔函数来提供随机计数)、以及用于生成计数值以便执行移动反转测试的计数器。虽然这里描述了特殊的专用功能计数器，应当理解的是，其它实施例中可实现其它类型的专用功能计数器。在说明性的示例中，20位计数器200-205可配置成实现标准计数器、随机计数器或专用功能计数器。小型计数器组206和207可配置成实现标准计数器、随机计数器或集成计数器。当小型计数器组206配置成实现集成计数器时，四个8位计数器210，211，212和213用于存储列、行、扇区和存储体地址。同样，当小型计数器组207配置成实现集成计数器时，四个8位计数器220，221，222和223用于存储列、行、扇区和存储体地址。
响应于存储在可编程配置存储器102内的配置寄存器中的配置值来编程(配置)计数器200-207。
图3A，3B和3C是说明根据本发明的一个实施例的可编程配置存储器102的配置寄存器CR0-CR10的框图。在说明性的实施例中，可编程配置存储器102包括11个配置寄存器CR0-CR10，均为64位宽度。
图3A说明配置寄存器CR0-CR5。这些配置寄存器CR0-CR5存储分别配置大型计数器200到205的配置值CFG_0[63:0]到CFG_5[63:0]。
图3B说明配置寄存器CR6和CR7。配置寄存器CR6存储配置小型计数器210和211的配置值CFG_6[63:0]。配置寄存器CR7存储配置小型计数器212和213的配置值CFG_7[63:0]。
图3C说明配置寄存器CR8-CR10。配置寄存器CR8存储配置小型计数器220和221的配置值CFG_8[63:0]。配置寄存器CR9存储配置计数器222和223的配置值CFG_9[63:0]。如下面详细描述的，配置寄存器CR10存储用于配置事务生成单元106内的数据生成电路400的配置值CFG_10[63:0]。
如图3A所示，6个配置寄存器值CFG_0到CFG_5的每一个都包括两个保留位RESVD、一个专用功能位SPF_N、一个递增-递减位INC/DEC_N、一个20位的‘步骤数量’值步骤_N(STEPS_N)、一个20位的偏移值偏移_N(OFFSET_N)、以及一个20位的复位值RST_VAL_N(其中针对配置寄存器值CFG_0的N＝0，针对配置寄存器值CFG_1的N＝1，等等)。
递增-递减值INC/DEC_N表示相关联的计数器是递增的还是递减的(例如，INC/DEC_N＝‘0’使得相关联的计数器递减，而INC/DEC_N＝‘1’使得相关联的计数器递增)。‘步骤数量’值STEPS_N表示相关联计数器将要计数的步骤的数量。偏移值OFFSET_N表示每个计数器步骤的大小(例如，OFFSET_N＝2使得相关联计数器被递增-递减两步)。20位的复位值RST_VAL_N指定一旦届满时(即，一旦数到由STEPS_N指定的步骤数量)对应的计数器将被复位的值。
专用功能位SPF_N表示相关联计数器是否实现专用计数器功能(例如，SPF_N＝‘0’禁用相关联计数器的专用功能，而SPF_N＝‘1’允许相关联计数器实现专用计数器功能)。这里描述的实施例中，大型计数器200-203配置成实现第一专用功能，而大型计数器204-205配置成实现与第一专用功能不同的第二专用功能。更具体地，当启用任何一个大型计数器200-203中的专用计数器功能时，在该计数器一旦届满时将该计数器的复位值增加‘1’。例如，如果启用大型计数器203的专用计数器功能(即，SPF_3＝1)，则每次该大型计数器203届满时，该计数器的复位值RST_VAL_3增加‘1’。正如本领域的技术人员公知的，该专用功能允许创建移动反转测试模式。
当允许任何一个大型计数器204-205中的专用计数器功能时，则允许该大型计数器实现LFSR计数器，以便该大型计数器提供随机计数输出。例如，如果启用大型计数器204的专用计数器功能(即，SPF_4＝1)，则该大型计数器204配置成作为LFSR计数器操作。前述的方式中，可以采用灵活的方式有利地配置大型计数器200-205以便提供宽范围的计数器选择。
如图3B所示，配置寄存器CR6存储对应的64位配置值CFG_6[63:0]，该配置值包括第一32位配置值CFG_6[31:0]和第二32位配置值CFG_6[63:32]。第一32位配置值CFG_6[31:0]用于配置8位小型计数器210，而第二32位配置值CFG_6[63:32]用于配置8位小型计数器211。第一32位配置值CFG_6[31:0]包括三个保留位RESVD、一个递增-递减位INC/DEC_SM_0、一个4位的配置值配置_0(CONFIG_0)、一个8位的‘步骤数量’值STEPS_SM_0、一个8位的偏移值OFFSET_SM_0、以及一个8位的复位值RST_VAL_SM_0。
递增-递减值INC/DEC_SM_0表示相关联的小型计数器210是递增的还是递减的(例如，INC/DEC_SM_0＝‘0’使得计数器210递减，而INC/DEC_SM_0＝‘1’使得计数器210递增)。8位的‘步骤数量’值STEPS_SM_0指定相关联的小型计数器210将要计数的步骤的数量。8位的偏移值OFFSET_SM_0表示计数器210每个步骤的大小(例如，OFFSET_N＝1使得小型计数器210被递增-递减一步)。8位的复位值RST_VAL_SM_0指定一旦届满时(即，一旦数到由STEPS_SM_0表示的步骤数量)小型计数器210将被复位的值。配置值CONFIG_0表示相关联计数器210是否被配置成提供存储体地址(CONFIG_0＝‘1000’)、扇区地址(CONFIG_0＝‘0100’)、行地址(CONFIG_0＝‘0010’)、列地址(CONFIG_0＝‘0001’)，或者其它的地址类型(CONFIG_0＝‘0000’)。
第二32位配置值CFG_6[63:32]包括类似的位/值：RESVD、INC/DEC_SM_1、CONFIG_1、STEPS_SM_1、OFFSET_SM_1以及RST_VAL_SM_1，其采用上述方式配置8位小型计数器211。
进一步如图3B所示，配置寄存器CR7存储对应的64位配置值CFG_7[63:0]，该配置值包括第一32位配置值CFG_7[31:0]和第二32位配置值CFG_7[63:32]。第一32位配置值CFG_7[31:0]包括位/值RESVD、INC/DEC_SM_2、CONFIG_2、STEPS_SM_2、OFFSET_SM_2以及RST_VAL_SM_2，其采用上述方式配置8位小型计数器212。同样，第二32位配置值CFG_7[63:32]包括位/值RESVD、INC/DEC_SM_3、CONFIG_3、STEPS_SM_3、OFFSET_SM_3以及RST_VAL_SM_3，其采用上述方式配置8位小型计数器213。
如图3C所示，配置寄存器CR8和CR9分别存储64位的配置值CFG_8[63:0]和CFG_9[63:0]。配置值CFG_8[63:0]包括用于采用上述方式配置小型计数器220的32位的配置值CFG_8[31:0]，以及用于采用上述方式配置小型计数器221的32位的配置值CFG_8[63:32]。配置值CFG_9[63:0]包括用于采用上述方式配置小型计数器222的32位的配置值CFG_9[31:0]，以及用于采用上述方式配置小型计数器223的32位的配置值CFG_9[63:32]。
采用上述的方式，配置值CFG_0到CFG_9允许将20位的大型计数器200-205、计数器组206的8位小型计数器210-213以及计数器组207的8位小型计数器220-223独立地配置成实现多种类型的计数器，从而向PCDTE 100的读/写地址生成性能提供灵活性。
如图2A和2B所示，配置寄存器CR6和CR7中存储的配置值CONFIG_0到CONFIG_3用于配置读开关215(图2A)和写开关315(图2B)。读开关215将计数器210，211，212和213的输出分别路由至由配置值CONFIG_0，CONFIG_1，CONFIG_2以及CONFIG_3指定的地址总线(即，存储体、扇区、行或列)。例如，如果配置值CONFIG_0，CONFIG_1，CONFIG_2和CONFIG_3分别具有‘0010’，‘1000’，‘0100’和‘0001’值，则读开关215将分别路由来自计数器210，211，212和213的计数器值作为行、存储体、扇区和列地址。响应于配置值CONFIG_0到CONFIG_3，写开关315采用与读开关215同样的方式操作。
配置寄存器CR8和CR9中存储的配置值CONFIG_4到CONFIG_7用于配置读开关225(图2A)和写开关325(图2B)以便采用上述的方式路由计数器220-223的输出。结果，可灵活地路由计数器210-213和220-223的内容以便为访问被测试存储器提供存储体、扇区、行和列地址。注意，在说明性的实施例中，四个8位计数器用于在开关215，225，315和325的输出处提供20位的访问地址。这通过适当地选择‘步骤数量’值STEPS_SM_0-7以及偏移值OFFSET_SM_0-7来实现。
读地址多路复用器230(图2A)从大型计数器200-205以及小型计数器组206-207接收20位的计数器值。读地址多路复用器230响应于读地址选择信号RA路由这些20位的计数器值之一(下面将更加详细地描述它)。读地址加扰器235使用预定的固定地址加扰功能来加扰所接收到的计数器值，从而向被测试的存储器提供读地址值R_ADDR。
同样，写地址多路复用器330(图2B)从大型计数器200-205以及小型计数器组206-207接收20位的计数器值。写地址多路复用器330响应于写地址选择信号WA路由这些20位的计数器值之一(下面将更加详细地描述它)。写地址加扰器335使用预定的固定地址加扰功能加扰所接收到的计数器值，从而向被测试的存储器提供写地址值W_ADDR。根据被测试存储器实现的地址线扭转(twisting)来选择读地址加扰器235和写地址加扰器335实现的地址加扰功能，从而确保被测试存储器在存储器接口接收适当的地址值。
现在返回图3C，配置寄存器CR10存储64位的配置值CFG_10[63:0]，该值配置事务生成单元106内的数据生成电路400。配置值CFG_10[63:0]包括45位的保留位RESVD，3位的数据加扰器值SCRAMBLE，以及16位的数据寄存器值DATA_REG[15:0]。
图4是根据本发明的一个实施例说明事务生成单元106的数据生成电路400的框图。数据生成电路400包括数据寄存器DR0-DR6、随机数据生成器401、写数据多路复用器410和420、反相器415以及数据加扰器425。对数据寄存器DR0，DR1，DR2和DR3进行编程以便分别存储来自配置寄存器CR10的数据寄存器位DATA_REG[3:0]、DATA_REG[7:4]、DATA_REG[11:8]以及DATA_REG[15:12]。对数据寄存器DR4，DR5和DR6进行编程以便分别存储来自写地址生成电路300的写地址位W_ADDR[3:0]、W_ADDR[7:4]以及W_ADDR[11:8]。因此，可用对应的4位数据值编程每个数据寄存器DR0-DR6，其可用于生成写到被测试存储器的数据值(或者作为读比较数据值而提供)。随机数据生成器401提供随机的4位数据值作为输出。
写数据多路复用器410从数据寄存器DR0-DR6以及随机数据生成器401接收4位的数据值。写数据多路复用器410响应于写数据选择信号WD路由这些4位写数据值之一(下面将详细地描述它)。反相器415反转由多路复用器410路由的写数据值，以使写数据多路复用器420接收多路复用器410路由的写数据值，以及由多路复用器410路由的写数据值的反转两者。写数据多路复用器420响应于写选择信号W#向数据加扰器425路由由多路复用器410路由的写数据值，或由多路复用器410路由的写数据值的反转(下面将作详细描述)。数据加扰器425加扰接收到的数据值，其中由配置寄存器CR10提供的数据加扰器值SCRAMBLER来选择加扰功能。根据被测试存储器实现的数据线扭转来选择数据加扰功能，从而确保被测试存储器在存储器接口处接收适当的数据值。
注意，使用配置寄存器CR10的数据加扰功能是可编程的，从而允许PCDTE 100用于测试具有不同数据线扭转特征的不同类型的存储器。
数据加扰器425提供的4位的数据值(Data)被复制预定次数以便创建数据值DATA。例如，如果数据值DATA具有72位宽度(即，对被测试存储器的读/写操作的宽度是72位)，则数据加扰器425提供的4位的数据值被重复18次(72/4＝18)以便创建数据值DATA。
图5是根据本发明的一个实施例的说明PCDTE 100的PCDTE指令操作码500INST[35:0]的框图。多个指令操作码被存储在可编程指令存储器101中，每个指令操作码具有与指令操作码500相同的格式。在描述的示例中，可编程指令存储器101具有存储多达32个指令操作码(即，M＝32)的容量。然而，在其它的实施例中，可编程指令存储器101可具有不同的容量。通常，更大的可编程指令存储器101允许在芯片150上执行更多的特征化-调试-测试操作。
虽然在说明性的示例中指令操作码500包括36位，应当理解的是，在其它实施例中可实现具有不同宽度的指令操作码。PCDTE指令操作码500的宽度决定可编程指令存储器101的宽度。
如下面更详细描述的，PCDTE指令操作码500用于启动对处在特征化-调试-测试下的存储器(或其它电路)的读/写操作或非操作(NOP)。PCDTE指令操作码500能够访问来自不同的专用计数器105的不同的地址源。PCDTE指令操作码500也能够访问来自事务生成单元106内的数据寄存器DR0-DR6(以及随机数据生成器401)的不同的数据源。PCDTE指令操作码500具有自循环的能力，以及与任意其它PCDTE指令操作码循环的能力。PCDTE指令操作码500能够并行地递增多个计数器105。PCDTE指令操作码500也能够按顺序递增多个计数器105。
PCDTE指令操作码500被分为两个操作码，包括控制程序计数器104和专用计数器105的循环处理操作码501，以及生成基于指令的事务的访问生成操作码502。访问生成操作码502还可用于使用芯片参数控制器107改变芯片150的关键参数，诸如时序和电压。
访问生成操作码502包括读访问使能位(RE＝INST[23])、读地址指针(RA＝INST[26:24])、写访问使能位(WE＝INST[27])、写地址指针(WA＝INST[30-28])、写数据条选择信号(W#＝INST[31])、写数据多路复用器选择值(WD＝INST[34:32])、以及操作参数选择位(OP＝INST[35])。具有逻辑‘0’值的读访问使能位RE表示不执行读操作(NOP)，而具有逻辑‘1’值的读访问使能位RE表示将要执行读操作。控制器103通过事务生成逻辑106将读访问使能位RE传送到被测试的存储器。
读地址指针RA指示哪个专用计数器105将为指定的读操作提供读地址。控制器103将读地址指针RA传送到读地址生成块250的读地址多路复用器230(图2A)。作为响应，读地址多路复用器230将由大型计数器200-205以及开关215和225提供的所选择的一个20位计数器值路由到读地址加扰器235。读地址加扰器235采用上述的方式加扰接收到的计数器值以便向被测试存储器提供读地址R_ADDR。
现在返回访问生成操作码502，具有逻辑‘0’值的写访问使能位WE表示不执行写操作(NOP)，而具有逻辑‘1’值的写访问使能位表示将要执行写操作。控制器103通过事务生成逻辑106将写访问使能位WE传送到被测试的存储器。
写地址指针WA指示哪个专用计数器105将为指定的写操作提供写地址。控制器103将写地址指针WA传送到写地址生成块300中的写地址多路复用器330(图2B)。作为响应，写地址多路复用器330将大型计数器200-205以及开关215和225提供的所选择的一个20位计数器值发送到写地址加扰器335。写地址加扰器335采用上述的方式编码接收到的计数器值以便向被测试存储器提供写地址W_ADDR。
仍然，在访问生成操作码502中，写数据寄存器选择值WD表示事务生成单元106中的多个数据寄存器的哪一个向所指定的写操作提供写数据。写数据条选择信号W#表示写数据还是写数据的反转被用于实现写操作。控制器103向数据生成器400的写数据多路复用器410传送写数据寄存器选择值WD(图4)。如上所述，多路复用器410响应于写数据寄存器选择值WD路由由数据寄存器DR0-DR6以及随机数据生成器401提供的所选择的一个4位的数据值。控制器103还向数据生成器400的写数据多路复用器420传送写数据条选择信号W#(图4)。如上所述，响应于写数据条选择信号W#，多路复用器420向数据加扰器425选择性地发送由多路复用器410路由的数据值，或者由多路复用器410路由的数据值的反转。数据加扰器425采用上述的方式向被测试存储器提供数据值DATA。
在对应的指令执行期间，访问生成操作码502的操作参数选择位OP可用于选择芯片150的操作参数(例如，供给电压或信号时序)。例如，具有逻辑‘0’值的操作参数选择位OP表示将在芯片150上实现第一供给电压，而具有逻辑‘1’值的操作参数选择位OP表示应在芯片150上实现不同于第一供给电压的第二供给电压。当接收到指令时，控制器103指示芯片参数控制器107来设置由操作参数选择位OP指定的供给电压。注意，在其它实施例中，附加操作参数选择位可用于选择两个以上供给电压电平。此外，附加操作参数选择位可用于控制其它芯片参数，诸如信号延迟。
循环处理操作码501包括循环计数器指针(LCP＝INST[3:0])、循环至指令指示器(L2I＝INST[4])、循环指令地址(LIA＝INST[9:5])、按序小型计数器使能信号(SCE＝INST[10])、按序小型计数器选择信号(SCS＝INST[11])、并行大型计数器使能位(PLE＝INST[17:12])、并行小型计数器使能位(PSE＝INST[21:18])、以及并行小型计数器组选择(PSS＝INST[22])。
循环计数器指针LCP指示使用专用计数器105的哪个计数器作为对应指令的循环计数器。循环计数器指针LCP是一个4位值，其允许选择任意一个大型计数器200-205，或任意一个计数器组206-207，或者任意一个小型计数器210-213或220-223作为指令的循环计数器。
具有逻辑‘0’值的循环-至-指令指示器位L2I表示当前的指令不与任何其它的指令一起循环，而具有逻辑‘1’值的循环至指令指示器位L2I表示当前的指令与可编程指令存储器101中的另一个指令操作码一起循环。循环指令地址LIA指向存储与当前指令一起循环的指令的可编程指令存储器101的地址。允许诸指令相互循环有利地增大PCDTE 100可实现的操作范围。
如上所述，专用计数器105包括六个大型计数器200-205以及两个小型计数器组206-207，其中每个小型计数器组206-207包括四个小型计数器(即，210-213和220-223)。具有逻辑‘0’值的按序小型计数器使能信号SCE表示不允许两个小型计数器组206-207的任何一个顺序地计数(即，每个小型计数器210-213和220-223作为标准计数器操作)。相反，具有逻辑‘1’值的按序小型计数器使能信号SCE表示允许两个小型计数器组206-207之一顺序地计数(即，小型计数器组206-207之一作为集成计数器操作)。按序小型计数器选择信号SCS指示小型计数器的两个组206或207的哪一个被配置成实现按序计数。例如，具有‘0’值的按序小型计数器选择信号SCS表示小型计数器组206作为集成计数器操作，而具有‘1’值的按序小型计数器选择信号SCS表示小型计数器组207作为集成计数器操作。
六个并行大型计数器使能位PLE的每一个与专用计数器105中相应的六个大型计数器200-205之一相关联。并行大型计数器使能位PLE识别并行地更新(递增/递减)六个大型计数器200-205中的哪几个。具有逻辑‘0’值的并行大型计数器使能位PLE表示该相应大型计数器不与其它大型计数器一起并行更新，而具有逻辑‘1’值的并行大型计数器使能位PLE表示该相应大型计数器与也具有逻辑‘1’的并行大型计数器使能位PLE的其它大型计数器一起并行更新。
具有逻辑‘0’值的并行小型计数器组选择信号PSS表示启用两组小型计数器之一(例如，小型计数器组206)以便实现并行更新，而具有逻辑‘1’值的并行小型计数器组选择信号PSS表示启用两组小型计数器的另一个(例如，小型计数器组207)以便实现并行更新。如上所述，每组小型计数器包括四个小型计数器。四个并行小型计数器使能位PSE的每一个与组中对应的四个小型计数器之一相关联。具有逻辑‘0’值的并行小型计数器使能位PSE表示该对应的小型计数器不与组中的其它小型计数器并行更新，而具有逻辑‘1’值的并行小型计数器使能位PSE表示该对应的小型计数器与组中的也具有逻辑‘1’的并行小型计数器使能位PSE的其它小型计数器并行更新。在可选的实施例中，其中指令大小(门数)不是问题的情况下，可使用两组PSE位，其中小型计数器组206和207的每个组具有一个包括四个PSE位的对应组。在该可选的实施例中，不需要PSS信号。
根据一个实施例，控制器103顺序地取出并执行可编程指令存储器101中存储的指令操作码，从而执行被测试存储器中的读/写/非(NOP)操作的序列。
现在将描述示例性指令操作码的执行。在该示例中，指令操作码指示应使用由大型计数器200提供的地址(RE＝1并且RA＝‘000’)执行读访问，并且应使用由大型计数器201提供的地址以及由数据寄存器DR1提供的写数据(WE＝1，WA＝‘001’，WD＝‘001’，以及W#＝0)执行写访问。在该示例中，大型计数器202作为循环计数器，该指令不与另一个指令一起循环，不使用小型计数器组206-207(LCP＝‘0010’，L2I＝0，LIA＝‘xxxxx’，SCE＝0，SCS＝x，PSE＝0000，PSS＝‘x’)。这种情况下，对被测试存储器并行执行读和写操作。并行更新(递增/递减)读地址(大型计数器200)、写地址(大型计数器201)以及循环计数器(大型计数器202)直到循环计数器(大型计数器202)届满(即，PLE＝‘111000’)为止。结果，指令操作码可使得对被测试存储器执行大量的顺序读/写操作。当检测到循环计数器(大型计数器202)已经届满时，控制器103取出可编程指令存储器101中的下一个指令操作码，并且执行该指令操作码。
如果指令操作码选择小型计数器组206-207之一作为集成计数器操作(SCE＝1)，则控制器103链接小型计数器组的小型计数器。链接小型计数器类似于对计数器递增设置优先级。例如，如果选择小型计数器组206作为集成(按序)计数器操作，则控制器103可增加小型计数器210直到该计数器届满为止，然后增加小型计数器211直到该计数器届满为止，然后增加小型计数器212直到该计数器届满为止，然后增加小型计数器213直到该计数器届满为止。如上所述，这些小型计数器210-213可配置成列、行、扇区以及存储体地址计数器。
如上所述，事务生成单元106通过复用计数器值以提供读/写地址和写数据(或读比较数据)来生成对于被测试存储器的访问。这种灵活性允许以PCDTE 100门数的最小增量来增加由PCDTE 100实现的端口数量。即，可通过对PCDTE 100添加附加的复用结构来添加附加端口。例如，为了对PCDTE 100添加附加读端口，附加的读多路复用器(类似于多路复用器230)以及附加的读地址加扰器(类似于读地址加扰器235)将耦合到计数器200-207，且附加位将被添加到访问生成操作码502以便指定该附加读端口的读访问使能位(RE)、以及该附加读端口的附加读地址指针(RA)。采用类似的方式，附加的写端口可被添加到PCDTE 100。
图6是根据本发明的一个实施例，说明使用PCDTE 100来实现内置自测试(BIST)以及内置自修复(BISR)的系统600的框图。系统600包括上面已经描述过的PCDTE 100以及与PCDTE 100相同的PCDTE 100A。PCDTE 100和PCDTE 100A被耦合到被测试存储器601。被测试存储器601包括一个写端口和两个读端口。存储器601的写端口和第一读端口耦合到PCDTE 100，而存储器601的第二读端口耦合到PCDTE 100A。存储器601响应于存储器601的第一和第二读端口上启动的读操作分别提供读数据值R_DATA和R_DATA_A。多路复用器602路由所选择的读数据值R_DATA或R_DATA_A之一作为输出数据R_DOUT。输出数据R_DOUT被提供到异或电路605。来自PCDTE 100A的写端口的读比较数据DATA_A被提供到异或电路605。PCDTE 100A响应于由PCDTE 100指定的测试模式(即，写和读操作)算法化地确定读比较数据DATA_A。因此，假设向存储器601写入的数据以及从存储器601读取的数据中没有错误，则输出数据R_DOUT应与读比较数据DATA_A匹配。异或电路605指示输出数据R_DOUT与读比较数据DATA_A之间存在的任何不同(即，存储器601中的错误)。异或电路605向电熔断(E-Fuse)/BISR电路610传输该信息，其响应于所检测到的不同/错误执行校正动作。
图7是根据本发明的另一个实施例，可在芯片150中实现的带宽引擎700的框图。带宽引擎700说明在芯片150中放置PCDTE 100的一个选项。带宽引擎700包括CEI物理层接收器以及位对准器701、物理编码子层(PCS)通道(lane)和帧对准器702、存储器控制逻辑703、存储器宏704、数据加扰器705，以及CEI物理串行器和传送器706。在图7的带宽引擎700中，CEI是指串行通信接口协议，诸如序列号为12/697763的被转让给MoSys公司的美国专利申请所公开的那样。
CEI物理层接收器以及位对准器701包括从芯片150外部的源接收高速串行数据流的模拟前端(AFE)710，以及将数据与时钟信号进行对准的触发器711。PCS通道和帧对准器702包括存储对准的串行数据并且实现通道偏移功能的滑移缓冲器(slip buffer)712、对由滑移缓冲器712提供的数据进行解串行化的解串行器713、以及对由解串行器713提供的数据进行解除加扰的解扰器714。存储器控制逻辑703包括根据从解扰器714接收的数据来解码存储器访问命令的命令解码器715、以及识别并校正从解扰器714接收的数据中的错误的循环冗余码校验(CRC)检查逻辑716。存储器控制逻辑还包括PCDTE 100。存储器宏704从存储器控制逻辑703接收控制、地址和数据信号。注意，响应于由AFE 710接收的(以及通过块711-716传送的)串行数据，可提供由存储器宏704接收的控制、地址和数据信号。可选地，采用上述的方式，可由PCDTE 100提供传送到存储器宏704的控制、地址和数据信号。
从存储器宏704读取的数据被提供到数据加扰器705。作为响应，数据加扰器705将加扰的数据提供给数据串行器717。作为响应，数据串行器717将串行数据提供给模拟后端(ABE)718，其将高速串行数据传出芯片150。
根据一个实施例，在PCDTE 100的读端口和/或写端口处生成的存储器访问信号被直接路由至数据加扰器705(而不是直接路由至存储器宏704)。结果，模拟后端718对由PCDTE 100生成的存储器访问信号进行加扰(通过数据加扰器705)、串行化(通过数据串行器717)，并且作为高速串行数据从芯片150传出。根据本发明的一个实施例，这些存储器访问信号被传送到具有类似于芯片150的带宽引擎700的带宽引擎的另一个芯片。这种配置有利地运用带宽引擎700的传送路径，以及外部带宽引擎的接收路径。从带宽引擎700传送的存储器访问信号可用于测试其它芯片中的存储器宏。
在可选的实施例中，模拟后端718耦合到模拟前端710，以便通过模拟前端710接收由PCDTE 100生成的并且从模拟后端718传输的存储器访问信号。在该实施例中，采用环路回送模式来运用贯穿串并转换(SerDes)传送器706、串并转换接收器701、PCS通道和帧对准器702以及存储器控制逻辑703到存储器宏704的数据路径。
虽然结合多种实施例描述了本发明，应当理解的是，本发明并不限于所公开的实施例，但能够实现各种修改，这对于本领域的技术人员是显而易见的。因此，本发明仅由所附权利要求来限定。

Claims (23)

1.一种集成电路芯片，包括：
接收所述集成电路芯片外部的信号的接口；
耦合至所述接口的可编程测试引擎，其包括：
存储由所述接口接收的一个或多个指令的可编程指令存储器；
存储多个配置值的可编程配置存储器；
多个计数器，每一个由相应的一个配置值来配置；以及
控制器，其访问来自所述可编程指令存储器的一个或多个指令，并且作为响应，生成存储器访问事务；
传送器，将所述存储器访问事务从所述集成电路芯片中传出，其中所述传送器包括将所述存储器访问事务串行化为串行数据的串行器。
2.如权利要求1所述的集成电路芯片，其特征在于，所述控制器被耦合以便从所述可编程配置存储器接收所述配置值，其中所述控制器响应于所述配置值更新所述计数器。
3.如权利要求1所述的集成电路芯片，进一步包括存储器，其中所述控制器响应于所述一个或多个指令来从所述计数器中检索存储器访问地址，且其中提供从所述计数器检索的所述存储器访问地址以便访问所述存储器。
4.如权利要求1所述的集成电路芯片，其特征在于，所述可编程配置存储器被耦合到所述接口，其中由所述接口接收所述配置值。
5.一种集成电路芯片，包括：
接收所述集成电路芯片外部的信号的接口；以及
耦合至所述接口的可编程测试引擎，其包括：
存储由所述接口接收的一个或多个指令的可编程指令存储器；
存储多个配置值的可编程配置存储器；
多个计数器，每一个由相应的一个配置值来配置；以及
控制器，其访问来自所述可编程指令存储器的一个或多个指令，
并且作为响应，从所述计数器中检索存储器访问地址；
传送器，将所述存储器访问事务从所述集成电路芯片中传出；以及
被耦合以接收由所述传送器从所述集成电路芯片传出的所述存储器访问事务的接收器。
6.如权利要求1所述的集成电路芯片，其特征在于，多个计数器包括：
第一组计数器；以及
将所述第一组计数器的内容作为存储器访问地址路由的第一开关。
7.如权利要求6所述的集成电路芯片，其特征在于，所述控制器响应于所述可编程配置存储器中存储的所述配置值来配置所述开关。
8.如权利要求1所述的集成电路芯片，进一步包括第一多个数据寄存器，每个寄存器存储由所述可编程配置存储器提供的作为存储器访问数据值的配置值。
9.如权利要求8所述的集成电路芯片，进一步包括第二多个数据寄存器，每个寄存器存储从所述计数器检索的作为存储器访问数据值的一部分存储器访问地址。
10.一种集成电路芯片，包括：
接收所述集成电路芯片外部的信号的接口；以及
耦合至所述接口的第一可编程测试引擎，其包括：
存储由所述接口接收的一个或多个指令的可编程指令存储器；
存储多个配置值的可编程配置存储器；
多个计数器，每一个由相应的一个配置值来配置，其中所述配置值中的所选配置值指定当所述计数器届满时是否增加计数器的复位值；以及
控制器，其访问来自所述可编程指令存储器的一个或多个指令，并且作为响应，生成第一组存储器访问事务。
11.如权利要求1所述的集成电路芯片，其特征在于，所述配置值中的所选配置值指定由一组计数器构成的存储器访问地址的顺序。
12.如权利要求1所述的集成电路芯片，其特征在于，每个所述指令包括用于指定读访问的读参数以及用于指定写访问的写参数。
13.如权利要求1所述的集成电路芯片，其特征在于，每个所述指令包括用于指定所述计数器之一作为所述指令的循环计数器的参数。
14.一种在集成电路芯片上实现可编程测试引擎的方法，包括：
存储从所述集成电路芯片的外部位置接收的一个或多个指令；以及
在所述集成电路芯片上执行所述一个或多个指令，其中执行所述一个或多个指令中的第一指令包括：
响应于所述第一指令从多个计数器中选择第一计数器；
路由所述第一计数器的内容作为第一存储器访问地址；以及
响应于所述第一存储器访问地址访问正在所述集成电路芯片上被测试的存储器；以及
将所述第一存储器访问地址从所述集成电路芯片中传出。
15.如权利要求14所述的方法，其特征在于，执行所述第一指令进一步包括：
响应于所述第一指令从所述多个计数器中选择第二计数器；
路由所述第二计数器的内容作为第二存储器访问地址；以及
响应于所述第二存储器访问地址访问存储器。
16.如权利要求14所述的方法，其特征在于，执行所述第一指令进一步包括：
响应于所述第一指令从多个数据寄存器中选择第一数据寄存器；
路由所述第一数据寄存器的内容作为第一数据值；以及
将所述第一数据值写到由所述第一存储器访问地址指定的所述存储器地址中。
17.如权利要求14所述的方法，进一步包括：
存储从所述集成电路芯片的外部位置接收的多个配置参数；以及
响应于所述配置参数配置所述多个计数器。
18.如权利要求17所述的方法，其特征在于，配置所述多个计数器的步骤包括：
设置所述多个计数器中的第一计数器的复位值；以及
每次所述第一计数器届满时，增加所述第一计数器的所述复位值。
19.如权利要求17所述的方法，其特征在于，配置所述多个计数器的步骤包括：
响应于所述配置参数路由所述多个计数器的第一计数器中的内容作为所述存储器访问地址的行地址；以及
响应于所述配置参数路由所述多个计数器的第二计数器中的内容作为所述存储器访问地址的列地址。
20.如权利要求14所述的方法，进一步包括顺序地执行所述第一指令，然后响应于所述第一指令执行一个或多个指令中的第二指令。
21.如权利要求14所述的方法，其特征在于，执行所述第一指令进一步包括响应于所述第一指令更新第一多个计数器。
22.如权利要求14所述的方法，其特征在于，执行所述第一指令进一步包括：
响应于所述第一指令从所述多个计数器中选择第二计数器；
路由所述第二计数器的内容作为第二存储器访问地址；且
响应于第一和第二存储器访问地址的组合来访问所述存储器。
23.如权利要求14所述的方法，进一步包括用所述集成电路芯片上的接收器接收从所述集成电路芯片传出的所述第一存储器访问地址。
CN201110098611.0A 2010-02-23 2011-02-23 用于新兴存储器技术的可编程测试引擎(pcdte) Active CN102314950B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US33874510P 2010-02-23 2010-02-23
US61/338,745 2010-02-23
US13/030,358 2011-02-18
US13/030,358 US8954803B2 (en) 2010-02-23 2011-02-18 Programmable test engine (PCDTE) for emerging memory technologies

Publications (2)

Publication Number Publication Date
CN102314950A CN102314950A (zh) 2012-01-11
CN102314950B true CN102314950B (zh) 2015-07-01

Family

ID=44477485

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110098611.0A Active CN102314950B (zh) 2010-02-23 2011-02-23 用于新兴存储器技术的可编程测试引擎(pcdte)

Country Status (4)

Country Link
US (1) US8954803B2 (zh)
CN (1) CN102314950B (zh)
SG (1) SG173976A1 (zh)
TW (1) TWI472913B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497511B (zh) 2012-11-08 2015-08-21 Ind Tech Res Inst 具嵌入式非揮發性記憶體之晶片及其測試方法
WO2015048037A1 (en) * 2013-09-24 2015-04-02 Rambus Inc. Memory component having internal read-modify-write operation
US9514841B1 (en) 2015-11-23 2016-12-06 International Business Machines Corporation Implementing eFuse visual security of stored data using EDRAM
US9941866B2 (en) 2016-07-12 2018-04-10 Qualcomm Incorporated Apparatus for design for testability of multiport register arrays
CN106409343B (zh) * 2016-08-31 2019-10-25 上海华力微电子有限公司 适用于各类周期性测试算法的存储器内建自测试电路
US10074409B2 (en) * 2017-01-31 2018-09-11 Intel Corporation Configurable storage blocks having simple first-in first-out enabling circuitry
CN110275818B (zh) * 2018-03-13 2024-04-30 龙芯中科技术股份有限公司 硅后验证方法、装置及存储介质
CN111292797B (zh) * 2020-03-11 2022-04-19 中国科学院微电子研究所 存储芯片及其测试电路与测试方法
CN112489713A (zh) * 2020-11-26 2021-03-12 昕原半导体(上海)有限公司 计数方法、计数电路、装置、设备及计算机存储介质
CN113866611B (zh) * 2021-10-25 2023-11-24 湖南进芯电子科技有限公司 用于dsp芯片电路可靠性的自动上下电测试系统及方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591696A (zh) * 2003-08-28 2005-03-09 株式会社瑞萨科技 半导体集成电路
TW200519595A (en) * 2003-12-02 2005-06-16 Hewlett Packard Development Co Data storage system with error correction code and replaceable defective memory

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5066124A (zh) * 1973-10-12 1975-06-04
US5095179A (en) * 1990-07-26 1992-03-10 Lewis Ho Extensive morse code processing system
US5491463A (en) * 1993-06-28 1996-02-13 Advanced Control Technologies, Inc. Power line communication system
JPH08278916A (ja) * 1994-11-30 1996-10-22 Hitachi Ltd マルチチャネルメモリシステム、転送情報同期化方法及び信号転送回路
US6247036B1 (en) * 1996-01-22 2001-06-12 Infinite Technology Corp. Processor with reconfigurable arithmetic data path
US5835850A (en) * 1996-08-12 1998-11-10 At&T Corp Self-testing transceiver
US7168005B2 (en) * 2000-09-14 2007-01-23 Cadence Design Systems, Inc. Programable multi-port memory BIST with compact microcode
US6732239B2 (en) * 2000-12-14 2004-05-04 Borland Software Corporation Concurrent access scheme for exclusive mode cache
JP3804778B2 (ja) * 2002-03-26 2006-08-02 沖電気工業株式会社 プロセッサ及び命令実行方法
US7685436B2 (en) * 2003-10-02 2010-03-23 Itt Manufacturing Enterprises, Inc. System and method for a secure I/O interface
US20050138330A1 (en) * 2003-12-23 2005-06-23 Maxim Integrated Products, Inc. MAXQ microcontroller
US7631236B2 (en) * 2004-01-29 2009-12-08 International Business Machines Corporation Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method
US7360134B1 (en) * 2004-09-21 2008-04-15 Sun Microsystems, Inc. Centralized BIST engine for testing on-chip memory structures
US7936682B2 (en) * 2004-11-09 2011-05-03 Cisco Technology, Inc. Detecting malicious attacks using network behavior and header analysis
US7216278B2 (en) * 2004-11-30 2007-05-08 Lsi Logic Corporation Method and BIST architecture for fast memory testing in platform-based integrated circuit
US7181659B2 (en) * 2005-02-10 2007-02-20 International Business Machines Corporation Memory built-in self test engine apparatus and method with trigger on failure and multiple patterns per load capability
JP2009524952A (ja) * 2006-01-27 2009-07-02 エフテーエス コンピューターテヒニク ゲゼルシャフト ミット ベシュレンクテル ハフツング 時間制御型のセキュアな通信
US7836352B2 (en) * 2006-06-30 2010-11-16 Intel Corporation Method and apparatus for improving high availability in a PCI express link through predictive failure analysis
US7814385B2 (en) * 2006-08-30 2010-10-12 Stmicroelectronics Pvt. Ltd. Self programmable shared bist for testing multiple memories
US7917825B2 (en) * 2006-12-15 2011-03-29 Joo-Sang Lee Method and apparatus for selectively utilizing information within a semiconductor device
US8230433B2 (en) * 2007-06-26 2012-07-24 International Business Machines Corporation Shared performance monitor in a multiprocessor system
US20090144595A1 (en) * 2007-11-30 2009-06-04 Mathstar, Inc. Built-in self-testing (bist) of field programmable object arrays
KR100952438B1 (ko) * 2008-02-29 2010-04-14 주식회사 하이닉스반도체 반도체 메모리 장치
US8234540B2 (en) * 2008-07-01 2012-07-31 International Business Machines Corporation Error correcting code protected quasi-static bit communication on a high-speed bus
US8245105B2 (en) * 2008-07-01 2012-08-14 International Business Machines Corporation Cascade interconnect memory system with enhanced reliability
US8281049B2 (en) * 2008-12-19 2012-10-02 Cisco Technology, Inc. Host-daughtercard configuration with double data rate bus
US8572357B2 (en) * 2009-09-29 2013-10-29 International Business Machines Corporation Monitoring events and incrementing counters associated therewith absent taking an interrupt
US9508068B2 (en) * 2009-12-31 2016-11-29 First Data Corporation Systems and methods for processing a contactless transaction card
US8370725B2 (en) * 2010-02-01 2013-02-05 Mosys, Inc. Communication interface and protocol
CN101908994B (zh) * 2010-08-16 2012-06-27 华为技术有限公司 无线传输装置及其自检的方法
US8832831B2 (en) * 2012-03-21 2014-09-09 Radware, Ltd. Method and system for detecting and mitigating attacks performed using cryptographic protocols

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591696A (zh) * 2003-08-28 2005-03-09 株式会社瑞萨科技 半导体集成电路
TW200519595A (en) * 2003-12-02 2005-06-16 Hewlett Packard Development Co Data storage system with error correction code and replaceable defective memory

Also Published As

Publication number Publication date
TWI472913B (zh) 2015-02-11
CN102314950A (zh) 2012-01-11
SG173976A1 (en) 2011-09-29
TW201135451A (en) 2011-10-16
US8954803B2 (en) 2015-02-10
US20110209002A1 (en) 2011-08-25

Similar Documents

Publication Publication Date Title
CN102314950B (zh) 用于新兴存储器技术的可编程测试引擎(pcdte)
JP7058759B2 (ja) １または複数の被テストデバイスをテストするための自動試験装置、１または複数の被テストデバイスの自動試験のための方法、および、コマンドエラーを処理するためのコンピュータプログラム
US5258986A (en) Tightly coupled, low overhead RAM built-in self-test logic with particular applications for embedded memories
US8438320B2 (en) Various methods and apparatus for address tiling and channel interleaving throughout the integrated system
US9548137B2 (en) Integrated circuit defect detection and repair
US10714206B2 (en) Selectors on interface die for memory device
US6185703B1 (en) Method and apparatus for direct access test of embedded memory
US20080065929A1 (en) Method and apparatus for storing and distributing memory repair information
US8839057B2 (en) Integrated circuit and method for testing memory on the integrated circuit
US8156391B2 (en) Data controlling in the MBIST chain architecture
CN105229481A (zh) 具有存储器上的加速以及用于fpga块内自动模式生成的加速的测试器
EP1624465A1 (en) Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays
CN100380351C (zh) 获得数据掩码映射信息
CN101163977A (zh) 集成电路测试模块
US9575120B2 (en) Scan chain processing in a partially functional chip
CN101438253A (zh) 写入和配置闪速存储器
CN102456415B (zh) 半导体存储器件及其操作方法
WO2008121147A1 (en) Register read mechanism
US9564245B2 (en) Integrated circuit defect detection and repair
CN108062267A (zh) 一种可配置寄存器文件自测试方法及生成装置
CN110008147A (zh) 存储器控制器以及用于对存储模块进行访问的方法
CN107122565A (zh) 基于非易失性存储器的fpga bram架构与设计方法
CN1653435B (zh) 用于在硬件中映射数据掩码的装置、方法和系统
CN106933510B (zh) 一种存储控制器
CN113950721B (zh) 允许多核操作的基于jtag的架构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant