CN112489713A - 计数方法、计数电路、装置、设备及计算机存储介质 - Google Patents
计数方法、计数电路、装置、设备及计算机存储介质 Download PDFInfo
- Publication number
- CN112489713A CN112489713A CN202011349767.7A CN202011349767A CN112489713A CN 112489713 A CN112489713 A CN 112489713A CN 202011349767 A CN202011349767 A CN 202011349767A CN 112489713 A CN112489713 A CN 112489713A
- Authority
- CN
- China
- Prior art keywords
- chip
- counting
- value
- service life
- count value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 61
- 230000008859 change Effects 0.000 claims description 14
- 238000004590 computer program Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 9
- 238000004891 communication Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000001351 cycling effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000007792 addition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/667—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by switching the base during a counting cycle
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
本发明实施例提供了一种芯片使用寿命的计数方法、计数电路、装置、设备及计算机存储介质,该计数方法包括:判断是否发生影响芯片使用寿命的操作,且当发生影响芯片使用寿命的操作时对芯片使用寿命计数加1,芯片使用寿命计数通过当前循环计数值和循环次数值表示;当芯片使用寿命计数加1时,对当前循环计数值加1;判断当前循环计数值是否达到计数阈值,且当当前循环计数值达到计数阈值时,对循环次数值加1;将当前循环计数值和循环次数值写入非易失性存储器中用于存储芯片使用寿命的存储区域。根据本发明实施例可以大大提高了芯片使用寿命的计数范围,使其不受非易失性存储器写次数的限制。
Description
技术领域
本发明属于芯片使用寿命计数领域,尤其涉及一种芯片使用寿命的计数方法、芯片使用寿命的计数电路、芯片使用寿命的计数装置、计数设备及计算机存储介质。
背景技术
芯片也具有使用寿命,例如如果芯片使用次数达到了1百万次,或者1千万次就需要报废,因此通常芯片会统计自身的使用次数来判断芯片是否达到使用寿命。当前普遍采用的方法是将使用芯片使用次数写入片上非易失性存储器(NVM)中,通过片上非易失性存储器中的计数值来对芯片使用次数进行判断。然而,片上非易失性存储器的写次数一般有限,在有限的写次数下,没法达到计数芯片使用寿命的目的。
发明内容
本发明实施例提供一种在芯片使用寿命的计数方法、装置、设备及计算机存储介质,能够通过一种新的机制利用非易失性存储器(NVM)对芯片进行计数,大大提高了芯片使用寿命的计数范围,使其不受非易失性存储器写次数的限制,例如非易失性存储器(NVM)仅能写数万次,但是使用本发明实施例提供的片使用寿命的计数方法计数可以达到数百万次。
第一方面,本发明实施例提供一种芯片使用寿命的计数方法,方法包括:
判断是否发生影响芯片使用寿命的操作,且当发生影响芯片使用寿命的操作时对芯片使用寿命计数加1,所述芯片使用寿命计数通过当前循环计数值和循环次数值表示;
当所述芯片使用寿命计数加1时,对所述当前循环计数值加1;
判断所述当前循环计数值是否达到计数阈值,且当所述当前循环计数值达到计数阈值时,对所述循环次数值加1;
将所述当前循环计数值和所述循环次数值写入非易失性存储器中用于存储芯片使用寿命的存储区域;
其中,所述当前循环计数值用n位编码数字表示,用所述n位编码数字表示的相邻两个数值的汉明距离为1,用所述n位编码数字表示的数值发生变化时当前发生变化的位数与上次发生变化的位数不同,且所述发生变化的位数依照设定的顺序循环变化,n为大于1的自然数。
第二方面,本发明实施例提供了芯片使用寿命的计数电路,其包括:
N个依次连接的寄存器,每个所述寄存器的输入端与前一个所述寄存器的输出端连接,最后一个所述寄存器的输出端通过反相器与第一个所述寄存器的输入端连接,每个所述寄存器的时钟信号端连接至同一个时钟信号线;
计数器,所述计数器的输入端与每个所述寄存器的输出端连接,所述计数器的时钟信号端连接至所述同一个时钟信号线,所述计数器的输出端用于输出表示循环次数值的信号;
其中,N个依次连接的寄存器的输出信号用于表示n位编码数字,所述n位编码数字用于表示当前循环计数值,n为大于1的自然数;
所述计数器用于判断所述n位编码数字表示的数值是否达到计数阈值以及在所述n位编码数字表示的数值达到计数阈值时对所述循环次数值加1,
所述芯片使用寿命的计数通过所述当前循环计数值和所述循环次数值确定。
第三方面,本发明实施例提供了一种芯片使用寿命的计数装置,所述装置包括:
非易失性存储器,用于存储芯片使用寿命的计数,所述芯片使用寿命计数通过当前循环计数值和循环次数值表示,所述非易失性存储器包括存储当前循环计数值的第一存储区和存储循环次数值的第二存储区;
编码计数器,包括第二方面所述的芯片使用寿命的计数电路,用于对所述当前循环计数值和所述循环次数值进行计数;
控制器,所述控制器用于判断是否发生影响芯片使用寿命的操作,且判定发生影响芯片使用寿命的操作时控制所述编码计数器对所述当前循环计数值和所述循环次数值进行计数,并将确定所述当前循环计数值和所述循环次数值分别存储至所述第一存储区和所述第二存储区。
第四方面,本发明实施例提供了一种芯片使用寿命的计数装置,该装置包括:
第一判断模块,用于判断是否发生影响芯片使用寿命的操作,
第一计数模块,用于在所述第一判断模块判定发生影响芯片使用寿命的操作时对芯片使用寿命计数加1,所述芯片使用寿命计数通过当前循环计数值和循环次数值表示,以及当所述芯片使用寿命计数加1时,对所述当前循环计数值加1;
第二判断模块,用于判断所述当前循环计数值是否达到计数阈值;
第二计数模块,第二计数模块用于在所述第二判断模块判定所述当前循环计数值达到计数阈值时,对所述循环次数值加1;
写入模块,用于将所述当前循环计数值和所述循环次数值表示写入非易失性存储器中用于存储芯片使用寿命的存储区域。
第五方面,本发明实施例提供了一种计算设备,其特征在于,所述设备包括:处理器,以及存储有计算机程序指令的存储器;所述处理器读取并执行所述计算机程序指令,以实现如第一方面所述的芯片使用寿命的计数方法。
第六方面,本发明实施例提供了一种计算机存储介质,所述计算机存储介质上存储有计算机程序指令,所述计算机程序指令被处理器执行时实现如第一方面所述的芯片使用寿命的计数方法。
本发明实施例的芯片使用寿命的计数方法、计数电路、装置、设备及计算机存储介质,通过将芯片使用寿命计数用当前循环计数值和循环次数值表示,并且当前循环计数值用n位编码数字表示,用所述n位编码数字表示的相邻两个数值的汉明距离为1,用所述n位编码数字表示的数值发生变化时当前发生变化的位数与上次发生变化的位数不同,且所述发生变化的位数依照设定的顺序循环变化,这样由于每次芯片使用寿命计数发生变化时,表示当前循环计数值的n位编码数字仅有一位发生变化,且该发生变化的位是按设定顺序循环进行的,这样使得发生变化的位不局限于最低位而是平均到n位编码数字中每一位,相应地,每次芯片使用寿命计数发生变化时非易失性存储器中被写入的位置是按设定顺序循环进行,且写入位置平均到与n位编码数字中每一位对应的位置上,这样计数次数便等同于n乘以每一位可以写的次数,大大提高了芯片使用寿命的计数范围,使其不受非易失性存储器写次数的限制。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对本发明实施例中所需要使用的附图作简单的介绍,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种芯片使用寿命的计数方法的流程示意图;
图2是本发明实施例提供的一种芯片使用寿命的计数电路的电路示意图;
图3是本发明实施例提供的一种芯片使用寿命的计数装置的结构示意图;
图4是本发明实施例提供的一种芯片使用寿命的计数装置的结构示意图;
图5是本发明实施例提供的一种计算设备的结构示意图。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例,为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及具体实施例,对本发明进行进一步详细描述。应理解,此处所描述的具体实施例仅意在解释本发明,而不是限定本发明。对于本领域技术人员来说,本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
一般芯片中会存在非易失性存储器(NVM),因而可以将记录芯片使用次数寿命的计数值存储于NVM中,每当产生对芯片使用寿命造成影响的操作数,芯片内部逻辑会将NVM中的计数值读出到计数器中,然后进行加法或者减法的计数,随后将完成计数后的值写入NVM中。这种方法的问题在于在芯片中数字都是用二进制表示的,由于每次对芯片使用次数寿命的计数值进行计数需要将更改后的值再写入NVM中,这样计数值的最低位,每次都会有0、1的变化,所以计数次数等同于最低位变化的次数。当NVM写次数受限时,芯片寿命的次数计数将受限于NVM的写次数。
本发明的构思是将计数的变化位(bit)进行扩宽来增加NVM的技术次数,例如,如果是一个10位的计数,在计数的过程中,高位的变化的次数最少,低位的变化次数越多(比如10进制,从01到19,其实高位仅发送了从0~1的变化,而低位发生了两次从0~9的变化),在写数据时低位会进行多次写操作,这将影响计数次数。本发明主要构思是通过修订计数编码规则,将这种进位变化进行平均,平均到每一个位中,如此,芯片寿命计数将不再受限于最低位写的次数。
为了解决现有技术问题,本发明实施例提供了一种芯片使用寿命的计数方法、计数电路、计数装置、计算设备及计算机存储介质,其通过使芯片使用寿命计数用当前循环计数值和循环次数值表示,并且当前循环计数值用n位编码数字表示,用所述n位编码数字表示的相邻两个数值的汉明距离为1,用所述n位编码数字表示的数值发生变化时当前发生变化的位数与上次发生变化的位数不同,且所述发生变化的位数依照设定的顺序循环变化,这样使得发生变化的位不局限于最低位而是平均到n位编码数字中每一位,相应地,每次芯片使用寿命计数发生变化时非易失性存储器中被写入的位置是按设定顺序循环进行,且写入位置平均到与n位编码数字中每一位对应的位置上,这样计数次数便等同于n乘以每一位可以写的次数,大大提高了芯片使用寿命的计数范围,使其不受非易失性存储器写次数的限制。
下面首先对本发明实施例所提供的芯片使用寿命的计数方法进行介绍。
图1示出了本发明一个实施例提供的芯片使用寿命的计数方法100的流程示意图。如图1所示,该方法可以包括以下步骤:
S101,判断是否发生影响芯片使用寿命的操作,且当发生影响芯片使用寿命的操作时对芯片使用寿命计数加1,所述芯片使用寿命计数通过当前循环计数值和循环次数值表示。
具体地,芯片内部通过预先设定判断当前芯片的操作数是否影响芯片使用寿命,如果判定当前芯片的操作数影响芯片使用寿命,则对芯片使用寿命计数加1。
在本发明实施例中,使用循环计数法来对芯片使用寿命进行计数,即芯片使用寿命计数通过当前循环计数值和循环次数值来表示,通过将芯片使用寿命计数用当前循环计数值和循环次数值表示,使得可以对芯片使用寿命计数次数进行拆分,从而便于利于非易失性存储器有限的写次数来实现更高的芯片使用寿命计数。例如,芯片使用寿命为100万次,我们可以将其拆分为1000×1000,即通过当前循环计数值来记录其中一个1000,通过循环次数值来记录另一个1000,二者合起来共同实现100万次的计数,但是对于当前循环计数值和循环次数值而言,其最大数仅有1000,而不是100万,因而可以通过非易失性存储器有限的写次数来实现。换言之,由于芯片使用寿命计数通过当前循环计数值和循环次数值表示,使得可以利用非易失性存储器有限的写次数来实现更高的芯片使用寿命计数。
在本发明一些实施例中,在S101之前还包括下述步骤:根据芯片使用寿命以及所述非易失性存储器的写次数确定所述当前循环计数值和所述循环次数值的计数范围。
S102,当所述芯片使用寿命计数加1时,对所述当前循环计数值加1。
具体地,当在步骤S101中确定对所述芯片使用寿命计数加1时,则首先对当前循环计数值加1。
S103,判断所述当前循环计数值是否达到计数阈值,且当所述当前循环计数值达到计数阈值时,对所述循环次数值加1。
具体地,当在S102中对当前循环计数值加1后,则需要判断所述当前循环计数值是否达到计数阈值,如果所述当前循环计数值达到计数阈值,则对所述循环次数值加1。
所述计数阈值表示的当前循环计数值所能表示的最大计数值,例如计数阈值为100,如果当前循环计数值达到100,则表示该次循环计数完成需要从新开始计数,例如从1开始计数当前循环计数值,而同时对循环次数值加1,表示当前循环计数值的循环次数增加了一次。
当前循环计数值是否达到计数阈值的具体判断方法可以参考后文的具体描述。
S104,将所述当前循环计数值和所述循环次数值写入非易失性存储器中用于存储芯片使用寿命的存储区域。
当在S101至S103中,确定所述当前循环计数值和所述循环次数值后,则将所述当前循环计数值和所述循环次数值写入非易失性存储器中用于存储芯片使用寿命的存储区域。
具体地,非易失性存储器的设定区域用于存储芯片使用寿命计数,如前所述在本发明实施例中,芯片使用寿命计数通过当前循环计数值和循环次数值来表示,因此,在非易失性存储器中芯片使用寿命计数的存储区域相应地分为当前循环计数值存储区和循环次数值存储区,当确定所述当前循环计数值和所述循环次数值后,则将所述当前循环计数值和所述循环次数值分别写入当前循环计数值存储区和循环次数值存储区。应当理解,如果当前循环次数值没有发生变化,则不对循环次数值存储区进行写操作。
接下来对本发明实施例中采用的循环计数法进行详细描述。
在本发明实施例中,芯片使用寿命计数通过当前循环计数值N和循环次数值M来表示,当前循环计数值N表示当前循环计数的数值,循环次数值M表示进行了几次循环。而对于当前循环计数值N而言,则使用新的编码方式进行表示。
在本发明一些实施例中,当前循环计数值N使用n位编码数字表示,用所述n位编码数字表示的相邻两个数值的汉明距离为1,用所述n位编码数字表示的数值发生变化时当前发生变化的位数与上次发生变化的位数不同,且所述发生变化的位数依照设定的顺序循环变化,n为大于1的自然数。这样使得发生变化的位不局限于最低位而是平均到n位编码数字中每一位,相应地,每次芯片使用寿命计数发生变化时非易失性存储器中被写入的位置是按设定顺序循环进行,且写入位置平均到与n位编码数字中每一位对应的位置上,这样计数次数便等同于n乘以每一位可以写的次数,大大提高了芯片使用寿命的计数范围,使其不受非易失性存储器写次数的限制。
示例性地,在本发明一些实施例中,用所述n位编码数字表示的数值发生变化时所述发生变化的位数按照从低到高的顺序进行或按从高到低的顺序进行。
下面以4位(bit)为例对本发明实施例的编码方式进行说明。如下表所述,使用4位编码数字来表示数值,具体每个编码表示的数值见下表。
Bit 3 | Bit 2 | Bit 1 | Bit 0 | 代表数值 |
0 | 0 | 0 | 0 | 0 |
0 | 0 | 0 | 1 | 1 |
0 | 0 | 1 | 1 | 2 |
0 | 1 | 1 | 1 | 3 |
1 | 1 | 1 | 1 | 4 |
1 | 1 | 1 | 0 | 5 |
1 | 1 | 0 | 0 | 6 |
1 | 0 | 0 | 0 | 7 |
由上表可知,本发明实施例所使用的编码规则具有如下要求:
一、对于位数为n的数,计数次数为2*n,例如4位,那么计数次数为8。如果位数为64,则计数次数可以做到128。换言之,对于n为编码表示的当前循环计数值,其计数阈值等于2n。
二、相邻两个数值之间的汉明距离为1,既只有1个位发生变化。
三、每一轮变化的位都与上一轮变化的位位置不一样,且变化的位置按照位0,1,2,3进行循环(即按照从低位到高位的方式进行循环,当然在其他实施例中,也可以按照从高位到低位的方式进行循环,或者按照其他方式进行循环)。
四、完成一次循环后,每个位都经历了两次写。
综上可知,使用上述编码规则进行计数,对于n位而言一次循环可以计数2*n次,并且避免了仅有最低位位变化。而一次循环计数后,会有循环计数器记录循环的次数。最终,芯片使用寿命计数等于M*2n+N,N为所述当前循环计数值,M为所述循环次数值,这样就算NVM仅有千次的写寿命,也能够完成百万次的计数。
进一步地,根据上表可知,如果当前循环计数值达到计数阈值,则会重新开始下一轮的计数,此时n位编码数字会变为0000(以4位为例),因此,在本发明一些实施例中,判断所述当前循环计数值是否达到计数阈值,可以通过判断表示所述当前循环计数值的n位编码数字是否所有位都是0来进行,如果表示所述当前循环计数值的n位编码数字是否所有位都是0,则判定所述当前循环计数值达到计数阈值。
进一步地,在本发明一些实施例中,当前循环计数值N使用n位编码数字表示,而所述循环次数值可以使用二进数表示,因为对于循环次数值M而言,通过合理拆分芯片使用寿命计数,即使循环次数值M使用二进制表示,NVM的写次数也可以满足计数要求。
进一步地,在本发明一些实施例中,在本发明一些实施例中,所述循环次数值用所述n位编码数字表示,这样由于当前循环计数值N和循环次数值M都使用n位编码数字表示,二者变化为都平均到每一位上,因此利用NVM有限的写次数可以实现更大的计数次数。
图2示出了本发明一个实施例提供的芯片使用寿命的计数电路200的电路结构示意图。如图2所示,该方计数电路200包括n个依次连接的寄存器1至n,反相器210和计数器220。
n个依次连接的寄存器1至n,每个所述寄存器的输入端与前一个所述寄存器的输出端连接,最后一个所述寄存器n的输出端通过反相器210与第一个所述寄存器1的输入端连接,每个所述寄存器的时钟信号端连接至同一个时钟信号线Clock。在本发明实施例中,n个依次连接的寄存器的输出信号用于表示n位编码数字,所述n位编码数字用于表示当前循环计数值,n为大于1的自然数。换言之,每个寄存器对应于n位编码数字中一位,示例性地,如图2所示,从左至右,n位寄存器依次对应bit0、bit1、bit2…….bitn,即寄存器1的输出表示bit0的数字,寄存器1的输出表示bit1的数字,依次类似类推,通过读取n个寄存器的输出可以获得n位编码数字,从而确定该n位编码数字表示的当前循环计数值。
计数器220端与每个所述寄存器的输出端连接,所述计数器的时钟信号端连接至寄存器1至n同一个时钟信号线,所述计数器220的输出端用于输出表示循环次数值M的信号。换言之,计数器220用于对循环次数值进行计数。具体过程为计数器220判断所述n位编码数字表示的数值是否达到计数阈值以及在所述n位编码数字表示的数值达到计数阈值时对所述循环次数值加1。
在本发明实施例中,计数器220判断所述n位编码数字表示的数值是否达到计数阈值,通过判断所述n位编码数字是否所有位都是0实现,如果是则判定所述n位编码数字表示的数值达到计数阈值。
当通过n个寄存器的输出确定当前循环计数值,通过计数器220确定循环次数值后,则通过所述当前循环计数值和所述循环次数值确定芯片使用寿命的计数。
本发明实施例的芯片使用寿命的计数电路200工作原理为:当确定发生影响芯片使用寿命的操作时,则生成计数时钟信号CLOCK,该计数时钟信号触发n个寄存器以及计数器220工作,具体地,在计数时钟信号CLOCK作用下,n个依次连接的寄存器对其输入与输出进行移位,即第1个寄存器的输出变为第n个寄存器输出的反转值,第2个寄存器的输出变为第1个寄存器的上一次输出,依次类推。例如当前n个寄存器的输出依次为000…0,当计数时钟信号到达时,n个寄存器的输出依次变为100…0。换言之,通过首尾相连的n个寄存器构成的移位寄存器可以实现根据本发明实施例的编码规则。应当理解,计数时钟信号CLOCK可以为移位脉冲信号。
计数器220读出n个寄存器的输出,并且当n个寄存器的输出都是0时,计数器220对计数值M加1,并输出,计数值M表示循环次数值。
图3示出了本发明一个实施例提供的芯片使用寿命的计数装置300的结构示意图。如图3所示,该方计数装置300包括非失性存储器310、计数器320和控制器330。
非易失性存储器310用于存储芯片使用寿命的计数。在本发明实施例中,芯片使用寿命计数通过当前循环计数值和循环次数值表示,相应地,非易失性存储器310包括存储当前循环计数值的第一存储区和存储循环次数值的第二存储区。
编码计数器320包括根据本发明实施例的芯片使用寿命的计数电路(例如计数电路200),用于对所述当前循环计数值和所述循环次数值进行计数。计数电路的结构和原理参见结合
控制器330用于判断是否发生影响芯片使用寿命的操作,且判定发生影响芯片使用寿命的操作时控制编码计数器320对当前循环计数值和循环次数值进行计数,并将确定当前循环计数值和循环次数值分别存储至所述第一存储区和所述第二存储区。
图3所示装置300中的各个模块/单元具有实现图1中各个步骤的功能,并能达到其相应的技术效果,为简洁描述,在此不再赘述。
图4示出了本发明一个实施例提供的芯片使用寿命的计数装置400的结构示意图。如图4所示,该方计数装置400包括第一判断模块410、第一计数模块420、第二判断模块430、第二计数模块440和写入模块450。
第一判断模块410用于判断是否发生影响芯片使用寿命的操作。
第一计数模块420用于在所述第一判断模块判定发生影响芯片使用寿命的操作时对芯片使用寿命计数加1,所述芯片使用寿命计数通过当前循环计数值和循环次数值表示,以及当所述芯片使用寿命计数加1时,对所述当前循环计数值加1。
第一判断模块410和第一计数模块420用于执行结合图1描述的芯片使用寿命的计数方法中的步骤S101至S102的详细描述参见前述结合图1的描述,在此不再赘述。
第二判断模块430用于判断所述当前循环计数值是否达到计数阈值。
第二计数模块440第二计数模块用于在所述第二判断模块判定所述当前循环计数值达到计数阈值时,对所述循环次数值加1。
第二判断模块430和第二计数模块440第一计数模块420用于执行结合图1描述的芯片使用寿命的计数方法中的步骤S103,该过程的详细描述参见前述结合图1的描述,在此不再赘述。
写入模块450用于将所述当前循环计数值和所述循环次数值表示写入非易失性存储器中用于存储芯片使用寿命的存储区域。写入模块450用于执行结合图1描述的芯片使用寿命的计数方法中的步骤S104,该过程的详细描述参见前述结合图1的描述,在此不再赘述。
图4所示装置400中的各个模块/单元具有实现图1中各个步骤的功能,并能达到其相应的技术效果,为简洁描述,在此不再赘述。图4所示装置400中所使用的计数编码规则的描述参见前述结合图1的描述部分,在此不再赘述。
图5示出了本发明实施例提供的计算设备500的硬件结构示意图。
在计算设备500可以包括处理器501以及存储有计算机程序指令的存储器502。
具体地,上述处理器501可以包括中央处理器(Central Processing Unit,CPU),或者特定集成电路(Application Specific Integrated Circuit,ASIC),或者可以被配置成实施本发明实施例的一个或多个集成电路。
存储器502可以包括用于数据或指令的大容量存储器。举例来说而非限制,存储器502可包括硬盘驱动器(Hard Disk Drive,HDD)、软盘驱动器、闪存、光盘、磁光盘、磁带或通用串行总线(Universal Serial Bus,USB)驱动器或者两个或更多个以上这些的组合。在一个实例中,存储器502可以包括可移除或不可移除(或固定)的介质,或者存储器502是非易失性固态存储器。存储器502可在综合网关容灾设备的内部或外部。
在一个实例中,存储器502可以是只读存储器(Read Only Memory,ROM)。在一个实例中,该ROM可以是掩模编程的ROM、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、电可改写ROM(EAROM)或闪存或者两个或更多个以上这些的组合。
存储器502可以包括只读存储器(ROM),随机存取存储器(RAM),磁盘存储介质设备,光存储介质设备,闪存设备,电气、光学或其他物理/有形的存储器存储设备。因此,通常,存储器包括一个或多个编码有包括计算机可执行指令的软件的有形(非暂态)计算机可读存储介质(例如,存储器设备),并且当该软件被执行(例如,由一个或多个处理器)时,其可操作来执行参考根据本公开的一方面的方法所描述的操作。
处理器501通过读取并执行存储器502中存储的计算机程序指令,以实现图1所示实施例中的方法/步骤S101至S104,并达到图1所示实例执行其方法/步骤达到的相应技术效果,为简洁描述在此不再赘述。
在一个示例中,计算设备500还可包括通信接口503和总线510。其中,如图5所示,处理器501、存储器502、通信接口503通过总线510连接并完成相互间的通信。
通信接口503,主要用于实现本发明实施例中各模块、装置、单元和/或设备之间的通信。
总线510包括硬件、软件或两者,将在线数据流量计费设备的部件彼此耦接在一起。举例来说而非限制,总线可包括加速图形端口(Accelerated Graphics Port,AGP)或其他图形总线、增强工业标准架构(Extended Industry Standard Architecture,EISA)总线、前端总线(Front Side Bus,FSB)、超传输(Hyper Transport,HT)互连、工业标准架构(Industry Standard Architecture,ISA)总线、无限带宽互连、低引脚数(LPC)总线、存储器总线、微信道架构(MCA)总线、外围组件互连(PCI)总线、PCI-Express(PCI-X)总线、串行高级技术附件(SATA)总线、视频电子标准协会局部(VLB)总线或其他合适的总线或者两个或更多个以上这些的组合。在合适的情况下,总线510可包括一个或多个总线。尽管本发明实施例描述和示出了特定的总线,但本发明考虑任何合适的总线或互连。
该计算设备500可以基于本发明实施例公开的编码计数规则执行本发明实施例中的芯片使用寿命计数方法,从而实现结合图1描述的芯片使用寿命计数方法。
另外,结合上述实施例中的芯片使用寿命计数方法,本发明实施例可提供一种计算机存储介质来实现。该计算机存储介质上存储有计算机程序指令;该计算机程序指令被处理器执行时实现上述实施例中的任意一种芯片使用寿命计数方法。
根据本发明实施例的芯片使用寿命的计数方法、计数电路、装置、设备及计算机存储介质,通过将芯片使用寿命计数用当前循环计数值和循环次数值表示,并且当前循环计数值用n位编码数字表示,用所述n位编码数字表示的相邻两个数值的汉明距离为1,用所述n位编码数字表示的数值发生变化时当前发生变化的位数与上次发生变化的位数不同,且所述发生变化的位数依照设定的顺序循环变化,这样由于每次芯片使用寿命计数发生变化时,表示当前循环计数值的n位编码数字仅有一位发生变化,且该发生变化的位是按设定顺序循环进行的,这样使得发生变化的位不局限于最低位而是平均到n位编码数字中每一位,相应地,每次芯片使用寿命计数发生变化时非易失性存储器中被写入的位置是按设定顺序循环进行,且写入位置平均到与n位编码数字中每一位对应的位置上,这样计数次数便等同于n乘以每一位可以写的次数,大大提高了芯片使用寿命的计数范围,使其不受非易失性存储器写次数的限制。
需要明确的是,本发明并不局限于上文所描述并在图中示出的特定配置和处理。为了简明起见,这里省略了对已知方法的详细描述。在上述实施例中,描述和示出了若干具体的步骤作为示例。但是,本发明的方法过程并不限于所描述和示出的具体步骤,本领域的技术人员可以在领会本发明的精神后,作出各种改变、修改和添加,或者改变步骤之间的顺序。
以上所述的结构框图中所示的功能块可以实现为硬件、软件、固件或者它们的组合。当以硬件方式实现时,其可以例如是电子电路、专用集成电路(Application SpecificIntegrated Circuit,ASIC)、适当的固件、插件、功能卡等等。当以软件方式实现时,本发明的元素是被用于执行所需任务的程序或者代码段。程序或者代码段可以存储在机器可读介质中,或者通过载波中携带的数据信号在传输介质或者通信链路上传送。“机器可读介质”可以包括能够存储或传输信息的任何介质。机器可读介质的例子包括电子电路、半导体存储器设备、ROM、闪存、可擦除ROM(EROM)、软盘、CD-ROM、光盘、硬盘、光纤介质、射频(RadioFrequency,RF)链路,等等。代码段可以经由诸如因特网、内联网等的计算机网络被下载。
还需要说明的是,本发明中提及的示例性实施例,基于一系列的步骤或者装置描述一些方法或系统。但是,本发明不局限于上述步骤的顺序,也就是说,可以按照实施例中提及的顺序执行步骤,也可以不同于实施例中的顺序,或者若干步骤同时执行。
上面参考根据本公开的实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各方面。应当理解,流程图和/或框图中的每个方框以及流程图和/或框图中各方框的组合可以由计算机程序指令实现。这些计算机程序指令可被提供给通用计算机、专用计算机、或其它可编程数据处理装置的处理器,以产生一种机器,使得经由计算机或其它可编程数据处理装置的处理器执行的这些指令使能对流程图和/或框图的一个或多个方框中指定的功能/动作的实现。这种处理器可以是但不限于是通用处理器、专用处理器、特殊应用处理器或者现场可编程逻辑电路。还可理解,框图和/或流程图中的每个方框以及框图和/或流程图中的方框的组合,也可以由执行指定的功能或动作的专用硬件来实现,或可由专用硬件和计算机指令的组合来实现。
以上所述,仅为本发明的具体实施方式,所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,上述描述的系统、模块和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。应理解,本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。
Claims (13)
1.一种芯片使用寿命的计数方法,其特征在于,包括:
判断是否发生影响芯片使用寿命的操作,且当发生影响芯片使用寿命的操作时对芯片使用寿命计数加1,所述芯片使用寿命计数通过当前循环计数值和循环次数值表示;
当所述芯片使用寿命计数加1时,对所述当前循环计数值加1;
判断所述当前循环计数值是否达到计数阈值,且当所述当前循环计数值达到计数阈值时,对所述循环次数值加1;
将所述当前循环计数值和所述循环次数值写入非易失性存储器中用于存储芯片使用寿命的存储区域;
其中,所述当前循环计数值用n位编码数字表示,用所述n位编码数字表示的相邻两个数值的汉明距离为1,用所述n位编码数字表示的数值发生变化时当前发生变化的位数与上次发生变化的位数不同,且所述发生变化的位数依照设定的顺序循环变化,n为大于1的自然数。
2.根据权利要求1所述的方法,其特征在于,用所述n位编码数字表示的数值发生变化时所述发生变化的位数按照从低到高的顺序进行或按从高到低的顺序进行。
3.根据权利要求1所述的方法,其特征在于,所述判断所述当前循环计数值是否达到计数阈值,具体包括:
判断表示所述当前循环计数值的n位编码数字是否所有位都是0,如果是则判定所述当前循环计数值达到计数阈值。
4.根据权利要求1-3中的任意一项所述的方法,其特征在于,该方法还包括:
根据芯片使用寿命以及所述非易失性存储器的写次数确定所述当前循环计数值和所述循环次数值的计数范围。
5.根据权利要求1-3中的任意一项所述的方法,其特征在于,所述循环次数值用二进数表示。
6.根据权利要求1-3中的任意一项所述的方法,其特征在于,所述循环次数值用所述n位编码数字表示。
7.根据权利要求1-3中的任意一项所述的方法,其特征在于,所述芯片使用寿命计数等于M*2n+N,N为所述当前循环计数值,M为所述循环次数值。
8.一种芯片使用寿命的计数电路,其特征在于,包括:
n个依次连接的寄存器,每个所述寄存器的输入端与前一个所述寄存器的输出端连接,最后一个所述寄存器的输出端通过反相器与第一个所述寄存器的输入端连接,每个所述寄存器的时钟信号端连接至同一个时钟信号线;
计数器,所述计数器的输入端与每个所述寄存器的输出端连接,所述计数器的时钟信号端连接至所述同一个时钟信号线,所述计数器的输出端用于输出表示循环次数值的信号;
其中,n个依次连接的寄存器的输出信号用于表示n位编码数字,所述n位编码数字用于表示当前循环计数值,n为大于1的自然数;
所述计数器用于判断所述n位编码数字表示的数值是否达到计数阈值以及在所述n位编码数字表示的数值达到计数阈值时对所述循环次数值加1,
所述芯片使用寿命的计数通过所述当前循环计数值和所述循环次数值确定。
9.根据权利要求8所述的芯片使用寿命的计数电路,其特征在于,所述计数器判断所述n位编码数字表示的数值是否达到计数阈值,具体包括:
判断所述n位编码数字是否所有位都是0,如果是则判定所述n位编码数字表示的数值达到计数阈值。
10.一种芯片使用寿命的计数装置,其特征在于,所述装置包括:
非易失性存储器,用于存储芯片使用寿命的计数,所述芯片使用寿命计数通过当前循环计数值和循环次数值表示,所述非易失性存储器包括存储当前循环计数值的第一存储区和存储循环次数值的第二存储区;
编码计数器,包括权利要求8所述的芯片使用寿命的计数电路,用于对所述当前循环计数值和所述循环次数值进行计数;
控制器,所述控制器用于判断是否发生影响芯片使用寿命的操作,且判定发生影响芯片使用寿命的操作时控制所述编码计数器对所述当前循环计数值和所述循环次数值进行计数,并将确定所述当前循环计数值和所述循环次数值分别存储至所述第一存储区和所述第二存储区。
11.一种芯片使用寿命的计数装置,其特征在于,所述装置包括:
第一判断模块,用于判断是否发生影响芯片使用寿命的操作,
第一计数模块,用于在所述第一判断模块判定发生影响芯片使用寿命的操作时对芯片使用寿命计数加1,所述芯片使用寿命计数通过当前循环计数值和循环次数值表示,以及当所述芯片使用寿命计数加1时,对所述当前循环计数值加1;
第二判断模块,用于判断所述当前循环计数值是否达到计数阈值;
第二计数模块,第二计数模块用于在所述第二判断模块判定所述当前循环计数值达到计数阈值时,对所述循环次数值加1;
写入模块,用于将所述当前循环计数值和所述循环次数值表示写入非易失性存储器中用于存储芯片使用寿命的存储区域。
12.一种计算设备,其特征在于,所述设备包括:处理器,以及存储有计算机程序指令的存储器;所述处理器读取并执行所述计算机程序指令,以实现如权利要求1-7任意一项所述的芯片使用寿命的计数方法。
13.一种计算机存储介质,其特征在于,所述计算机存储介质上存储有计算机程序指令,所述计算机程序指令被处理器执行时实现如权利要求1-7任意一项所述的芯片使用寿命的计数方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011349767.7A CN112489713A (zh) | 2020-11-26 | 2020-11-26 | 计数方法、计数电路、装置、设备及计算机存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011349767.7A CN112489713A (zh) | 2020-11-26 | 2020-11-26 | 计数方法、计数电路、装置、设备及计算机存储介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112489713A true CN112489713A (zh) | 2021-03-12 |
Family
ID=74935008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011349767.7A Pending CN112489713A (zh) | 2020-11-26 | 2020-11-26 | 计数方法、计数电路、装置、设备及计算机存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112489713A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1326146A (zh) * | 2000-05-29 | 2001-12-12 | 精工爱普生株式会社 | 中断信号生成装置和中断信号的生成方法 |
CN1858855A (zh) * | 2006-02-17 | 2006-11-08 | 华为技术有限公司 | 一种延长非易失存储器寿命的计数方法和装置 |
CN101667453A (zh) * | 2008-09-05 | 2010-03-10 | 爱特梅尔公司 | 用以存取存储器的方法及系统 |
CN102314950A (zh) * | 2010-02-23 | 2012-01-11 | 摩希斯股份有限公司 | 用于新兴存储器技术的可编程测试引擎(pcdte) |
CN103427799A (zh) * | 2012-05-16 | 2013-12-04 | 瑞萨电子株式会社 | 半导体集成电路及其操作方法 |
US20150186258A1 (en) * | 2013-12-27 | 2015-07-02 | Crossbar, Inc. | Memory system including pe count circuit and method of operating the same |
CN109104190A (zh) * | 2018-09-28 | 2018-12-28 | 东北大学 | 一种基于多次采样的时间数字转换电路 |
-
2020
- 2020-11-26 CN CN202011349767.7A patent/CN112489713A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1326146A (zh) * | 2000-05-29 | 2001-12-12 | 精工爱普生株式会社 | 中断信号生成装置和中断信号的生成方法 |
CN1858855A (zh) * | 2006-02-17 | 2006-11-08 | 华为技术有限公司 | 一种延长非易失存储器寿命的计数方法和装置 |
CN101667453A (zh) * | 2008-09-05 | 2010-03-10 | 爱特梅尔公司 | 用以存取存储器的方法及系统 |
CN102314950A (zh) * | 2010-02-23 | 2012-01-11 | 摩希斯股份有限公司 | 用于新兴存储器技术的可编程测试引擎(pcdte) |
CN103427799A (zh) * | 2012-05-16 | 2013-12-04 | 瑞萨电子株式会社 | 半导体集成电路及其操作方法 |
US20150186258A1 (en) * | 2013-12-27 | 2015-07-02 | Crossbar, Inc. | Memory system including pe count circuit and method of operating the same |
CN109104190A (zh) * | 2018-09-28 | 2018-12-28 | 东北大学 | 一种基于多次采样的时间数字转换电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9071275B2 (en) | Method and device for implementing cyclic redundancy check codes | |
EP0329789A1 (en) | Galois field arithmetic unit | |
CN101223700A (zh) | 用于配置循环冗余校验(crc)产生电路以对数据流执行crc的方法和设备 | |
US10741212B2 (en) | Error correction code (ECC) encoders, ECC encoding methods capable of encoding for one clock cycle, and memory controllers including the ECC encoders | |
CN114089951A (zh) | 一种快速除法器及其运行方法 | |
CN112489713A (zh) | 计数方法、计数电路、装置、设备及计算机存储介质 | |
CN111900959B (zh) | 一种基于线性反馈移位寄存器的时钟展频生成电路 | |
CN101911008A (zh) | 确定标准化计数的处理器及方法 | |
CN107657984B (zh) | 闪存的纠错方法、装置、设备以及计算机可读存储介质 | |
CN104253667A (zh) | 一种应用于手机平台的串行同步总线校验反馈系统和方法 | |
CN116450306B (zh) | 任务调度方法、装置、设备、存储介质及产品 | |
CN113111614B (zh) | 类总线分组的确定方法、装置、设备及介质 | |
CN103401566A (zh) | 参数化的bch纠错码的并行编码方法及装置 | |
CN110147289B (zh) | 异常消息筛选方法和装置以及计算机可读存储介质 | |
US9218239B2 (en) | Apparatuses and methods for error correction | |
CN101361278B (zh) | 奇偶校验位生成电路、计数电路以及计数方法 | |
US7024439B2 (en) | Leading Zero Anticipatory (LZA) algorithm and logic for high speed arithmetic units | |
CN115525454A (zh) | 芯片fifo模块故障判断方法、装置、电子设备及存储介质 | |
CN103428502A (zh) | 一种解码方法及解码系统 | |
CN100426219C (zh) | 一种集成电路中的数据运算方法及装置 | |
CN113741972A (zh) | 一种sm3算法的并行处理方法及电子设备 | |
CN118295769A (zh) | 基于kubernetes的任务流执行方法、装置、设备、介质及程序产品 | |
CN115277352B (zh) | 网元指令纠错方法、装置、电子设备及计算机存储介质 | |
CN115617400B (zh) | 一种寄存器匹配方法及装置 | |
CN112540866B (zh) | 存储器装置及其数据存取方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB03 | Change of inventor or designer information |
Inventor after: Zhou Yuliang Inventor before: Zhou Yuliang Inventor before: Wang Yi |
|
CB03 | Change of inventor or designer information |