CN102314947A - 多位元单元非挥发性存储器的使用新顺序的二次写入方法 - Google Patents

多位元单元非挥发性存储器的使用新顺序的二次写入方法 Download PDF

Info

Publication number
CN102314947A
CN102314947A CN2010102366014A CN201010236601A CN102314947A CN 102314947 A CN102314947 A CN 102314947A CN 2010102366014 A CN2010102366014 A CN 2010102366014A CN 201010236601 A CN201010236601 A CN 201010236601A CN 102314947 A CN102314947 A CN 102314947A
Authority
CN
China
Prior art keywords
unit
metapage
volatility memorizer
write
multidigit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102366014A
Other languages
English (en)
Other versions
CN102314947B (zh
Inventor
黄汉龙
周铭宏
黄建福
卓世耿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deyi Microelectronics Co ltd
Original Assignee
Skymedi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Skymedi Corp filed Critical Skymedi Corp
Publication of CN102314947A publication Critical patent/CN102314947A/zh
Application granted granted Critical
Publication of CN102314947B publication Critical patent/CN102314947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明是有关于一种多位元单元(multi-bit per cell)非挥发性存储器的使用新顺序的二次写入方法。使用非挥发性存储器的控制器，对一特定字元线的至少一页，以写入数据进行一次写入。再以控制器对该特定字元线前的至少一页，以相同写入数据进行二次写入。

Description

多位元单元非挥发性存储器的使用新顺序的二次写入方法
技术领域
本发明涉及一种有关非挥发性存储器，特别是涉及一种使用新顺序以二次写入多位元单元(multi-bit per cell)非挥发性存储器的方法。 
背景技术
快闪存储器为一种非挥发性存储器元件，其可以电气方式进行抹除及写入。传统快闪存储器可于每一记忆单元内储存单一位元的资讯，因而每一记忆单元具有二种可能状态。此种传统快闪存储器因此称为单位元单元(single-bit per cell)快闪存储器。现今快闪存储器可于每一记忆单元内储存二或多位元的资讯，因而每一记忆单元具有二个以上的可能状态。此种快闪存储器因此称为多位元单元(multi-bit per cell)快闪存储器。 
在多位元单元快闪存储器中，借由储存电荷在浮接栅极(floating gate)中，因而得以写入不同状态数据至快闪记体中。由于浮接栅极的电荷即决定相对应的临界(threshold)电压，因此数据可根据其相异的临界电压而自多位元单元快闪存储器读取出来。由于记忆单元间具有工艺、操作或其他方面的差异性，因此每一状态的临界电压并非是固定值，而是由一电压范围来定义。 
然而，传统多位元单元快闪存储器，特别是三(或更多)位元单元快闪存储器，极易受到浮接栅极耦合效应及滞留(retention)效应的影响。由于容易因狭窄的读取边限(read margin)而造成读取错误，因此，亟需提出一些新颖的机制，以改善浮接栅极耦合效应及滞留效应。 
由此可见，上述现有的快闪存储器在方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。因此如何能创设一种新的多位元单元非挥发性存储器的使用新顺序的二次写入方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。 
发明内容
本发明的目的在于，克服现有的快闪存储器存在的缺陷，而提供一种新的多位元单元非挥发性存储器的使用新顺序的二次写入方法，所要解决的技术问题是使其用以改善浮接栅极耦合效应及滞留效应。 
本发明的另一目的在于，提供一种新的多位元单元非挥发性存储器的使用新顺序的二次写入方法，所要解决的技术问题是使其使用非挥发性存储器的控制器，对至少一字元线的至少一页，以写入数据进行一次写入。再以控制器对该至少一字元线的至少一页，以相同写入数据进行二次写入。 
本发明的还一目的在于，提供一种新的多位元单元非挥发性存储器的使用新顺序的二次写入方法，所要解决的技术问题是使其写入多个较低有效位元页。再以连续方式，一页接着一页地写入多个连续的最高有效位元页。 
本发明的再一目的在于，提供一种新的多位元单元非挥发性存储器的使用新顺序的二次写入方法，所要解决的技术问题是使其使用非挥发性存储器的控制器，对一特定字元线的至少一页，以写入数据进行一次写入。再以控制器对该特定字元线的前的至少一页，以相同写入数据进行二次写入。 
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种多位元单元(multi-bit per cell)非挥发性存储器的二次写入方法，包含：使用该非挥发性存储器控制器，对至少一字元线的至少一页，以写入数据进行一次写入；及以该控制器对该至少一字元线的至少一页，以该写入数据进行二次写入。 
本发明的目的及解决其技术问题可采用以下技术措施进一步实现。 
前述的多位元单元非挥发性存储器的二次写入方法，其中所述的非挥发性存储器为二位元单元快闪存储器、三位元单元快闪存储器、或四位元单元快闪存储器。 
前述的多位元单元非挥发性存储器的二次写入方法，其中所述的至少一页为一高位元页。 
前述的多位元单元非挥发性存储器的二次写入方法，其中所述的一次写入步骤包含：一次写入较低有效(less-significant)位元页；决定第一最高有效(most-significant)位元预验证(pre-verify)电压；及使用该第一最高有效位元预验证电压及第一最高有效位元通过验证(pass-verify)电压，一次写入一最高有效位元页；及上述二次写入步骤包含：决定第二最高有效位元预验证电压；及使用该第二最高有效位元预验证电压及第二最高有效位元通过验证电压，二次写入该最高有效位元页。 
前述的多位元单元非挥发性存储器的二次写入方法，其中所述的第二最高有效位元预验证电压及该第一最高有效位元预验证电压分别具有相同的读取结果。 
前述的多位元单元非挥发性存储器的二次写入方法，其中所述的第二最高有效位元通过验证电压大于或等于该第一最高有效位元通过验证电压。 
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种多位元单元非挥发存储器使用新顺序的写入方法，包含：写入多个较低有效位元页；及以连续方式，一页接着一页地写入多个连续的最高有效位元页。 
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 
前述的多位元单元非挥发存储器使用新顺序的写入方法，其中所述的非挥发性存储器为二位元单元快闪存储器、三位元单元快闪存储器、或四位元单元快闪存储器。 
前述的多位元单元非挥发存储器使用新顺序的写入方法，其中所述的写入该较低有效位元页的步骤包含：在该非挥发性存储器的至少一存储器区块中，对于所有字元线进行低位元页的写入；及在该非挥发性存储器的该存储器区块中，对于所有字元线进行该低位元页以外的较低有效位元页的写入。 
前述的多位元单元非挥发存储器使用新顺序的写入方法，其中所述的写入连续最高有效位元页的步骤包含：在该非挥发性存储器的该存储器区块中，对于所有字元线进行高位元页的写入。 
前述的多位元单元非挥发存储器使用新顺序的写入方法，其中所述的写入该较低有效位元页的步骤包含：在该非挥发性存储器的至少一存储器区块中，对于多个低位元页进行写入；及在该非挥发性存储器的该存储器区块中，对于该低位元页以外的较低有效位元页进行写入。 
前述的多位元单元非挥发存储器使用新顺序的写入方法，其中所述的写入连续最高有效位元页的步骤包含：在该非挥发性存储器的该存储器区块中，对多个高位元页进行写入。 
前述的多位元单元非挥发存储器使用新顺序的写入方法，其中所述的非挥发性存储器的至少一存储器区块中，于写入所有字元线较低有效位元页之后，才对所有字元线的最高有效位元页进行写入。 
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种多位元单元非挥发性存储器使用新顺序的二次写入方法，包含：使用该非挥发性存储器控制器，对一特定字元线的至少一页，以写入数据进行一次写入；及以该控制器对该特定字元线之前的至少一页，以该写入数据进行二次写入。 
本发明的目的及解决其技术问题再可采用以下技术措施进一步实现。 
前述的多位元单元非挥发性存储器的使用新顺序的二次写入方法，其中所述的非挥发性存储器为二位元单元快闪存储器、三位元单元快闪存储器、或四位元单元快闪存储器。 
前述的多位元单元非挥发性存储器的使用新顺序的二次写入方法，其 中所述的至少一页为一高位元页。 
前述的多位元单元非挥发性存储器的使用新顺序的二次写入方法，于该一次写入步骤之后，其中所述的更包含：检视该非挥发性存储器是否存在有一不良的字元线，其相关错误位元数量大于或等于一预设值；其中，如果经检视存在有该不良的字元线，该控制器则读取并暂存位于该不良的字元线的页所储存的数据，接着二次写入该不良的字元线的页。 
前述的多位元单元非挥发性存储器使用新顺序的二次写入方法，于该一次写入步骤之后，其中所述的更包含：检视该非挥发性存储器是否存在有一不良的字元线，其相关错误位元数量大于或等于一预设值；其中，如果经检视存在有该不良的字元线，该控制器则读取并暂存该非挥发性存储器的多个字元线的页数据，接着二次写入该多个字元线的页。 
前述的多位元单元非挥发性存储器的使用新顺序的二次写入方法，于二次写入该至少一页之前，其中所述的更包含：以该控制器读取并暂存相应字元线的页数据。 
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下： 
使用非挥发性存储器的控制器，对至少一字元线的至少一页，以写入数据进行一次写入。再以控制器对该至少一字元线的至少一页，以相同写入数据进行二次写入。 
写入多个较低有效位元页。再以连续方式，一页接着一页地写入多个连续的最高有效位元页。 
使用非挥发性存储器的控制器，对一特定字元线的至少一页，以写入数据进行一次写入。再以控制器对该特定字元线之前的至少一页，以相同写入数据进行二次写入。 
借由上述技术方案，本发明多位元单元非挥发性存储器的使用新顺序的二次写入方法，至少具有下列优点及有益效果： 
相较于使用传统写入顺序的二次写入，上述实施例使用新写入顺序以进行二次写入较能避免滞留效应；使用新顺序以进行二次写入的效能大于使用传统顺序以进行二次写入的效能。 
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。 
附图说明
图1A显示本发明实施例的非挥发性存储器系统的简化方框图。 
图1B显示以控制器写入快闪存储器的一般流程图。 
图2A至图2D例示三位元单元快闪存储器相关于通过验证(PV)电压的临界电压分布。 
图3A至图3D例示三位元单元快闪存储器相关于预验证(PreV)电压的临界电压分布。 
图4A至图4D例示本发明实施例的三位元单元快闪存储器的临界电压分布。 
图5A显示三位元单元快闪存储器的存储器区块的传统页写入/读取顺序。 
图5B显示本发明实施例的三位元单元快闪存储器的存储器区块的页写入/读取顺序。 
图5C显示本发明另一实施例的三位元单元快闪存储器的存储器区块的另一种页写入/读取顺序，如箭号所示。 
图5D显示本发明又一实施例的三位元单元快闪存储器的存储器区块的又一种页写入/读取顺序，如箭号所示。 
图6A至图6F显示一些传统写入/读取顺序及新写入/读取顺序之间的比较例子，以显现其对于浮接栅极耦合效应的改善效果。 
图7显示三位元单元晶片的读/写测试的流程图。 
图8A至图8E显示本发明实施例使用新写入顺序的二次写入方法流程图。 
图9A显示使用传统顺序的写入例子。 
图9B显示使用新顺序的写入例子。 
10：快闪存储器  12：控制器     100-107：步骤  71-73：步骤 
801-807：步骤   810-820：步骤  821-830：步骤 
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的多位元单元非挥发性存储器的使用新顺序的二次写入方法其具体实施方式、方法、步骤、特征及其功效，详细说明如后。 
图1A显示本发明实施例的非挥发性存储器系统(例如快闪存储器系统)的简化方框图。除了快闪存储器，其他的非挥发性存储器可以为相位改变存储器(phase change memory，PCM)或电子可抹除可程式唯读存储器(EEPROM)。在本实施例中，快闪存储器系统包含有快闪存储器10，特别是多位元单元反及闸(NAND)快闪存储器。快闪存储器系统还包含有控制器12，其 用以二次写入快闪存储器10。控制器12可以使用硬体电路、软体或其组合来实施。虽然以下所述实施例是以三位元单元快闪存储器作为例示，然而本实施例也可适用于其他的多位元单元快闪存储器，例如二位元单元快闪存储器或四位元单元快闪存储器。图1B显示以控制器12写入快闪存储器10的一般流程图。首先，设定写入预验证(pre-verify，PreV)电压指令(方块100)，接着设定写入通过验证(pass-verify，PV)电压指令(方块101)。接下来，设定数据载入指令(方块102)、设定位址数据(方块103)及输入写入数据(方块104)。在设定写入指令(步骤105)之后，快闪存储器10开始写入数据(方块106)，直到快闪存储器10完成数据的写入(方块107)。 
图2A至图2D例示三位元单元快闪存储器相关于通过验证(PV)电压的临界电压分布。三位元单元快闪存储器的每一单元可储存三位元，亦即，高位元、中位元及低位元，其分别相应于高位元页、中位元页及低位元页。其中，图2A显示字元线(WL)于抹除(erase)之后的分布。图2B显示字元线于使用低位元通过验证电压L-PV1进行低位元页(一次)写入之后的分布，其中L-PV1为状态″0″的下限。图2C显示字元线于使用中位元通过验证电压M-PV1-1、M-PV1-2、M-PV1-3进行中位元页(一次)写入之后的分布，其中M-PV1-1、M-PV1-2、M-PV1-3分别为状态″10″、″00″、″01″的下限。图2D显示字元线在使用高位元通过验证电压H-PV1-1至H-PV1-7进行高位元页(一次)写入之后的分布，其中H-PV1-1至H-PV1-7分别为状态″110″至″011″的下限。 
图3A至图3D例示三位元单元快闪存储器相关于预验证(PreV)电压的临界电压分布。其中，图3A显示字元线(WL)在抹除(erase)之后的分布。图3B显示字元线在进行低位元页(一次)写入之后的分布。在进行中位元页(一次)写入之前，使用中位元预验证电压M-PreV1以检查目前状态。图3C显示字元线在进行(一次)中位元页写入之后的分布。在进行高位元页(一次)写入之，使用中位元预验证电压H-PreV1-1、H-PreV1-2、H-PreV1-3以检查目前状态。图3D显示字元线于进行高位元页(一次)写入之后的分布。 
根据本实施例特征之一，快闪存储器10的至少一字元线(WL)的至少一页(例如高位元页)受到控制器12的二次写入，因而得以改善浮接栅极耦合效应及/或滞留效应。图4A至图4D例示本发明实施例的三位元单元快闪存储器的临界电压分布。其中，图4A显示字元线在进行较低有效(less-significant)位元页(例如低位元页及中位元页)的一次写入后的分布。在进行高位元页一次写入之前，先决定第一高位元预验证电压H-PreV1-1、H-PreV1-2、H-PreV1-3。图4B显示字元线在使用第一高位元 预验证电压H-PreV1(亦即H-PreV1-1、H-PreV1-2、H-PreV1-3)及第一高位元通过验证电压H-PV1-1至H-PV1-7进行最高有效(most-significant)位元页(例如高位元页)的一次写入后的分布。接着，如图4C所示，决定第二高位元预验证电压H-PreV2(亦即H-PreV2-1、H-PreV2-2、H-PreV2-3)，其将于后续使用到。值得注意的是，所决定的第一高位元预验证电压H-PreV1及第二高位元预验证电压H-PreV2大致上会产生相同的读取结果。图4D显示字元线在使用第二高位元预验证电压H-PreV2(亦即H-PreV2-1、H-PreV2-2、H-PreV2-3)及第二高位元通过验证电压H-PV2-1至H-PV2-7进行高位元页的二次写入后的分布。值得注意的是，二次写入数据必须同于一次写入数据。根据观察，第二通过验证电压H-PV2大于或等于第一通过验证电压H-PV1。例如，在本实施例中，状态″110″的第二通过验证电压H-PV2-1即大于同状态的第一通过验证电压H-PV1-1。借此，分布的宽度(或视窗)会变小，相邻分布之间的距离(或边限(margin))则变大，因而增大快闪存储器的读取边限。一般来说，第二通过验证电压H-PV2会大于或等于第一通过验证电压H-PV1，但小于同状态的上限电压。 
本实施例另一特征揭露一种新颖的页写入或读取顺序。图5A显示三位元单元快闪存储器的存储器区块的传统页写入/读取顺序，其依以下所示顺序进行页写入/读取： 
00h-＞01h-＞02h-＞03h-＞04h-＞05h-＞06h-＞07h-＞...-＞BDh-＞BEh-＞BFh。 
上述的页为快闪存储器的写入单位，而区块则为抹除单位。 
图5B显示本发明实施例的三位元单元快闪存储器的存储器区块的页写入/读取顺序。三位元单元快闪存储器依以下所示新顺序进行页写入/读取： 
00h-＞01h-＞03h-＞06h-＞...B7h-＞Bah-＞02h-＞04h-＞...-＞BCh-＞BEh-＞BFh。 
首先，三位元单元快闪存储器对存储器区块的所有字元线(例如WL0至WL63)写入/读取低位元页，接着对存储器区块的所有字元线(例如WL0至WL63)写入/读取中位元页。最后，三位元单元快闪存储器对存储器区块的所有字元线(例如WL0至WL63)写入/读取高位元页。 
图5C显示本发明另一实施例的三位元单元快闪存储器的存储器区块的另一种页写入/读取顺序，如箭号所示。首先，写入/读取多个(例如八页)低位元页，接着写入/读取多个中位元页，最后写入/读取多个高位元页。 
图5D显示本发明又一实施例的三位元单元快闪存储器的存储器区块的又一种页写入/读取顺序，如箭号所示。首先，以传统顺序(如图5A)对存储器区块的所有字元线(例如WL0至WL63)写入/读取低位元页及中位元页，接着对存储器区块的所有字元线(例如WL0至WL63)写入/读取高位元页。一般来说，在写入/读取一些较低有效(less-significant)位元页(例如低位元页及中位元页)之后，接着写入/读取一些连续的高位元页。换句话说，快 闪存储器以连续顺序对至少一些高位元页进行写入/读取，借此，高位元页是一页接一页地进行写入/读取。 
图6A至图6F显示一些传统写入/读取顺序及新写入/读取顺序之间的比较例子，以显现其对于浮接栅极耦合效应的改善效果。图6A显示一种传统顺序，其中，位于字元线WL1的低位元页01h会受到字元线WL0的中位元页02h及字元线WL2的低位元页03h的影响。另一方面，如图6B所示的新顺序，其中，位于字元线WL1的低位元页01h也是受到相同的影响，亦即，受到字元线WL0的中位元页02h及字元线WL2的低位元页03h的影响。 
图6C显示一种传统顺序，其中，位于字元线WL1的低位元页04h会受到字元线WL0的中位元页05h及字元线WL2的低位元页07h的影响。另一方面，如图6D所示的新顺序，其中，位于字元线WL1的低位元页04h也是受到相同的影响，亦即，受到字元线WL0的中位元页05h及字元线WL2的低位元页07h的影响。 
图6E显示一种传统顺序，其中，位于字元线WL1的低位元页08h会受到字元线WL2的中位元页0Bh的影响。另一方面，如图6F所示的新顺序，其中，位于字元线WL1的低位元页08h也是受到相同的影响，亦即，受到字元线WL2的中位元页0Bh的影响。 
根据本实施例的新写入/读取顺序，相邻字元线的相邻高位元页可同时进行写入。借此，相邻写入页之间的变异即可大量地降低。 
上述写入/读取顺序可适用于多位元单元快闪存储器的读/写测试。图7显示三位元单元(快闪存储器)晶片的读/写测试的流程图。首先步骤71，测试低位元页。如果晶片测试失败，则将晶片归于测试失败槽(槽4，Bin 4)；否则，流程进入下一步骤。步骤72，测试中位元页。如果晶片测试失败，则将晶片归于单位元单元槽(槽3，Bin 3)；否则，流程进入下一步骤。步骤73，测试高位元页。如果晶片测试失败，则将晶片归于二位元单元槽(槽2，Bin2)；否则，将晶片归于三位元单元槽(槽1，Bin 1)。相较于传统顺序，本实施例的新顺序可加快且简化测试，特别是当所测试晶片属于槽4、槽3或槽2。 
上述揭露的新写入/读取顺序也可适用于快闪存储器的二次写入(图4A至图4D)。图8A显示本发明实施例使用新写入顺序的二次写入方法流程图。步骤801，一次写入位于字元线WL0的页(例如高位元页)，接着步骤802，一次写入下一字元线WL1的页。接下来，于步骤803，二次写入前一字元线WL0的页。于一次写入字元线WL2的页之后(步骤804)，则二次写入前一字元线WL1的页(步骤805)。持续上述流程，直到一次写入最后字元线WLn的页(步骤806)，且接着二次写入前一字元线WLn-1的页(步骤807)。一般来说，当一次写入某一字元线(例如WLn)的页之后，接着则二次写入先前字元线(例如WLn-1)的页。 
图8B显示本发明另一实施例使用新写入顺序的二次写入方法流程图。步骤810，一次写入最后字元线WLn的页(例如高位元页)。接着，对WLn之前的所有字元线的页进行二次写入(步骤812、814、816)。一般来说，当一次写入某一字元线(例如WLn)的页之后，接着对该字元线WLn之前一些字元线的页进行二次写入。由于二次写入的写入数据必须同于一次写入的写入数据，因此在进行二次写入之前，本实施例的控制器12(图1A)需读取并保持相应字元线的页数据(步骤811、813、815)。 
图8C显示使用新写入顺序的二次写入方法流程图，其为图8B的变化实施例。图8C的流程图类似于图8B的流程图，不同的是，在进行二次写入之前，一部分相应字元线的页数据(例如WL0-WLz的数据页)是一次读取且保持的(步骤817、819)。 
图8D显示本发明又一实施例使用新写入顺序的二次写入方法流程图。步骤821-823，一次写入字元线WL0-WLn的页(例如高位元页)。在经过一预设时间后，检视快闪存储器中是否有哪一字元线，其相关错误位元数量大于或等于一预设值(步骤824)。如果存在有这样的字元线(例如WLm)，则控制器12读取并保持字元线WLm的页数据(步骤825)，决定第二预验证电压PreV2(步骤826)，且二次写入字元线WL骤8m的页(步27)。一般来说，当一次写入某一字元线的页之后，检视快闪存储器是否存在有不良的位元线(Failed word Line)，其相关错误位元数量大于或等于一预设值。如果经检视存在有这样的不良的字元线，则控制器12将读取并暂存该不良的字元线的页数据，接着以新决定的第二预验证电压PreV2进行二次写入。该第二预验证电压PreV2的决定方法可根据本案申请人一件美国发明专利申请案所揭露方法，申请号12/464,240，于西元2009年5月12日申请，题为″Method and System for Adaptively Finding Reference Vo1tages for Reading Data from a MLC Flash Memory″。例如，该决定的第二预验证电压相应于一正规化(normalized)记忆单元数目，其近似于第一预验证电压所相应的正规化记忆单元数目。 
图8E显示使用新写入顺序的二次写入方法流程图，其为图8D的变化实施例。图8E的流程图类似于图8D的流程图，不同的是，如果步骤824经检视存在有不良的字元线，则控制器12读取并暂存位于字元线WLn之前的所有字元线的页数据(步骤828)，接着决定第二预验证电压PreV2(步骤829)并依次进行二次写入(步骤830)。 
相较于使用传统写入顺序的二次写入，上述实施例使用新写入顺序以进行二次写入较能避免滞留效应。图9A显示使用传统顺序的写入例子，其每一次写入八页。图9B显示使用新顺序的写入例子，其每一次写入八页。值得注意的是，每一次写入的最后一高位元页尚无法进行二次写入，必须等 到下一高位元页完成一次写入，因而造成滞留效应。例如，高位元页05h必须等到下一高位元页08h已完成一次写入后，才能进行二次写入。根据观察，传统写入(图9A)中最后高位元页的数目多于新顺序写入(图9B)中最后高位元页的数目。因此，使用新顺序以进行二次写入的效能大于使用传统顺序以进行二次写入的效能。 
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。 

Claims (19)

1.一种多位元单元非挥发性存储器的二次写入方法，其特征在于其包含：
使用该非挥发性存储器的控制器，对至少一字元线的至少一页，以写入数据进行一次写入；及
以该控制器对该至少一字元线的至少一页，以该写入数据进行二次写入。
2.如权利要求1所述的多位元单元非挥发性存储器的二次写入方法，其特征在于其中所述的非挥发性存储器为二位元单元快闪存储器、三位元单元快闪存储器、或四位元单元快闪存储器。
3.如权利要求1所述的多位元单元非挥发性存储器的二次写入方法，其特征在于其中所述的至少一页为一高位元页。
4.如权利要求1所述的多位元单元非挥发性存储器的二次写入方法，其特征在于其中所述的一次写入步骤包含：
一次写入较低有效位元页；
决定第一最高有效位元预验证电压；及
使用该第一最高有效位元预验证电压及第一最高有效位元通过验证电压，一次写入一最高有效位元页；及
上述二次写入步骤包含：
决定第二最高有效位元预验证电压；及
使用该第二最高有效位元预验证电压及第二最高有效位元通过验证电压，二次写入该最高有效位元页。
5.如权利要求4所述的多位元单元非挥发性存储器的二次写入方法，其特征在于其中所述的第二最高有效位元预验证电压及该第一最高有效位元预验证电压分别具有相同的读取结果。
6.如权利要求4所述的多位元单元非挥发性存储器的二次写入方法，其特征在于其中所述的第二最高有效位元通过验证电压大于或等于该第一最高有效位元通过验证电压。
7.一种多位元单元非挥发存储器使用新顺序的写入方法，其特征在于其包含：
写入多个较低有效位元页；及
以连续方式，一页接着一页地写入多个连续最高有效位元页。
8.如权利要求7所述的多位元单元非挥发存储器使用新顺序的写入方法，其特征在于其中所述的非挥发性存储器为二位元单元快闪存储器、三位元单元快闪存储器、或四位元单元快闪存储器。
9.如权利要求7所述的多位元单元非挥发存储器使用新顺序的写入方法，其特征在于其中所述的写入该较低有效位元页的步骤包含：
在该非挥发性存储器的至少一存储器区块中，对于所有字元线进行低位元页的写入；及
在该非挥发性存储器的该存储器区块中，对于所有字元线进行该低位元页以外的较低有效位元页的写入。
10.如权利要求9所述的多位元单元非挥发存储器使用新顺序的写入方法，其特征在于其中所述的写入连续最高有效位元页的步骤包含：
在该非挥发性存储器的该存储器区块中，对于所有字元线进行高位元页的写入。
11.如权利要求7所述的多位元单元非挥发存储器使用新顺序的写入方法，其特征在于其中所述的写入该较低有效位元页的步骤包含：
在该非挥发性存储器的至少一存储器区块中，对于多个低位元页进行写入；及
在该非挥发性存储器的该存储器区块中，对于该低位元页以外的较低有效位元页进行写入。
12.如权利要求11所述的多位元单元非挥发存储器使用新顺序的写入方法，其特征在于其中所述的写入连续最高有效位元页的步骤包含：
在该非挥发性存储器的该存储器区块中，对多个高位元页进行写入。
13.如权利要求7所述的多位元单元非挥发存储器使用新顺序的写入方法，其特征在于其中所述的非挥发性存储器的至少一存储器区块中，在写入所有字元线的较低有效位元页之后，才对所有字元线的最高有效位元页进行写入。
14.一种多位元单元非挥发性存储器使用新顺序的二次写入方法，其特征在于其包含：
使用该非挥发性存储器的控制器，对一特定字元线的至少一页，以写入数据进行一次写入；及
以该控制器对该特定字元线之前的至少一页，以该写入数据进行二次写入。
15.如权利要求14所述的多位元单元非挥发性存储器使用新顺序的二次写入方法，其特征在于其中所述的非挥发性存储器为二位元单元快闪存储器、三位元单元快闪存储器、或四位元单元快闪存储器。
16.如权利要求14所述的多位元单元非挥发性存储器使用新顺序的二次写入方法，其特征在于其中所述的至少一页为一高位元页。
17.如权利要求14所述的多位元单元非挥发性存储器使用新顺序的二次写入方法，于该一次写入步骤之后，其特征在于其更包含：
检视该非挥发性存储器是否存在有一不良的字元线，其相关错误位元数量大于或等于一预设值；
其中，如果经检视存在有该不良的字元线，该控制器则读取并暂存位于该不良的字元线的页所储存的数据，接着二次写入该不良的字元线的页。
18.如权利要求14所述的多位元单元非挥发性存储器使用新顺序的二次写入方法，于该一次写入步骤之后，其特征在于其更包含：
检视该非挥发性存储器是否存在有一不良的字元线，其相关错误位元数量大于或等于一预设值；
其中，如果经检视存在有该不良的字元线，该控制器则读取并暂存该非挥发性存储器的多个字元线的页数据，接着二次写入该多个字元线的页。
19.如权利要求14所述的多位元单元非挥发性存储器使用新顺序的二次写入方法，于二次写入该至少一页之前，其特征在于其更包含：
以该控制器读取并暂存相应字元线的页数据。
CN201010236601.4A 2010-07-07 2010-07-23 多位元单元非挥发性存储器的使用新顺序的二次写入方法 Active CN102314947B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/831,612 US8503233B2 (en) 2010-07-07 2010-07-07 Method of twice programming a non-volatile flash memory with a sequence
US12/831,612 2010-07-07

Publications (2)

Publication Number Publication Date
CN102314947A true CN102314947A (zh) 2012-01-11
CN102314947B CN102314947B (zh) 2014-11-12

Family

ID=45428030

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010236601.4A Active CN102314947B (zh) 2010-07-07 2010-07-23 多位元单元非挥发性存储器的使用新顺序的二次写入方法

Country Status (3)

Country Link
US (2) US8503233B2 (zh)
CN (1) CN102314947B (zh)
TW (1) TWI443664B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693754A (zh) * 2011-03-21 2012-09-26 擎泰科技股份有限公司 多位单元非易失性内存的写入方法
CN104425020A (zh) * 2013-08-23 2015-03-18 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
CN104425019A (zh) * 2013-08-23 2015-03-18 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
US9977714B2 (en) 2013-08-23 2018-05-22 Silicon Motion, Inc. Methods for programming a storage unit of a flash memory in multiple stages and apparatuses using the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8503233B2 (en) * 2010-07-07 2013-08-06 Skymedi Corporation Method of twice programming a non-volatile flash memory with a sequence
US8995196B2 (en) * 2011-08-15 2015-03-31 Skymedi Corporation Method of sorting a multi-bit per cell non-volatile memory and a multi-mode configuration method
KR101962786B1 (ko) * 2012-03-23 2019-03-27 삼성전자주식회사 불휘발성 메모리 장치, 메모리 시스템 및 그것의 프로그램 방법
KR102154296B1 (ko) * 2012-12-18 2020-09-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치의 구동 방법 및 비휘발성 메모리 장치
TWI552160B (zh) * 2013-08-23 2016-10-01 慧榮科技股份有限公司 存取快閃記憶體中儲存單元的方法以及使用該方法的裝置
US9165659B1 (en) 2014-05-08 2015-10-20 Sandisk Technologies Inc. Efficient reprogramming method for tightening a threshold voltage distribution in a memory device
US10096355B2 (en) 2015-09-01 2018-10-09 Sandisk Technologies Llc Dynamic management of programming states to improve endurance
KR102336662B1 (ko) * 2017-10-12 2021-12-07 삼성전자 주식회사 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 동작 방법
US10748605B2 (en) * 2018-08-08 2020-08-18 Macronix International Co., Ltd. Memory device and programming method of multi-level cell (MLC)
US11651829B2 (en) 2019-06-17 2023-05-16 Samsung Electronics Co., Ltd. Nonvolatile memory device and operation method thereof
KR20200144197A (ko) 2019-06-17 2020-12-29 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1131997A (zh) * 1993-09-24 1996-09-25 罗伯特-博希股份公司 对可擦除非易失性存储器完全新编程的方法
KR20060052627A (ko) * 2004-11-12 2006-05-19 가부시끼가이샤 도시바 반도체 기억 장치의 데이터 기입 방법
US20070279989A1 (en) * 2006-06-06 2007-12-06 Micron Technology, Inc. Programming a non-volatile memory device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522580B2 (en) 2001-06-27 2003-02-18 Sandisk Corporation Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states
US6657891B1 (en) 2002-11-29 2003-12-02 Kabushiki Kaisha Toshiba Semiconductor memory device for storing multivalued data
KR101552211B1 (ko) * 2009-03-25 2015-09-10 삼성전자주식회사 플래시 메모리 장치, 그것의 프로그램 방법 그리고 그것을 포함하는 메모리 시스템
KR101734204B1 (ko) * 2010-06-01 2017-05-12 삼성전자주식회사 프로그램 시퀀서를 포함하는 플래시 메모리 장치 및 시스템, 그리고 그것의 프로그램 방법
US8503233B2 (en) * 2010-07-07 2013-08-06 Skymedi Corporation Method of twice programming a non-volatile flash memory with a sequence

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1131997A (zh) * 1993-09-24 1996-09-25 罗伯特-博希股份公司 对可擦除非易失性存储器完全新编程的方法
KR20060052627A (ko) * 2004-11-12 2006-05-19 가부시끼가이샤 도시바 반도체 기억 장치의 데이터 기입 방법
US20070279989A1 (en) * 2006-06-06 2007-12-06 Micron Technology, Inc. Programming a non-volatile memory device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102693754A (zh) * 2011-03-21 2012-09-26 擎泰科技股份有限公司 多位单元非易失性内存的写入方法
CN102693754B (zh) * 2011-03-21 2015-03-25 擎泰科技股份有限公司 多位单元非易失性内存的写入方法
CN104425020A (zh) * 2013-08-23 2015-03-18 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
CN104425019A (zh) * 2013-08-23 2015-03-18 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
CN107341071A (zh) * 2013-08-23 2017-11-10 慧荣科技股份有限公司 存取快闪存储器中储存单元的方法以及使用该方法的装置
US9977714B2 (en) 2013-08-23 2018-05-22 Silicon Motion, Inc. Methods for programming a storage unit of a flash memory in multiple stages and apparatuses using the same
CN104425019B (zh) * 2013-08-23 2018-07-06 慧荣科技股份有限公司 存取快闪存储器中存储单元的方法以及使用该方法的装置

Also Published As

Publication number Publication date
US8503233B2 (en) 2013-08-06
US20130286733A1 (en) 2013-10-31
US20120008387A1 (en) 2012-01-12
TWI443664B (zh) 2014-07-01
TW201203256A (en) 2012-01-16
CN102314947B (zh) 2014-11-12
US8730725B2 (en) 2014-05-20

Similar Documents

Publication Publication Date Title
CN102314947B (zh) 多位元单元非挥发性存储器的使用新顺序的二次写入方法
KR102175039B1 (ko) 불휘발성 메모리 장치의 데이터 기입 방법
CN101471135B (zh) 闪存器件及其操作方法
US7548462B2 (en) Double programming methods of a multi-level-cell nonvolatile memory
US10573378B2 (en) Methods of programming memory devices
US9910607B2 (en) Method of managing a memory, and a memory system
CN109308931B (zh) 存储装置及其操作方法
US8670273B2 (en) Methods for program verifying a memory cell and memory devices configured to perform the same
US9830219B2 (en) Encoding scheme for 3D vertical flash memory
KR20210027783A (ko) 저장 장치 및 그 동작 방법
US8619475B2 (en) Methods to operate a memory cell
KR20220031465A (ko) 메모리 장치 및 그 동작 방법
US9269447B1 (en) Nonvolatile semiconductor memory device
US8331144B2 (en) Non-volatile memory device and program method thereof
US11978514B2 (en) Erase cycle healing using a high voltage pulse
CN116364159A (zh) 选择栅极可靠性
CN115705896A (zh) 在存储器装置中的读取操作期间的电荷损失补偿
CN115691627A (zh) 用于阈值电压分布的上尾收紧的快速位擦除
US8014208B1 (en) Erase verification for flash memory
KR20090068620A (ko) 불휘발성 메모리 소자의 동작 방법
KR20230037296A (ko) 메모리 장치 및 그 동작 방법
KR20080112876A (ko) 불휘발성 메모리 소자 및 그 동작 방법
CN110838318A (zh) 提高存储器数据可靠性的方法和系统
US20230420051A1 (en) Reliability improvement through delay between multi-stage programming steps in non-volatile memory structures
US11742036B2 (en) Reducing maximum programming voltage in memory programming operations

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160726

Address after: 518000 Guangdong city of Shenzhen province Qianhai Shenzhen Hong Kong cooperation zone before Bay Road No. 1 building 201 room A

Patentee after: Liding Technology (Shenzhen) Co.,Ltd.

Address before: Hongkong Chinese Jubilee Street No. 1 News Building Room 706

Patentee before: Fusion International Ltd.

Effective date of registration: 20160726

Address after: Hongkong Chinese Jubilee Street No. 1 News Building Room 706

Patentee after: Fusion International Ltd.

Address before: Taiwan, Hsinchu, China force line 10-1, No. 6 Building

Patentee before: Skymedi Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180621

Address after: 518000 09-2, 10-11 unit, 6 building, Changhong science and technology building, 18 South Road, science and Technology Park, Nanshan District, Shenzhen, Guangdong, China 18

Patentee after: YEESTOR MICROELECTRONICS Co.,Ltd.

Address before: Room 201, building A, No. 1, Qian Wan Road, Qianhai Shenzhen Hong Kong cooperation zone, Shenzhen, Guangzhou

Patentee before: Liding Technology (Shenzhen) Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180726

Address after: 518000 Room 201, building A, No. 1, Qian Wan Road, Qianhai Shenzhen Hong Kong cooperation zone, Shenzhen, Guangdong (Shenzhen Qianhai business secretary Co., Ltd.)

Patentee after: Liding Technology (Shenzhen) Co.,Ltd.

Address before: 518000 09-2, 10-11 unit, 6 building, Changhong science and technology building, 18 South Road, science and Technology Park, Nanshan District, Shenzhen, Guangdong, China 18

Patentee before: YEESTOR MICROELECTRONICS Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20190508

Address after: 518000 09-2, 10-11 unit, 6 building, Changhong science and technology building, 18 South Road, science and Technology Park, Nanshan District, Shenzhen, Guangdong, China 18

Patentee after: YEESTOR MICROELECTRONICS Co.,Ltd.

Address before: 518000 Room 201, building A, No. 1, Qian Wan Road, Qianhai Shenzhen Hong Kong cooperation zone, Shenzhen, Guangdong (Shenzhen Qianhai business secretary Co., Ltd.)

Patentee before: Liding Technology (Shenzhen) Co.,Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 518000 area a, 7th floor, building A1, Shenzhen digital technology park, 17 Gaoxin South 7th Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: Deyi Microelectronics Co.,Ltd.

Address before: 518000 09-2, 10-11 unit, 6 building, Changhong science and technology building, 18 South Road, science and Technology Park, Nanshan District, Shenzhen, Guangdong, China 18

Patentee before: YEESTOR MICROELECTRONICS Co.,Ltd.