CN102314940A

CN102314940A - 具有晶体管与电阻值切换装置并联的非挥发性存储器装置

Info

Publication number: CN102314940A
Application number: CN2010102314734A
Authority: CN
Inventors: 陈逸舟; 简维志; 李峰旻
Original assignee: Macronix International Co Ltd
Current assignee: Macronix International Co Ltd
Priority date: 2010-07-07
Filing date: 2010-07-07
Publication date: 2012-01-11
Anticipated expiration: 2030-07-07
Also published as: CN102314940B

Abstract

一种具有晶体管与电阻值切换装置并联的非挥发性存储器装置，其包括具有多个存储单元的阵列，其中每一存储单元能储存多个位的数据。这些存储单元排列成连接至共同源极线的多个存储器串行。每一存储单元包括一个可编程晶体管并联于一个电阻值切换装置。晶体管可以在分别与多存储器状态相关的不同的多个临界电压之间切换，而电阻值切换装置用以在分别与多存储器状态相关的不同的多个电阻值之间切换。

Description

具有晶体管与电阻值切换装置并联的非挥发性存储器装置

技术领域

本发明是有关于电子存储器装置，且特别是有关于适合用以作为非挥发性存储器装置的半导体存储器装置。

背景技术

众所周知可以在各类型电子系统中普遍找到电子记忆装置。例如，电子记忆装置(有时被称为计算机存储器)可以在计算机与其它计算装置中找到。各类型可拆卸式或单独的存储器装置也广为人知，其包括记忆卡或固态数据储存系统。例如，公知使用可拆卸记忆卡来储存在数字相机上的图片或储存在数字录像机的影片。

大多数电子记忆装置可以被分类为挥发性或非挥发性。挥发性电子记忆装置通常需要电力来维持所储存的信息。挥发性电子记忆装置的范例为静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)计算机存储器装置，其仅在计算机开启时保留所储存的数据，而在计算机关闭或失去电力时丧失所储存的数据。相较之下，非挥发性电子记忆装置通常可以在外部电力来源不存在的状况下仍能保留所储存的数据。非挥发性电子记忆装置的范例为，例如经常与数字相机一起使用的记忆卡。这类型记忆卡纪录相机所拍下的图像，且即使当记忆卡从相机中移除时，仍能保留图像数据。

当使用电子记忆装置的系统越来越强大时，对数据储存能力的需求同时在增加。例如，越来越多功能强大的计算机与软件在随机存取存储器数量增加时运作更好；更高分辨率的相机产生更大的图像档案与影片档案，其需要更大储存能力才能接纳这些档案。因此，电子存储器装置产业的趋势为持续找到增加存储器装置的数据储存能力。然而，仅增加容量是不够的-通常同等理想的状况是当资量储存容量增加时，维持或甚至减少存储器装置的尺寸。因此，另一个趋势为增加一给定尺寸的数据储存容量，换言之，即增加位密度。另一个考虑为成本。例如，理想状况为当位密度增加时，维持或减少电子存储器装置的成本。换言之，理想状况为减少位成本(每位的成本)。再者，另一个考虑为与效能相关，例如提供更快数据的储存与更快存取储存在电子存储器装置上的数据。

目前有一个方式可以提供增加的位密度，同时也能减少个别存储单元的尺寸。例如，改良制造流程，形成更小的结构，以致于允许制造更小的存储单元。然而，有些技术上的推断预测指出，未来使用此种方式将增加位成本，因为在某一时间点之后，使用此种方式的制程成本增加的速度将会开始比存储器-单元-减少速率还快。因此，比较理想的状况为找到替代方法来增加电子存储器装置的位密度。

发明内容

以下描述存储器装置以及与存储器装置相关的方法。根据本揭露的一观点，本发明提供一种存储器装置，其包括具有多个存储单元的一个阵列，其中每一存储单元包括一个晶体管以及与此晶体管并联的一个电阻值切换装置。所述的晶体管与电阻值切换装置中的每一个都具有独立地储存一或多位数据的能力。所述的晶体管包括第一端，第二端与栅极端，而晶体管被用以在分别与多存储器状态相关的不同的多个临界电压之间切换。所述的电阻值切换装置与晶体管并联，以使电阻值切换装置连接至晶体管的第一端与第二端。电阻值切换装置用以在分别与多存储器状态相关的不同的多个电阻值之间切换。

根据本揭露的另一观点，本发明提出一种存储器装置，其包括多个多个位线、多个多个字符线、包括一第一存储器群组的一个第一存储器串行与包括一第二存储器群组的一个第二存储器串行以及一个共同源极线。所述的第一存储器串行与第二存储器串行连接至一个共同源极线以及分别连接至多个字符线。所述的多个字符线分别连接至第一存储器群组的此些存储器存储单元以及分别连接至第二存储器群组的此些存储器存储单元。每一个存储单元分别包括一晶体管以及与此晶体管并联的电阻值切换装置。所述的晶体管与电阻值切换装置中的每一个都具有独立地储存一或多位数据的能力。所述的第一晶体管包括第一端，第二端与栅极端。第一晶体管用以在分别与多存储器状态相关的不同的多个临界电压之间切换。所述的第一电阻值切换装置与第一晶体管并联，使得第一电阻值切换装置连接至第一晶体管的第一端与第二端。第一电阻值切换装置用以在分别与多存储器状态相关的不同的多个电阻值之间切换。

根据本揭露的又一观点，本发明提出一种读取与写入存储单元的方法，此方法用以读取与写入包括一晶体管以及与此晶体管并联的电阻切换装置的一存储单元，其中晶体管与电阻切换装置中的每一个具有独立地储存一或多位数据的能力。例如，根据本揭露的一观点，一个读取方法包括侦测此存储单元的晶体管的临界电压，其中此晶体管用以在分别与多存储器状态相关的多个临界电压之间切换。所述的读取方法也可包括侦测此存储单元的电阻切换装置的电阻值，其中此电阻切换装置的电阻值用以在与多存储器状态相关的多个电阻值之间切换。本发明的这些与其它特征、观点与实施例将利用以下实施方式中来说明。

下文特举本发明的示范实施例，并配合所附图式对特征、观点与实施例作详细说明如下，以让上述特征和优点能更明显易懂。

附图说明

图1是根据本揭露的一示范实施例所绘示的存储器装置的方块图。

图2是绘示在图1中呈现的存储器装置的存储器串行的示意图。

图3是绘示在图1中呈现的存储器装置的存储单元的示意图。

图4A与图4B是根据图3中电阻值切换装置的数个实施例所绘示一种电阻值切换装置的示意图。

图5A-图5E绘示图4A与图4B中电阻值切换装置的对称性双态实施例的电阻切换特性。

图6绘示图4A与图4B中电阻值切换装置的对称性双态实施例的存储器状态与所施加电压之间关系的图形表示法。

图7是绘示图4A与图4B中电阻值切换装置的读取对称性双态实施例的读取流程的流程图。

图8绘示图4A与图4B中电阻值切换装置的对称性三态实施例的切换特性。

图9绘示图4A与图4B中电阻值切换装置的非对称性双态实施例的切换特性。

图10绘示图4A与图4B中电阻值切换装置的非对称性双态/三态实施例的切换特性。

图11是根据图9中非对称性实施例所绘示的读取电阻值切换装置的流程。

图12是根据图3中电阻值切换装置的数个实施例所绘示的电阻值切换装置的示意图。

图13绘示在图12中电阻值切换装置在编程与读取操作中所发生的电压与电流的图表。

图14是根据图3中电阻值切换装置的数个实施例所绘示的电阻值切换装置的示意图。

图15A绘示图14中电阻值切换装置的对称式双可编程金属化单元之上部可编程金属化单元结构的电阻切换特性。

图15B绘示图14中电阻值切换装置的对称式双可编程金属化单元的下部可编程金属化单元结构的电阻切换特性。

图16绘示具有分别在图15A与图15B中所呈现的电阻切换特性的包括上部与下部可编程金属化单元结构的双可编程金属化单元结构的电阻切换特性。

图17是根据图16所绘示的电阻值切换装置的读取流程的流程图。

图18绘示图14中电阻值切换装置的非对称式双可编程金属化单元之上部可编程金属化单元结构的电阻切换特性。

图19绘示图14中电阻值切换装置的非对称式双可编程金属化单元的下部可编程金属化单元结构的电阻切换特性。

图20绘示具有分别在图18与图19中所呈现的电阻切换特性的包括上部与下部可编程金属化单元结构的双可编程金属化单元结构的电阻切换特性。

图21是绘示根据图20所呈现的电阻值切换装置的读取流程的流程图。

图22是根据图3中电阻值切换装置的数个实施例所绘示一种电阻值切换装置的示意图。

图23绘示图22中电阻值切换装置的一实施例的上部存储器结构的电阻切换特性。

图24绘示图22中电阻值切换装置的一实施例的下部存储器结构的电阻切换特性。

图25绘示具有分别在图23与图24中所呈现的电阻切换特性的包括上部与下部存储器结构的存储器装置的电阻切换特性。

图26是根据图25所绘示的电阻值切换装置的读取流程的流程图。

图27绘示在图22中所呈现的电阻值切换装置的一实施例的上部存储器结构的电阻切换特性。

图28绘示在图22中所呈现的电阻值切换装置的一实施例的下部存储器结构的电阻切换特性。

图29绘示具有分别在图27与图28中所呈现的电阻切换特性的包括上部与下部存储器结构的电阻值切换装置的电阻切换特性。

图30是绘示根据图29所呈现的电阻值切换装置的读取流程的流程图。

图31是绘示图3所呈现的存储单元的读取流程的流程图。

图32是绘示图3所呈现的存储单元的编程流程的流程图。

【主要元件符号说明】

100：存储器阵列 468：第二固态电解质层

102：存储单元 470：第三固态电解质层

102a：第一存储单元 472：上部可程序化金属化单元结构

102b：第二存储单元 474：下部可程序化金属化单元结构

102c：第三存储单元 652：上部内存结构(上部可程序化

102d：第四存储单元金属化单元结构)

110a～110d：电阻值切换装置 654：下部内存结构(上部可程序化

112、112a～112d：晶体管金属化单元结构)

122、402、452：基底 A、B、C、D：内存状态

124、404、454：金属导线间介电层 BL1～BLm：位线

(IMD层) GSL：接地选择线

126、406、456：第一电极层 GST：接地选择晶体管

128：氧化钨层 MS1～MSm：内存字符串

130：介电层 R1、R2：电阻值

130a、410、460：第一介电层 R_SET、R _SET、R_RESET、R _RESET、R_RESET1、R _RESET1、

130b、412、462：第二介电层 R_RESET2、R _RESET2：存储器状态

134、416、466：第二电极层 SL：源极线

138：第一接口区域 SSL：串行选择线

140：第二接口区域 SST：串行选择晶体管

200～214、300～308、 V1、V2、V_S2、V_S4、-V_SET、-V _RESET：负

500～514、600～608、电压

700～714、800～814、 V3、V4、V_S1、V_S3、+V_RESET、

900～916、950～964：步骤流程 +V _SET：正电压

400：可程序化金属化单元(PMC) V_DETERMINE：电压

408、458：导电栓塞层 V_t-program：第一有效临界电压

414：固态电解质层 V_t-erase：第二有效临界电压

464：第一固态电解质层 WL1～WLn：字符线

具体实施方式

现在将详细参照所揭露的示范实施例，所述的示范实施例多绘示于附图中，附带一提的是，整个附图中相同的参考标记用于表示相同或相似的组件。

图1是根据本揭露的一示范实施例所绘示的存储器阵列100的方块图。存储器阵列100可以包括多个存储单元102、多个位线BL1-BLm、多个字符线WL1-WLn、一串行选择线SSL、一接地选择线GSL与一共同源极线SL。

存储器阵列100可以被配置使得多个存储单元102被排列在具有m×n个存储单元102的一个存储器阵列内，其中m与n分别代表自然数。更精确地说，存储器阵列100可以被配置使得多个存储单元102被排列为多个存储器串行MS1-MSm。每一存储器串行MS分别包括串联在一起的各自的串行选择晶体管SST、各自的n个存储单元102的群组，以及各自接地选择晶体管GST。存储器串行MS1～MSm分别连接至位线BL1～BLm。存储器串行MS1～MSm接连接至共同源极线SL。

图2是存储器串行MSi的示意图，其作为可以被使用作为在图1中所呈现的存储器串行MS1～MSm中任何之一的范例。存储器串行MSi包括一个串行选择晶体管SST、第一至第四存储单元102a～102d，以及一个接地选择线GSL。串行选择晶体管SST、第一至第四存储单元102a～102d与接地选择线GSL，串联在位线BLi与共同源极线SL之间。上述的存储器串行MSi包括四个存储单元102a～102d时，但是实作上可以包括其余的存储单元102为佳。第一至第四存储单元102a～102d分别包括电阻值切换装置110a～110d与晶体管112a～112d。

串行选择晶体管SST的栅极端连结至串行选择线SSL。串行选择晶体管SST的源极端连结至位线BLi。串行选择晶体管SST的漏极端连结至第一存储单元102a。

接地选择晶体管GST的栅极端连结至接地选择线GSL。接地选择晶体管GST的源极端连结至第四存储单元102d。接地选择晶体管GST的漏极端连结至共同源极线SL。

图3是绘示根据本揭露的一实施例的存储单元102的示意图。存储单元102a～102d可以被配置为图3所呈现的状况。存储单元102包括多个并联的存储单元。在本实施例中，存储单元102包括一个电阻值切换装置110用以作为一第一存储器单元，以及一个浮动栅极晶体管112用以作为一第二存储器单元，且此浮动栅极晶体管112可以为一浮动栅极晶体管、一N型晶体管、一P型晶体管或一鳍式场效晶体管(Fin-FET)。

晶体管112可用以使得其栅极连接至一个字符线WL。晶体管112的源极端通过一个串行选择晶体管SST以及如图2所示的任何中介存储单元102连接至位线BL。晶体管112的漏极端通过接地选择晶体管GST与如图2所示的任何间隔在其中的存储单元102连接至共同源极线SL。

晶体管112的源极端与漏极端还连接至电阻值切换装置110的正反两端，以致于晶体管112与电阻值切换装置110并联。在一些实施例中，电阻值切换装置110可如同图3所示，在晶体管112与字线WL的上方。在此些实施例中，存储单元102可以先形成晶体管112与字线WL，然后在晶体管112与字线WL之上形成电阻值切换装置110。

晶体管112可以为一个浮动栅极晶体管、一N型晶体管、一P型晶体管或一鳍式场效晶体管(Fin-FET)，其用以使晶体管112的临界电压Vt可以在两个或多个数值之间改变，其中临界电压Vt的确实数值分别与多个存储器状态相关。例如，晶体管112可以为一种单阶单元(Single-level cell，SLC)浮动晶体管，一种多阶单元(Multi-levelcell，MLC)浮动晶体管，一种纳米晶体快闪晶体管(nano-crystal flashtransistor)或一种氮化物阱装置(nitride trap device)。

因此，晶体管112可用以储存多个Vt状态在一或多个位置内。例如，在一些实施例中，晶体管112可用以为能被编程为两个相异临界电压Vt中任何之一的1位存储器装置。此种实施例可以包括SLC浮动晶体管的实施例。又例如，在一些实施例中，晶体管112可用以为能被编程为四个相异临界电压Vt中任何之一的2位存储器装置。此种实施例可以包括MLC浮动晶体管的实施例。包括浮动栅极装置的晶体管112的多个实施例可以通过热电子注射(hot electron injection)技术而编程，并且通过富勒-诺顿(Fowler-Nordheim，FN)电子穿透(electrontunneling)技术而清除。

电阻值切换装置110可用以使得电阻值切换装置110的电阻值可在多个电阻值之间改变，其中电阻值的确实数值分别与多个存储器状态相关。例如，晶体管112可为如由Lee et al.发明的美国专利第7,524,722号(在此仅作为参考之用)所描述一种电阻式存储器装置。

因此，在一些实施例中，存储单元102可用以储存一或多个位。例如，在一些实施例中，晶体管112可在两个存储器状态之间切换且电阻值切换装置110可在两个存储器状态之间切换，以致于存储单元102为能具有总共四种存储器状态的2位存储器装置。举另一例子，在一些实施例中，晶体管112可在四个存储器状态之间切换且电阻值切换装置110可在四个存储器状态之间切换，以致于存储单元102为能具有总共十六种存储器状态的4位存储器装置。仍然有其它实施例可以包括一个晶体管112可以被配置在与多个存储器状态有关的已选定的N1个临界电压之间切换，并且电阻值切换装置110可在与多个存储器状态有关的已选定的N2个电阻值之间切换，以致于存储单元102因此成为能具有总共N1+N2种存储器状态存储器装置。

图4A是根据电阻值切换装置110的一些实施例所绘示一种电阻值切换装置110a的示意图。电阻值切换装置110a包括一个基底(substrate)122，一个金属导线间介电层(Intermetal Dielectric，IMD)层124，一第一电极层126，一氧化钨层128，一第一介电层130a，一第二介电层130b与一第二电极层134。

基底122可以为硅基底，且IMD层124可以为一个氧化层或利用公知技术，例如化学气相沉积(chemical vapor deposition，CVD)技术，在基底122上形成的其它电绝缘层。

第一电极126可以利用氮化钛(Titanium nitride，TiN)来形成，并利用CVD流程或物理气相沉积(physical vapor deposition，PVD)流程来设置在IMD层124上。第一电极126的材料可以替代性地包括掺杂多晶硅(doped polysilicon)，铝，铜或氮化钽(Tantalum nitride，TaN)。

氧化钨层128形成在第一电极126上面。第一介电层130a与第二介电层130b紧邻近氧化钨层128，并且也形成在第一电极126上面。第一介电层130a与第二介电层130b可以包含，例如：二氧化硅(SiO₂)、氮化硅(Si₃N₄)或类似的绝缘材料。包括氧化钨层128、第一介电层130a与第二介电层130b的结构，可以通过利用例如CVD流程首先形成介电层130作为在第一电极126上面的连续性介电层。接着，通过例如微影蚀刻(photolithograpy)或蚀刻(etching)来移除连续性介电层的一部份，以在第一介电层130a与第二介电层130b之间产生一个间隔。接着，在第一介电层130a与第二介电层130b之间的间隔中型成氧化钨层128。更精确地说，氧化钨层128可以首先沉积钨在第一介电层130a与第二介电层130b之间的间隔中，然后进行一个氧化流程以氧化钨。例如，可以使用一种热氧化流程使得氧化过程扩散至大部份或全部的钨层，以形成氧化钨层128。

第二电极层134可以利用氮化钛来形成并通过CVD流程或PVD流程设置在氧化钨层128上面。第二电极层134还可以延伸到第一介电层130a与第二介电层130b。第二电极层134的结构可以替代性地包括掺杂多晶硅(doped polysilicon)，铝，铜或氮化钽。

将氧化钨层128完全氧化将导致形成具有可调整电阻值的第一接口区域138与第二接口区域140。图4B绘示第一接口区域138与第二接口区域140个别的位置。第一接口区域138包括在第一电极126与氧化钨层128的接口的区域。第二接口区域140包括在第二电极层134与氧化钨层128的接口的区域。

图5A-图5E绘示图4A与图4B中电阻值切换装置110a的对称性双态实施例的电阻切换特性。此即，在本实施例中，电阻值切换装置110a包括两个接口区域138、140，每一接口区域包括两个电阻值(存储器状态)，并且每一接口区域至少实质上彼此对称。其余替代性实施例，包括在此所描述的那些实施例，可以包括不对称或/且每一接口区域包括超过两种电阻值的实施例。

在通过氧化钨层128以及第一电极126与第二电极134之间的电阻值可以在两个电阻值R1、R2之间作调整。电阻值切换装置110a的电阻切换行为会发生在第一接口区域138或第二接口区域140中。如同将参照图5A-图5E更仔细来描述，可以使用一个电压脉冲来在第一接口区域138或第二接口区域140之间来选择接口区域，以控制电阻值切换装置110a的切换行为。此点相当重要，因为将电阻值从R1切换至R2所需要的电压准位，会取决于目前是由第一接口区域138或第二接口区域140正在控制电阻值切换装置110a的切换行为，反之亦然。

返回到图5A，此图5A绘示当第二接口区域140正在控制电阻切换特性时，电阻值切换装置110a的本实施例的电阻切换特性。在此，电阻值切换装置110a可以被控制以具有一个重置(reset)电阻值R1或一个设置(set)电阻值R2。若电阻值切换装置110a的电阻值为R1，则可以通过如图4B所示在电压供应端与接地之间，于电阻值切换装置110a中施加一个负电压V2，以由R1减少其电阻值至R2。相类似地，若电阻值切换装置110a的电阻值为R1，则可以通过如图4B所示在电压供应端与接地之间，于电阻值切换装置110a中施加一个正电压V4，以由R2增加其电阻值至R1。

图5B绘示将控制由第二接口区域140切换至第一接口区域138的流程。更精确地说，可以通过施加于电阻值切换装置110a的一个负电压V1，来将电阻值切换装置110a的本实施例的电阻切换特性的控制从第二接口区域140切换至第一接口区域138。

在图5B中切换的结果如图5C所示，其中第一接口区域138目前控制电阻值切换装置110a的本实施例的电阻切换特性。如图5C所描述的行为可以与在图5A中的行为来比较，并能观察到当第一接口区域138正在控制时，电阻值切换装置110a的本实施例的电阻切换特性，以及当第二接口区域140正在控制时，电阻值切换装置110a的本实施例的电阻切换特性之间的差异。目前在图5C中，当第一接口区域138正在控制时，通过施加于电阻值切换装置110a的一个正电压V3可以将电阻值由R1减少至R2，并且通过施加于电阻值切换装置110a的一个负电压V1可以将电阻值由R2增加至R1。

图5D绘示将控制由第一接口区域138切换至第二接口区域140的流程。更精确地说，通过施加于电阻值切换装置110a的一个正电压V4，可以将电阻值切换装置110a的本实施例的电阻切换特性的控制从第一接口区域138切换至第二接口区域140。

在图5D中切换的结果如图5E所示，与图5A相同地，其中第二接口区域140再一次控制电阻值切换装置110a的本实施例的电阻切换特性。

因此，电阻值切换装置110a可被设置为四个状态的其中之一，且四个状态可以作为四种存储器状态：(1)第一接口控制与电阻值＝R1(状态“R _RESET”)；(2)第一接口控制与电阻值＝R2(状态“R _SET”)；(3)第二接口控制与电阻值＝R1(状态“R_RESET”)；以及(4)第二接口控制与电阻值＝R2(状态“R_SET”)。明显区分状态R _SET与R_SET是相当困难的。然而，状态R _RESET与R_RESET彼此之间能可靠地被明显区分。另外，状态R _RESET与R_RESET的其中之一可以可靠地与R _SET以及R_SET明显区分。因此，根据本实施例，电阻值切换装置110a可以被设置以作为具有(1)R _RESET；(2)R_RESET；以及(3)R _SET或R_SET的一个三态存储器装置。

以下将搭配图6与图7来描述根据一个作为三态存储器装置的实施例的电阻值切换装置110a的读取流程。图6绘示电阻值切换装置110a的存储器状态与所施加电压之间关系的图形表示法，而图7为绘示读取流程的流程图。

首先，在方块200中，电阻值切换装置110a已被编程为存储器状态(1)R _RESET；(2)R_RESET；以及(3)R _SET或R_SET的其中之一。此流程的其余部份允许读取电阻值切换装置110a，以判定哪个存储器状态被写入至电阻值切换装置110a。在方块202中，判定电阻值切换装置110a的电阻值。如同图6所示，无论第一接口区域138与第二接口区域140的其中之一在控制，其电阻值可以预期为一个较高电阻值R _RESET/R_RESET或一个较低电阻值R _SET/R_SET。若侦测到较低电阻值R _SET/R_SET，则流程结束在方块204并判定电阻值切换装置110a的存储器状态为R _SET/R_SET。相反地，若侦测到较高电阻值R _RESET/R_RESET，则持续流程以明显区分存储器状态R _RESET与存储器状态R_RESET。

通过判定目前是由第一接口区域138与第二接口区域140的其中之一在控制，可以明显区分存储器状态R _RESET与存储器状态R_RESET。在图7所示的流程中，因为电阻值切换装置110a的行为会取决于目前是由第一接口区域138与第二接口区域140的其中之一在控制而不同，可以通过施加一个电压V_DETERMINE来实现上述的判定动作。可作为电压V_DETERMINE的电压准位是介于如图5A至图5E所示的电压准位V3与V4之间的一个电压准位。之前在方块206中已知电阻值准位是高准位(例如，在图4A至图4E中的R1)，如此可知当电压V_DETERMINE施加在电阻值切换装置110a时，电阻值切换装置110a的行为会取决于目前是由第一接口区域138与第二接口区域140的其中之一在控制而不同。例如，根据图5A，若目前是由第二接口区域140来控制，则施加电压V_DETERMINE不会使电阻值切换装置110a的电阻值从R1改变。另一方面，根据图5D，如果目前是由第一接口区域138来控制，则施加电压V_DETERMINE会将电阻值切换装置110a的电阻值由R1改变为R2。

因此，在方块206中，施加电压V_DETERMINE在电阻值切换装置110a，且之后在方块208中，量测电阻值切换装置110a的电阻值。如果仍然量测到较高的电阻值R _RESET/R_RESET，则可以判定目前是由第二接口区域140在控制，因为电阻值并未被所施加的电压V_DETERMINE所影响。因此，此流程在方块210中结束，并判定电阻值切换装置110a的存储器状态为R_RESET存储器状态。相反地，如果侦测到较低电阻值R _SET/R_SET，则可以判定之前是由第一接口区域138在控制，因为电阻值曾经被所施加的电压V_DETERMINE所改变。在此状况下值得注意的是，所施加的电压V_DETERMINE将控制由第一接口区域138切换至第二接口区域140。因此，此流程继续进行方块212，其中切换控制转变回到第一接口区域138来进行，使得电阻值切换装置110a的电阻值不被目前读取流程所干扰。然后，此流程在方块214结束，并判定是电阻值切换装置110a的存储器状态为R _RESET存储器状态。

图8至图10绘示电阻值切换装置110a的替代性实施例的电阻切换特性。更精确地说，图8绘示电阻值切换装置110a的对称性三态实施例的切换特性；图9绘示110a电阻值切换装置110a的非对称性双态实施例的切换特性；图10绘示电阻值切换装置110a的非对称性双态/三态实施例的切换特性。上述这些与其它类似的替代性实施例可以通过改变第一电极126与第二电极134的组成成份或/且氧化钨层128的组成成份来制作完成。例如，当第一电极126与第二电极134由氮化钛所组成时，可以根据氮化钛的氮元素含量来增加或减少与R _RESET或R_RESET状态相关的电阻值。相类似地，可以根据氧化钨层128的氧元素含量来增加或减少与R _RESET或R_RESET状态相关的电阻值。

如同图8所绘示电阻值切换装置110a的对称性三态实施例的切换特性于每一接口区域138/接口区域140包括三种电阻值(存储器状态)。当由第一接口区域138控制时，这些存储器状态为R _SET，R _RESET1与R _RESET2。当由第二接口区域140控制时，这些存储器状态为R_SET，R_RESET1与_RRESET2。要明显区别状态R _SET与R_SET相当困难。不过，状态R _RESET1，R _RESET2，R_RESET1与R_RESET2彼此之间能很可靠地区分出来。另外，状态R _RESET1，R _RESET2，R_RESET1与R_RESET2中的每一个能可靠地与状态R _SET以及R_SET区分出来。因此根据本实施例，电阻值切换装置110a可用以作为一种具有(1)R _RESET1；(2)R _RESET2；(3)R_RESET1；(4)R_RESET2；以及(5)R _SET或R_SET等状态的五态存储器装置。

如同图9所绘示电阻值切换装置110a的非对称性双态实施例的切换特性于每一接口区域138/接口区域140包括两种电阻值(存储器状态)，其中电阻值R_RESET明显不同于电阻值R _RESET。当由第一接口区域138控制时，这些存储器状态为R _SET与R _RESET。当由第二接口区域140控制时，这些存储器状态为R_SET与R_RESET。要明显区别状态R _SET与R_SET相当困难。不过，状态R _RESET与R_RESET彼此之间能很可靠地区分出来。另外，状态R _RESET与R_RESET中的每一个能可靠地与状态R _SET以及R_SET区分出来。因此，根据本实施例，电阻值切换装置110a可用以设置作为一种具有(1)R _RESET；(2)R_RESET；以及(3)R _SET或R_SET等状态的三态存储器装置。

图11是根据图9中非对称性实施例所绘示的读取电阻值切换装置110a的流程。首先，在方块300，电阻值切换装置110a已经被编程为存储器状态(1)R_RESET；(2)R _RESET；以及(3)R _SET或R_SET的其中之一。此流程的其余部份会允许读取电阻值切换装置110a，以判定哪种存储器状态写入至电阻值切换装置110a。如图9所示，不论目前由第一接口区域138与第二接口区域140的其中之一来控制，可以预期电阻值为第一电阻值R _RESET，第二电阻值R_RESET或第三电阻值R _SET/R_SET的其中之一。若侦测到电阻值R _SET/R_SET，则此流程在方块304结束，并判定电阻值切换装置110a的存储器状态为R _SET/R_SET。若侦测到电阻值R_RESET，则此流程在方块306结束，并判定电阻值切换装置110a的存储器状态为R_RESET。若侦测到电阻值R _RESET，则此流程在方块308结束，并判定电阻值切换装置110a的存储器状态为R _RESET。

返回参见图10，电阻值切换装置110a的非对称性双态/三态实施例的切换特性与第一接口区域138相关时包括两种电阻值(存储器状态)，而与第二接口区域140相关时包括三种电阻值(存储器状态)。当由第一接口区域138控制时，这些存储器状态为R _SET与R _RESET。当由第二接口区域140控制时，这些存储器状态为R_SET，R_RESET1与R_RESET2。要明显区别状态R _SET与R_SET相当困难。不过，状态R_SET，R_RESET1与R_RESET2彼此之间能很可靠地区分出来。另外，状态R_SET，R_RESET1与R_RESET2中的每一个能很可靠地与状态R _SET以及R_SET区分出来。因此，根据本实施例，电阻值切换装置110a可以被设置作为一种具有(1)R _RESET；(2)R_RESET1；(3)R_RESET2；以及(4)R _SET或R_SET等状态的四态存储器装置。

图12是根据电阻值切换装置110a的数个实施例所绘示的电阻值切换装置110b的示意图。电阻值切换装置110b可以包括一个可编程金属化单元(programmable metallization cell，PMC)400。更精确地说，电阻值切换装置110b可以包括一个基底402、一个IMD层404、一个第一电极层406、一个导电栓塞层408、一个第一介电层410、一个第二介电层412、一个固态电解质层414以及一个第二电极层416。

基底402可以为一个硅基底，且IMD层404可以为一个氧化层或利用公知技术，例如CVD技术，在基底402上形成的其它电绝缘层。

第一电极层406可以由氮化钛所形成，并通过CVD流程或PVD流程设置在IMD层404。第一电极层406的材料可以替代性地包括掺杂多晶硅，铝，铜或氮化钽。

导电栓塞层408在第一电极层406上形成，而第一介电层410与第二介电层412紧邻于导电栓塞层408并也在第一电极层406上形成。第一介电层410与第二介电层412可以包括，例如：二氧化硅、氮化硅或类似的绝缘材料。导电栓塞层408可以包括钨。可以通过首先利用，例如CVD流程，在第一电极层406上形成第一介电层410与第二介电层412以作为的一个连续性介电层来形成包括导电栓塞层408、第一介电层410与第二介电层412的结构。接着，通过例如微影蚀刻或蚀刻技术来移除连续性介电层的一部份，以在第一介电层410与第二介电层412之间产生一个间隔。接着，在第一介电层410与第二介电层412之间的间隔中形成导电栓塞层408。更精确地说，可以借着沉积导电栓塞层408的材料在第一介电层410与第二介电层412之间的间隔来形成导电栓塞层408。

固态电解质层414可以通过沉积在导电栓塞层408上来形成。固态电解质层414可以延伸至第一介电层410与第二介电层412。固态电解质层414可以包括过渡金属氧化物，或其包含至少一中硫化元素的过渡金属氧化物。例如，固态电解质层414可以包含硫化锗/银或硒化锗/银。

第二电极层416可以通过沉积在固态电解质层414上形成。第二电极层416可以为一个可氧化电极。第二电极层416可以包括一种可氧化电极材料，例如，银，铜，锌(Zn)。

如图12所示的电阻值切换装置110b的实施例形成一种单PMC结构。图13绘示电阻值切换装置110b的单一PMC实施例在编程与读取操作中所发生的电压与电流的图表。确实的电压与电流准位可以与图13所示的不相同。

电阻值切换装置110b一开始可能没有经过编程且因此具有高电阻值。若施加一个较高电压于第二电极层416，且施加一个较低电压于第一电极层406，直到施加一个设定临界电压(V1或编程电压)之前，没有电流会通过电阻值切换装置110b。在所绘示的范例中，设定临界电压(set threshold voltage)可以为，例如大约0.7伏特(Volts)。当所施加的电压超过设定临界电压V1时，电流持续通过直到已达成操作电流I_W，且可为编程电路所局限(例如，限制)。在一实施例中，电压可能被降低至0伏特，以致于电流降至0安培(amps)，并因此完成电阻值切换装置110b的编程过程。

若需要侦测到或读取到单元状态，可以施加一个感测电压(VS)至电阻值切换装置110b。感测电压VS可能低于设定临界电压V1。在所绘示的范例中，感测电压VS可以为，例如是大约0.3伏特。当电阻值切换装置110b被编程(亦即，SET)成为如上所述且施加感测电压VS至电阻值切换装置110b时，操作电流I_W可能会通过电阻值切换装置110b。若电阻值切换装置110b并未被编程(亦即，RESET)，当施加感测电压VS时，很少电流或没有电流会通过电阻值切换装置110b。

在一实施例中，可以施加一个较低电压，例如负电压(也称为重置临界电压(reset threshold voltage))至电阻值切换装置110b，以清除或重置编程状态。在所绘示的范例中，重置临界电压可以为，例如是大约-0.3伏特。当施加重置临界电压至电阻值切换装置110b时，负向电流可能会通过电阻值切换装置110b。当负电压降低到低于重置临界电压时，电流可能会停止流动(此即，减少至0安培)。在施加重置临界电压至电阻值切换装置110b之后，电阻值切换装置110b可以具有如编程操作之间相同的高电压，以致于清除或重置储存至电阻值切换装置110b中的数值。

图14是电阻值切换装置110c的数个实施例所绘示的电阻值切换装置110c的示意图。电阻值切换装置110c包括一个双PMC结构。电阻值切换装置110c包括一个基底452、一个IMD层454、一个第一电极层456、一个导电栓塞层458、一个第一介电层460、一个第二介电层462、一个第一固态电解质层464，一第二电极层466，一个第二固态电解质层468以及一个第三固态电解质层470。

基底452可以为一个硅基底，且IMD层454可以为一个氧化层或利用公知技术，例如CVD技术，在基底452上形成的其它电绝缘层。

第一电极层456可以由氮化钛所形成，并通过CVD流程或PVD流程设置在IMD层454上。第一电极层456的材料可以替代性地包括掺杂多晶硅，铝，铜或氮化钽。

导电栓塞层458形成在第一电极层456上，而第一介电层460与第二介电层462紧邻于导电栓塞层458并也形成在第一电极层456上。第一介电层460与第二介电层462可以包括，例如：二氧化硅、氮化硅或类似的绝缘材料。导电栓塞层458可以包括钨。可以通过首先利用例如CVD流程，在第一电极层456上形成第一介电层460与第二介电层462以作为的一个连续性介电层，来形成包括导电栓塞层458、第一介电层460与第二介电层462的结构。接着，通过例如微影蚀刻或蚀刻技术来移除连续性介电层的一部份，以在第一介电层460与第二介电层462之间产生一个间隔。接着，在第一介电层460与第二介电层462之间的间隔中形成导电栓塞层458。更精确地说，可以借着沉积导电栓塞层458的材料在第一介电层460与第二介电层462之间的间隔来形成导电栓塞层458。

第一固态电解质层464可以通过沉积在导电栓塞层458上来形成。固态电解质层464可以延伸至第一介电层460与第二介电层462。固态电解质层464可以包括过渡金属氧化物，或其包含至少一个硫化元素的过渡金属氧化物。例如，固态电解质层464可以包含硫化锗/银或硒化锗/银。

第二电极层466可以通过沉积在第一固态电解质层464上形成。第二电极层466可以为一个可氧化电极。第二电极层466可以包括一种可氧化电极材料，例如，银，铜，锌。

第二固态电解质层468可以通过沉积在第二电极层466上来形成。第二固态电解质层468可以包括过渡金属氧化物，或其包含至少一硫化元素的过渡金属氧化物。例如，第二固态电解质层468可以包含硫化锗/银或硒化锗/银。

第三固态电解质层470可以通过沉积在第二电极层466上来形成。第三固态电解质层470可以包含导电材料或半导体材料，例如，氮化钛。

如图14所示的电阻值切换装置110c的实施例形成一个双PMC结构，其包括一个上部PMC结构472与一下部PMC结构474。上部PMC结构472与下部PMC结构474的每一个都能够被编程为分别对应至电阻值的两个存储器状态。上部PMC结构472的存储器状态包括标示为R_RESET与R_SET存储器状态，其分别对应至相对较高电阻值与较低电阻值。下部PMC结构474的存储器状态包括标示为R _RESET与R _SET存储器状态，其分别对应至相对较高电阻值与较低电阻值。在部份实施例中，与R_RESET相关的电阻值可以实质上相等于与R _RESET相关的电阻值，然而在其它实施例中，与R_RESET以及R _RESET分别相关的电阻值可以彼此不相同。相类似地，在部份实施例中，与R_SET相关的电阻值可以实质上相等于与R _SET相关的电阻值，然而在其它实施例中，与R_SET以及R _SET分别相关的电阻值可以彼此不相同。

图15A、图15B与图16绘示电阻值切换装置110c的对称式双PMC实施例的电阻切换特性的图表。更精确地说，图15A绘示上部PMC结构472的电阻切换特性，图15B绘示下部PMC结构474的电阻切换特性，而图16绘示由上部PMC结构472与下部PMC结构474所形成的双PMC结构的对称性实施例的电阻切换特性。

如图15A所示，通过上部PMC结构472的正电压V_S1会造成导致上部PMC结构472的电阻切换至与存储器状态R_RESET相关的电阻值。通过上部PMC结构472的负电压V_S2会造成导致上部PMC结构472的电阻切换至与存储器状态R_SET相关的电阻值。

如图15B所示，通过下部PMC结构474的正电压V_S3会造成导致下部PMC结构474的电阻切换至与存储器状态R_RESET相关的电阻值。通过下部PMC结构474的负电压V_S4会造成导致下部PMC结构474的电阻切换至与存储器状态R_SET相关的电阻值。

如图15A与图15B所示之上部PMC结构472与下部PMC结构474的对称性实施例的结合会产生一种存储器装置，其能够具有如图16所示的四种存储器状态A～D。存储器状态A～D的每一个分别相关于上部PMC结构472以及下部PMC结构474的存储器状态的电阻值的总合。存储器状态A发生于当上部PMC结构472具有与存储器状态相关的电阻值R_SET，而下部PMC结构474具有与存储器状态相关的电阻值R _RESET，使得双PCM结构的整体电阻值于存储器状态A为R_SET+R _RESET。存储器状态D发生于当上部PMC结构472具有与存储器状态相关的电阻值R_RESET，而下部PMC结构474具有与存储器状态相关的电阻值R _SET，使得双PCM结构的整体电阻值于存储器状态D为R _SET+R_RESET。存储器状态B与存储器状态C都发生于当上部PMC结构472具有与存储器状态相关的电阻值R_RESET，而下部PMC结构474具有与存储器状态相关的电阻值R _RESET，使得双PCM结构的整体电阻值于存储器状态B与存储器状态C为R_RESET+R _RESET。因此，明显区别存储器状态B与存储器状态C是相当困难的，所以电阻值切换装置110c的双PMC结构可以实作为具有存储器状态A，B(或C)以及D的三态存储器装置。

以下将参照图17，根据三态对称性双PMC存储器装置的实施例，来描述电阻值切换装置110c的读取流程，所绘示的是读取流程的流程图。

首先，在方块500中，存储器切换装置110c已经被编程为存储器状态A，B/C或D的其中之一。此流程的其余部份将允许读取存储器切换装置110c以判定哪个状态写入至存储器切换装置110c。在方块502中，判定存储器切换装置110c的电阻值。在目前对称性实施例中，与R_SET相关的电阻值实质上相等于与R _SET相关的电阻值，且R_RESET相关的电阻值实质上相等于与R_RESET相关的电阻值。因此，可以预期存储器切换装置110c的电阻值为一个较高电阻值R＝R _RESET+R_RESET或一个较低电阻值R＝(R_RESET+R _SET)或(R_SET+R _RESET)。若侦测到较高电阻值R＝R _RESET+R_RESET，则此流程在方块504结束，并判定存储器切换装置110c的存储器状态为存储器状态B/C(R _RESET+R_RESET)。相反地，若侦测到较低电阻值，则此流程继续进行以在存储器状态A(R_SET+R _RESET)与D(R_RESET+R _SET)之间明确区分。

接着，在方块506中，施加电压V_DETERMINE在存储器切换装置110c，然后在方块508中量测存储器切换装置110c的电阻值。在此实施例中，选取V_DETERMINE的电压，以致于如果存储器状态为存储器状态A时将导致上部PMC结构472从R_SET切换至R_RESET，但是在存储器状态为存储器状态D时不会造成任何改变。因此，V_DETERMINE的电压为介于V_S1与V_S3之间的一个电压。V_DETERMINE的电压可以替代性地在介于V_S2与V_S4之间来选取，以致于如果存储器状态为存储器状态D时将导致上部PMC结构472从R _SET切换至R _RESET，但是在存储器状态为存储器状态A时不会造成任何改变。

若在方块508中量测到较低电阻值等于R_RESET+R _SET(且也等于R_SET+R _RESET)，则可以判定存储器状态为存储器状态D，因为电阻值并未被所施加的电压V_DETERMINE所改变。因此，此流程在方块510结束，并判定存储器切换装置110c的存储器状态为存储器状态D。相反地，若在方块508中量测到较高电阻值R_RESET+R _RESET，则存储器状态为存储器状态A，因为电阻值曾经被所施加的电压V_DETERMINE改变。在此状况中值得一提的是，所施加的电压V_DETERMINE将上部PMC结构472的电阻值从R_SET切换至R_RESET。因此，此流程持续进行方块512，其中上部PMC结构472的电阻值切换回到R_SET(例如，通过施加电压V_S2)，使得存储器切换装置110c的存储器状态不被目前读取状态所干扰。然后，此流程在方块514结束，并判定存储器切换装置110c的存储器状态为存储器状态A。

图18～图20绘示电阻值切换装置110c的非对称式双PMC实施例的电阻切换特性的图表。更精确地说，图18绘示上部PMC结构472的电阻切换特性，图19绘示下部PMC结构474的电阻切换特性，而图20绘示由上部PMC结构472与下部PMC结构474所组成的非对称性双PMC结构的电阻切换特性。

如图18所示，施加在上部PMC结构472的正电压V_S1会导致上部PMC结构472的电阻值切换到与存储器状态R_RESET有关的电阻值。施加在上部PMC结构472的负电压V_S2会导致上部PMC结构472的电阻值切换到与存储器状态R_SET有关的电阻值。

如图19所示，施加在下部PMC结构474的正电压V_S3会导致下部PMC结构474的电阻值切换到与存储器状态R _SET有关的电阻值。施加在下部PMC结构474的负电压V_S4会导致下部PMC结构474的电阻值切换到与存储器状态R _RESET有关的电阻值。

如图18与图19所示之上部PMC结构472与下部PMC结构474的非对称性实施例的结合会产生一种存储器装置，其能够具有如图20所示的四种存储器状态A～D。存储器状态A～D中的每一个分别相关于上部PMC结构472与下部PMC结构474的存储器状态的电阻值的总合。存储器状态A发生于当上部PMC结构472具有与存储器状态相关的电阻值R_SET，而下部PMC结构474具有与存储器状态相关的电阻值R _RESET，使得双PCM结构的整体电阻值于存储器状态A为R_SET+R _RESET。存储器状态D发生于当上部PMC结构472具有与存储器状态相关的电阻值R_RESET，而下部PMC结构474具有与存储器状态相关的电阻值R _SET，使得双PCM结构的整体电阻值于存储器状态D为R _SET+R_RESET。存储器状态B与存储器状态C都发生于当上部PMC结构472具有与存储器状态相关的电阻值R_RESET，而下部PMC结构474具有与存储器状态相关的电阻值R _RESET，使得双PCM结构的整体电阻值于存储器状态B与存储器状态C为R_RESET+R _RESET。因此，明显区别存储器状态B与存储器状态C是相当困难的，所以电阻值切换装置110c的双PMC结构可以实作为一个具有存储器状态A，B(或C)以及D的三态存储器装置。

图21为根据如图18～20所示具有非对称性电阻切换特性的非对称式实施例所绘示的电阻值切换装置110c的替代性读取流程。首先，在方块600中，电阻值切换装置110c已经被编程为存储器状态A，B/C或D中的其中之一。流程的其余部份会允许读取电阻值切换装置110c，以判定的存储器状态A，B/C或D中的哪一个被写入电阻值切换装置110c。在方块602中，判定电阻值切换装置110c的电阻值。如图20所示，可以预期电阻值为与存储器状态A(R_SET+R _RESET)，B/C(R_RESET+R _RESET)或D(R _SET+R_RESET)相关的多个电阻值中的其中之一。若侦测到电阻值R_RESET+R _RESET，则此流程在方块604结束并判定电阻值切换装置110c的存储器状态为存储器状态B/C。若侦测到电阻值R _SET+R_RESET，则此流程在方块606结束并判定电阻值切换装置110c的存储器状态为存储器状态D。若侦测到电阻值R_SET+R _RESET，则此流程在方块608结束并判定电阻值切换装置110c的存储器状态为存储器状态A。

除了前述电阻值切换装置110的实施例110a、110b与110c之外，可以理解尚有其它许多可能的电阻值切换装置110的进一步实施例。图22绘示一种更通用化的实施例的方块图，其一般性地被称为电阻值切换装置110d。电阻值切换装置110d包括一个上部PMC结构652与一个下部PMC结构654，其中上部PMC结构652与下部PMC结构654中分别包括一种半导体电阻-切换存储器装置。例如，上部PMC结构652包括一个PMC，一个电阻性随机存取存储器(Resistive Random Access Memory，RRAM)、一个磁阻性随机存取存储器(Magnetoresistive Random AccessMemory，MRAM)、一个相变存储器(phase-change memory，PCM)或一个铁电性随机存取存储器(Ferroelectric Random Access Memory，FRAM)。相类似地，下部PMC结构654包括一个PCM、一个RRAM、一个MRAM或一个FRAM。上部PMC结构652与下部PMC结构654可以替代性地包括能在两个电阻值中切换的任何一种电子存储器装置(对应至两个存储器状态)。

上部PMC结构652的存储器状态包括标示为R_RESET与R_SET的存储器状态，其分别对应至较高电阻值与较低电阻值。一个正重置电压(+V_RESET)可以切换上部PMC结构652的电阻至电阻R_RESET，且一个负设置电压(-V_SET)可以切换上部PMC结构652的电阻至电阻R_SET。下部PMC结构654的存储器状态包括标示为R _RESET与R _SET的存储器状态，其分别对应至较高电阻值与较低电阻值。一个负重置电压(-V_RESET)可以切换下部PMC结构654的电阻至电阻R _RESET，且一个正设置电压(+V_SET)可以切换下部PMC结构654的电阻至电阻R _SET。电阻值切换装置110d有两种较佳条件组合，而第一种条件组合满足以下条件(1a)与(1b)：

(1a)+V_RESET＞+V _SET

(1b)|-V_SET|＞|-V _RESET|

第二条件组合满足以下条件(2a)与(2b)：

(2a)+V_RESET＜+V _SET

(2B)|-V_SET|＜|-V _RESET|

将参照图23至图25来描述满足第一条件组合的电阻值切换装置110d的实施例。将参照图27至图30来描述满足第一条件组合的电阻值切换装置110d的实施例。

图23至图25绘示满足第一组合条件(1a)与(1b)的电阻值切换装置110d的实施例的电阻切换特性的图表。更精确地说，图23绘示上部PMC结构652的电阻切换特性，图24绘示下部PMC结构654的电阻切换特性，而图25绘示根据本实施例的电阻值切换装置110d的整体电阻切换特性。

如图23所示，一个正电压+V_RESET施加在上部PMC结构652会造成上部PMC结构652的电阻切换至与存储器状态R_RESET相关的电阻值。一个负电压-V_SET施加在上部PMC结构652会造成上部PMC结构652的电阻切换至与存储器状态R_SET相关的电阻值。

如图24所示，一个正电压+V _SET施加在下部PMC结构654会造成下部PMC结构654的电阻切换至与存储器状态R _SET相关的电阻值。一个负电压-V _RESET下部PMC结构654会造成下部PMC结构654的电阻切换至与存储器状态R _RESET电阻值。

如图23与图24所示之上部PMC结构652与下部PMC结构654的组合，会产生一种能够具有如图25示的四种存储器状态A～D的电阻值切换装置110d。存储器状态A～D的每一个分别相关于上部PMC结构652与下部PMC结构654存储器状态的电阻值的总合。存储器状态A发生于当上部PMC结构652具有与存储器状态R_SET相关的电阻值，而下部PMC结构654有与存储器状态R _RESET相关的电阻值，使得电阻值切换装置110d的整体电阻值于存储器状态A时为R_SET+R _RESET。存储器状态B生于当上部PMC结构652具有与存储器状态R_RESET相关的电阻值，而下部PMC结构654具有与存储器状态R _RESET相关的电阻值，使得电阻值切换装置110d的整体电阻值于存储器状态B时为R _RESET+R_RESET。存储器状态C发生于当上部PMC结构652具有与存储器状态R_SET相关的电阻值，而下部PMC结构654具有与存储器状态R _SET相关的电阻值，使得电阻值切换装置110d的整体电阻值于存储器状态C为R _SET+R_SET。存储器状态D发生于当上部PMC结构652具有与存储器状态R_RESET相关的电阻值，而下部PMC结构654具有与存储器状态R_SET相关的电阻值，使得电阻值切换装置110d的整体电阻值于存储器状态D时为R _SET+R_RESET。因此，电阻值切换装置110d可以实作为具有存储器状态A，B，C以及D的一种四态存储器装置。

接着将参照图26，根据电阻切换特性满足第一组合条件(1a)与(1b)的四态存储器装置的实施例来描述读取电阻值切换装置110d，而图26绘示读取流程的流程图。

首先，在方块700中，电阻值切换装置110d已经被编程为存储器状态A，B，C或D中的其中之一。此流程的其余部份会允许读取电阻值切换装置110d，以判定存储器状态A～D中的哪一个被写入电阻值切换装置110d。在方块702中，判定电阻值切换装置110d的电阻值。可以预期电阻值切换装置110d的电阻值为分别与存储器状态A～D相关的四个电阻值中的其中之一。若侦测到电阻值R＝R_SET+R _SET，则此流程在方块704结束并判定电阻值切换装置110d的存储器状态为存储器状态C(R_SET+R _SET)。若侦测到电阻值R＝R _RESET+R_RESET，则此流程在方块705结束并判定电阻值切换装置110d的存储器状态为存储器状态B(R_RESET+R _RESET)。在本实施例中，与R_SET相关的电阻值实质上相等于与R _SET相关的电阻值，且与R_RESET相关的电阻值实质上相等于与R _RESET相关的电阻值。因此，在方块702的第三种可能性为电阻是R＝R_RESET+R _SET＝R_SET+R _RESET。若第三种可能性发生时，则此流程继续进行以在存储器状态A(R_SET+R _RESET)与存储器状态D(R_RESET+R _SET)之间明确区分。

接着，在方块706中，施加电压V_DETERMINE在存储器切换装置110d，然后在方块708中量测存储器切换装置110d的电阻值。在此实施例中，选取V_DETERMINE的电压，以致于如果存储器状态为存储器状态A时将导致下部PMC结构654从R _RESET切换至R_SET，但是在存储器状态为存储器状态D时不会造成任何改变。因此，V_DETERMINE的电压为介于+V _SET与+V_RESET之间的一个电压。

在方块708中，再次判定电阻值切换装置110d的电阻值。若在方块708中侦测到的电阻是R＝R_RESET+R _SET，则可以判定存储器状态为存储器状态D，因为电阻值并未被所施加的电压V_DETEMINE所改变。因此，此流程在方块710结束，并判定电阻值切换装置110d的存储器状态为存储器状态D。相反地，若在方块708中量测到电阻值为R＝R_RESET+R _SET，则存储器状态为存储器状态A，因为电阻值曾经被所施加的电压V_DETERMINE改变。在此状况中值得一提的是，所施加的电压V_DETERMINE将下部PMC结构654的电阻值从R _RESET切换至R _SET。因此，此流程持续进行方块712，其中下部PMC结构654的电阻值切换回到R _RESET(例如，通过施加电压-V _RESET)，使得电阻值切换装置110d的存储器状态不被目前读取状态所干扰。然后，此流程在方块714结束，并判定电阻值切换装置110d的存储器状态为存储器状态A。

图27至图29绘示满足上述的第二组条件(2a)与(2b)的电阻值切换装置110d的一个实施例的电阻切换特性。更精确地说，图27绘示上部存储器结构652的电阻切换特性，图28绘示的下部存储器结构654的电阻切换特性，而图29绘示根据本实施例的电阻值切换装置110d的电阻切换特性。

如图27所示，一个正电压+V_RESET施加在上部PMC结构652会造成上部PMC结构652的电阻切换至与存储器状态R_RESET相关的电阻值。一个负电压-V_SET施加在上部PMC结构652会造成上部PMC结构652的电阻切换至与存储器状态R_SET相关的电阻值。

如图28所示，一个正电压+V _SET施加在下部PMC结构654会造成下部PMC结构654的电阻切换至与存储器状态R _SET相关的电阻值。一个负电压-V _RESET下部PMC结构654会造成下部PMC结构654的电阻切换至与存储器状态R _RESET电阻值。

如图27与图28所示之上部PMC结构652与下部PMC结构654的组合，会产生一种能够具有如图29所示的四种存储器状态A～D的电阻值切换装置110d。存储器状态A～D的每一个分别相关于上部PMC结构652与下部PMC结构654存储器状态的电阻值的总合。存储器状态A发生于当上部PMC结构652具有与存储器状态R_SET相关的电阻值，而下部PMC结构654有与存储器状态R _RESET相关的电阻值时，使得电阻值切换装置110d的整体电阻值于存储器状态A为R_SET+R _RESET。存储器状态B生于当上部PMC结构652具有与存储器状态R_SET相关的电阻值，而下部PMC结构654具有与存储器状态R _SET相关的电阻值时，使得电阻值切换装置110d的整体电阻值于存储器状态B为R _SET+R_SET。存储器状态C发生于当上部PMC结构652具有与存储器状态R_RESET相关的电阻值，而下部PMC结构654具有与存储器状态R _RESET相关的电阻值时，使得电阻值切换装置110d的整体电阻值于存储器状态C为R _RESET+R_RESET。存储器状态D发生于当上部PMC结构652具有与存储器状态R_RESET相关的电阻值，而下部PMC结构654具有与存储器状态R _SET相关的电阻值时，使得电阻值切换装置110d的整体电阻值于存储器状态D为R _SET+R_RESET。因此，电阻值切换装置110d可实作为具有存储器状态A，B，C以及D的一种四态存储器装置。

接着将参照图30，根据电阻切换特性满足第一组合条件(2a)与(2b)的四态存储器装置的实施例来描述读取电阻值切换装置110d，而图30绘示读取流程的流程图。

首先，在方块800中，电阻值切换装置110d已经被编程为存储器状态A，B，C或D中的其中之一。此流程的其余部份会允许读取电阻值切换装置110d，以判定的存储器状态A～D中的哪一个被写入电阻值切换装置110d。

在方块802中，判定电阻值切换装置110d的电阻值。可以预期电阻值切换装置110d的电阻值为分别与存储器状态A～D相关的四个电阻值中的其中之一。若侦测到电阻值R＝R_SET+R _SET，则此流程在方块804结束并判定电阻值切换装置110d的存储器状态为存储器状态B(R_SET+R _SET)。若侦测到电阻值R＝R_RESET+R _RESET，则此流程在方块805结束并判定电阻值切换装置110d的存储器状态为存储器状态C(R_RESET+R _RESET)。

在本实施例中，与R_SET相关的电阻值实质上相等于与R _SET相关的电阻值，且与R_RESET相关的电阻值实质上相等于与R _RESET相关的电阻值。因此，在方块802的第三种可能性为电阻是R＝R_RESET+R _SET＝R_SET+R _RESET。若第三种可能性发生时，则此流程继续进行以在存储器状态A(R_SET+R _RESET)与存储器状态D(R_RESET+R _SET)之间作明确区分。

接着，在方块806中，施加电压V_DETERMINE在存储器切换装置110d，然后在方块808中量测存储器切换装置110d的电阻值。在此实施例中，选取V_DETERMINE的电压，以致于若存储器状态为存储器状态A时将导致上部PMC结构652从R_SET切换至R_RESET，但是若存储器状态为存储器状态D时不会造成任何改变。因此，V_DETERMINE的电压为介于+V_RESET与+V _SET之间的一个电压。

在方块808中，再次判定电阻值切换装置110d的电阻值。若在方块808中侦测到的电阻是R＝R_RESET+R _SET，则可以判定存储器状态为存储器状态D，因为电阻值并未被所施加的电压V_DETERMINE所改变。因此，此流程在方块810结束，并判定电阻值切换装置110d的存储器状态为存储器状态D。相反地，若在方块808中量测到电阻值为R＝R_RESET+R _RESET，则存储器状态为存储器状态A，因为电阻值曾经被所施加的电压V_DETERMINE改变。在此状况中值得一提的是，所施加的电压V_DETERMINE将上部PMC结构652的电阻值从R_SET切换至R_RESET。因此，此流程持续进行方块812，其中上部PMC结构652的电阻值切换回到R_SET(例如，通过施加电压-V_SET)，使得电阻值切换装置110d的存储器状态不被目前读取状态所干扰。然后，此流程在方块814结束，并判定电阻值切换装置110d的存储器状态为存储器状态A。

图31是绘示图1至图3所呈现的存储单元102的其中之一被选取存储单元的读取流程的流程图。此流程通过读取在图2所示的存储单元102d的范例来描述；然而，可相类似地使用在此所描述与图31所呈现的流程来读取存储单元102的任何一个。

简言之，读取流程可以包括开启没有被选取存储单元102a-102c的晶体管112a-112c(方块902)，开启串行选取晶体管SST与接地选取晶体管GST(方块904)，读取电阻值切换装置110d(方块906-910)，以及读取晶体管112d(方块912-914)。读取电阻值切换装置110d可以包括关闭被选取的存储单元102d的晶体管112d(方块906)，施加一电压至与被选取的存储单元102d的存储器串行MSi相关的位线BLi(方块908)，以及量测被选取的存储单元102d的电阻值切换装置110d的电阻值。读取晶体管112d可以包括施加一个中范围电压(读取查极电压)至字符线WL4(方块912)，并且判定所施加的临界电压是否开启晶体管112d(方块914)。

在方块900中，可以初始化读取步骤以读取被选取的存储单元，例如包括使用一个读取致能信号(read enable signal)。

在方块902中，未被选取的存储单元的多个字符线WL，此即字符线WL1-WL3，被启动以开启未被选取的存储单元102a-102c的晶体管112a-112c。此即，提升字符线WL1-WL3超过晶体管112a-112c的临界电压Vt。在晶体管112a-112c为浮动栅极晶体管(或可以在多数个不同临界电压Vt之间切换的其它类型的晶体管)的实施例中，可以设定所施加在字符线WL1-WL3的电压为高准位，但是并非未编程准位的电压(一通过电压)。施加在晶体管112a-112c的通过电压允许晶体管112a-112c传送不被其储存数据数值所限制的电流。

在方块904中，通过施加适当的临界电压至串行选择线SSL与接地选择线GSL，来开启串行选择晶体管SST与接地选择晶体管GST。

在方块906中，关闭被选取存储单元的晶体管，此即，字符线WL4的电压被设置低于存储单元102的晶体管112d的临界电压Vt。在晶体管112d为浮动栅极晶体管(或可以在多个不同临界电压Vt之间切换的其它类型的晶体管)的实施例中，施加在字符线WL4的电压可以低于多个临界电压中的最低值以关闭晶体管112d。

在方块908中，施加一个适当的读取电压在字符线BLi与共同源极限SL之间，并且在方块910中量测电阻值切换装置110d的电阻值。取决于作为电阻值切换装置110d的电阻值切换装置的类型，方块908与方块910可以包括在此描述，例如在图7、图11、图17、图21、图26与图30所示的读取流程。

在方块912中，施加介于可能的多个临界电压之间的一个中范围电压(读取栅极电压)至字符线WL4。例如，在一些实施例中，晶体管112d可以为能被编程(例如，逻辑状态“0”)至第一有效临界电压V_t-program以及被清除(例如，逻辑状态“1”)至第二有效临界电压V_t-erase的栅极晶体管。编程临界电压V_t-program在典型状况下会高于清除临界电压V_t-erase。读取栅极电压可以在V_t-erase与V_t-program之间选取，使得若被清除(储存逻辑状态“1”)时，关闭晶体管112d或维持关闭直到被编程(储存逻辑状态“0”)。

在方块914中，侦测晶体管112d的状态。方块914可以包括施加一个适当的偏压至位线BLi以及侦测通过存储单元102d的存储器串行MSi的阻抗值。若晶体管112d已被编程，则在方块914中施加在晶体管112d的栅极的中间准位的读取电压，将不足够开启晶体管112d。因此，侦测到电流会通过电阻值切换装置102d以及部份增加的电阻值(例如，大于晶体管112d被开启时的透通电阻值的一个电阻值)。另一方面，若晶体管112d被清除，则在方块914中，施加在晶体管112d的栅极的中间准位的读取电压将足以开启晶体管112d。在此状况中，电流会通过晶体管112d因为与电阻值切换装置110d相较，晶体管112d几乎没有提供电阻。

在方块916中，此读取流程结束在电阻值切换装置110d与晶体管112d的数据被读取的状态。方块916可以包括移除电压至位线BLi、字符线WL1～WL4、串行选择线SSL以与门极选择线GSL。

图32是绘示图1图3所呈现的存储单元102的其中之一被选取存储单元的编程流程的流程图。此流程通过读取在图2所示的存储单元102d的范例来描述；然而，可以相类似地使用在此所描述与图32所呈现的流程来读取存储单元102的任何一个。

简言之，读取流程可以包括开启没有被选取存储单元102a-102c的晶体管112a-112c(方块952)，开启串行选取晶体管SST与接地选取晶体管GST(方块954)，编程电阻值切换装置110d(方块956-958)，以及编程晶体管112d(方块960-962)。编程电阻值切换装置110d可以包括关闭被选取的存储单元102d的晶体管112d(方块956)，施加一个编程电压至与被选取存储单元102d的存储器串行MSi相关的位线BLi(方块958)，以及量测被选取的存储单元102d的电阻值切换装置110d的电阻值。编程晶体管112d可以包括施加一个编程栅极电压至字符线WL4(方块960)并且施加一个编程电压至位线BLi(方块962)。

在方块950中，可以初编程步骤以编程被选取的存储单元，例如包括使用一写入致能信号(write-enable signal)。

在方块952中，未被选取的存储单元的多个字符线WL，此即字符线WL1-WL3，被启动以开启未被选取的存储单元102a-102c的晶体管112a-112c。此即，提升字符线WL1-WL3超过晶体管112a-112c的临界电压Vt。在晶体管112a-112c为浮动栅极晶体管(或可以在多数个不同临界电压Vt之间切换的其它类型的晶体管)的实施例中，可以设定所施加在字符线WL1-WL3的电压为高准位，但是并非未编程准位的电压(一个通过电压)。施加在晶体管112a-112c的通过电压允许晶体管112a-112c传送不被其储存数据数值所限制的电流。

在方块954中，通过施加适当的临界电压至串行选择线SSL与接地选择线GSL，来开启串行选择晶体管SST与接地选择晶体管GST。

在方块956中，关闭已选取存储单元的晶体管，此即，字符线WL4的电压被设置低于存储单元102的晶体管112d的临界电压Vt。在晶体管112d为浮动栅极晶体管(或可以在不同的多个临界电压Vt之间切换的其它类型的晶体管)的实施例中，施加在字符线WL4的电压可以低于多个临界电压中的最低值以关闭晶体管112d。

在方块958中，根据写入电阻值切换装置110d的数据，施加一个适当的读取电压在字符线BLi与共同源极限SL之间。然后，在编程晶体管112d的前移除字符线电压。

在方块960中，开始写入数据至晶体管112d的流程。非已选取存储单元的字线WL，此即字线WL1-WL3，则维持开启状态。根据写入至晶体管112d的资料，施加一个适当的偏压至位线BLi与共同源极线SL之间。选取位编程电压为可以写入逻辑状态“0”至晶体管112d的编程电压，或写入逻辑状态“1”至晶体管112d的防止编程电压。例如，为了实现编程，可施加0伏特(volts)在位线BLi。如此，串行选择线SSL被启动，而接地选择线GST被关闭。

在方块962中，可利用富勒-诺顿电子穿透电流来以编程/消除晶体管112d。当施加0伏特在非已选取字符线WL1-WL3时，施加一高准位电压(编程栅极电压)至字符线WL4。例如，在一些实施例中，晶体管112d可为具有被编程(例如，逻辑状态“0”)至第一有效临界电压V_t-program以及被清除(例如，逻辑状态“1”)至第二有效临界电压V_t-erase的能力的栅极晶体管。编程临界电压V_t-program在典型状况下会高于清除临界电压V_t-erase。例如，在一些实施例中，施加0伏特在非已选取字符线WL1-WL3时，可施加一20伏特的编程电压至晶体管112d以编程晶体管112d。

在方块964中，此编程流程结束在电阻值切换装置110d与晶体管112d的数据被写入的状态。方块964可以包括移除电压至位线BLi、字符线WL1～WL4、串行选择线SSL以与门极选择线GSL。

虽然本发明的数个实施例与所揭露的原则已描述如上，然必须了解所描述的实施例仅作为示范的用，并非用以限制本发明的可实施方式。因此，任何所属技术领域中具有通常知识者当理解，本发明的精神和范围不应被上述的任何所揭露示范实施例所限制。另外，在所述的实施例中所提供的优点与特征，也不应限制实施本发明的保护范围在流程与结构以达成上述任何或全部的优点。

除此之外，根据专利法要求的说明书格式中的标题仅供组织本揭露的用。这些标题不应限制或局限特征在可以从本揭露所衍伸的保护范围。尤其举例说明，本发明的保护范围不应限制于发明所属的技术领域。本发明的前案技术也不应解读先前技术为本发明的前案。发明内容不应用以考虑而局限本发明的特征。在上述揭露中提到发明时的单一状况，也不应解读为本发明仅有单一新颖特征。根据本揭露所衍伸的保护范围，可揭露多个发明，而此些保护范围对应地定义本发明与其同等的发明，并保护所定义的发明。在所有情况下，如此设定的保护范围应根据本揭露的技术内容而解释，而不应被所述段落的标题所限制。在此所揭露的本发明的保护范围当配合以上的描述与所搭配的图式时，仅应被限制在后附的申请专利范围所界定的保护范围。

Claims

1.一种存储器装置，其特征在于，包括具有多个存储单元的一阵列，且该些存储单元中的至少一存储单元包括：

一晶体管，具有一第一端，一第二端与一栅极端，该晶体管用以在分别与多个存储器状态相关的不同的多个临界电压之间切换；以及

一电阻值切换装置，与该晶体管并联，以使该电阻值切换装置连接至该晶体管的该第一端与该第二端，且该电阻值切换装置用以在分别与所述多个存储器状态相关的不同的多个电阻值之间切换。

2.如权利要求1所述的存储器装置，其特征在于，该电阻值切换装置包括分别具有不同的多个电阻切换特性的一第一接口区域与一第二接口区域。

3.如权利要求2所述的存储器装置，其特征在于，该第一接口区域与该第二接口区域的至少其中之一包括一氧化钨层的至少一部份。

4.如权利要求2所述的存储器装置，其特征在于，该第一接口区域的该些电阻切换特性是对称于该第二接口区域的该些电阻切换特性。

5.如权利要求2所述的存储器装置，其特征在于，该第一接口区域的该些电阻切换特性是不对称于该第二接口区域的该些电阻切换特性。

6.如权利要求1所述的存储器装置，其特征在于，该电阻值切换装置包括一第一可编程金属化单元。

7.如权利要求6所述的存储器装置，其特征在于，该电阻值切换装置包括一第二可编程金属化单元。

8.如权利要求7所述的存储器装置，其特征在于，该第一可编程金属化单元包括一第一固态电解质层，并且该第二可编程金属化单元包括一第二固态电解质层。

9.如权利要求8所述的存储器装置，其特征在于，该电阻值切换装置包括一可氧化电极层，该可氧化电极层设置在该第一固态电解质层与该第二固态电解质层之间。

10.如权利要求7所述的存储器装置，其特征在于，该第一可编程金属化单元与该第二可编程金属化单元分别具有不同的多个电阻切换特性。

11.如权利要求10所述的存储器装置，其特征在于，该第一可编程金属化单元的该些电阻切换特性对称于该第二可编程金属化单元的该些电阻切换特性。

12.如权利要求10所述的存储器装置，其特征在于，该第一可编程金属化单元的该些电阻切换特性不对称于该第二可编程金属化单元的该些电阻切换特性。

13.如权利要求1所述的存储器装置，其特征在于，该电阻值切换装置包括一第一存储器结构与一第二存储器结构。

14.如权利要求13所述的存储器装置，其特征在于，该第一存储器结构包括一电阻性随机存取存储器、一磁阻性随机存取存储器与一铁电性随机存取存储器的其中之一。

15.如权利要求1所述的存储器装置，其特征在于，该晶体管包括一浮动栅极。

16.一种存储器装置，其特征在于，包括：

多个位线；

多个字符线；

一第一存储器串行，包括一第一存储单元群组；

一第二存储器串行，包括一第二存储单元群组；以及

一共同源极线，连接至该第一存储器串行与该第二存储器串行；

其中，该第一存储器串行与该第二存储器串行分别连接至该些位线；

其中，该些字符线分别连接至该第一存储单元群组的存储单元以及连接至该第二存储单元群组的存储单元；

其中，该第一存储单元群组包括一第一存储单元，该第一存储单元连接在该共同源极线与该些位线的一第一位线之间，该第一存储单元包括：

一第一晶体管，具有一第一端，一第二端与一栅极端，该第一晶体管用以在分别与多个存储器状态相关的不同的多个临界电压之间切换；以及

一第一电阻值切换装置，与该第一晶体管并联，以使该第一电阻值切换装置连接至该第一晶体管的该第一端与该第二端，且该第一电阻值切换装置用以在分别与所述多个存储器状态相关的不同的多个电阻值之间切换。

17.如权利要求16所述的存储器装置，其特征在于，该第一晶体管的该栅极端连接至该些字符线的一第一字符线。

18.如权利要求16所述的存储器装置，其特征在于，该位线与该共同源极线可以被控制，以储存数据至该第一晶体管并储存数据至该第一电阻值切换装置。

19.如权利要求16所述的存储器装置，其特征在于，该位线与该共同源极线可以被控制，以从该第一晶体管读取数据并从该第一电阻值切换装置读取数据。

20.如权利要求16所述的存储器装置，其特征在于，该第一电阻值切换装置包括分别具有多个不同电阻切换特性的一第一接口区域与一第二接口区域。

21.如权利要求20所述的存储器装置，其特征在于，该第一接口区域与该第二接口区域的至少其中之一包括一氧化钨层的至少一部份。

22.如权利要求16所述的存储器装置，其特征在于，该第一电阻值切换装置包括一第一可编程金属化单元。

23.如权利要求22所述的存储器装置，其特征在于，该第一电阻值切换装置包括一第二可编程金属化单元。

24.如权利要求23所述的存储器装置，其特征在于，该第一可编程金属化单元包括一第一固态电解质层，并且该第二可编程金属化单元包括一第二固态电解质层。

25.如权利要求16所述的存储器装置，其特征在于，该第一电阻值切换装置包括一第一存储器结构与一第二存储器结构。

26.如权利要求25所述的存储器装置，其特征在于，该第一存储器结构包括一电阻性随机存取存储器、一磁阻性随机存取存储器与一铁电性随机存取存储器的其中之一。

27.如权利要求16所述的存储器装置，其特征在于，该第一晶体管包括一浮动栅极。

28.如权利要求16所述的存储器装置，其特征在于，该第二存储单元群组包括一第二存储单元连接在该共同源极限与该些位线的一第二位线之间，其中该第二存储单元包括一第二晶体管与并联于该第二晶体管的一第二电阻值切换装置，其中该第二晶体管被配置可用以在分别与存储器状态相关的不同的多个临界电压之间切换，以及其中该第二电阻值切换装置被配置可以用以在分别与存储器状态相关的不同的多个电阻值之间切换。

29.如权利要求28所述的存储器装置，其特征在于，该第一存储单元群组包括连接在该共同源极线与该第一位线的一第三存储单元，其中该第三存储单元包括一第三晶体管与并联于该第三晶体管的一第三电阻值切换装置晶体管，其中该第三晶体管用以在分别与存储器状态相关的不同的多个临界电压之间切换，以及其中该第三电阻值切换装置用以在分别与存储器状态相关的不同的多个电阻值之间切换。

30.如权利要求29所述的存储器装置，其特征在于，该第二晶体管串联于该第三晶体管与该第三电阻值切换装置，以及其中该第二电阻值切换装置并联于该第三晶体管与该第三电阻值切换装置。

31.一种读取一半导体存储器装置的一存储单元的方法，其特征在于，该方法包括：

侦测该存储单元的一晶体管的一临界电压，该晶体管用以在与多个存储器状态相关的不同的多个临界电压之间切换；以及

侦测该存储单元的一电阻值切换装置的一电阻值，该电阻值切换装置用以在与所述多个存储器状态相关的不同的多个电阻值之间切换。

32.如权利要求31所述的方法，其特征在于，侦测该晶体管的该临界电压包括施加一第一电压至该晶体管的一栅极端并且在该存储单元的该晶体管的一源极端与一漏极端施加一第二电压，以致于若该第一电压不足够启动该晶体管时，一电流通过该电阻值切换装置。

33.如权利要求31所述的方法，其特征在于，侦测该电阻切换单元的该电阻值包括关闭该晶体管。

34.一种编程存储器阵列的方法，其特征在于，该存储器阵列包括多个字符线与多个位线，该编程存储器阵列的方法包括：

施加一第一电压至除了一已选取字符线的该些字符线中；以及

施加一第二电压至一已选取位线，使得在该已选取字符线上方与耦接至该位线的的一存储单元被编程。

35.如权利要求34所述的编程存储器阵列的方法，其特征在于，该存储单元是该存储器阵列中一第一存储单元与一第二存储单元的其中之一。

36.如权利要求35所述的编程存储器阵列的方法，其特征在于，该第一存储单元包括一电阻值切换装置。

37.如权利要求36所述的编程存储器阵列的方法，其特征在于，该第二存储单元包括一晶体管。

38.如权利要求37所述的编程存储器阵列的方法，其特征在于，该第一存储单元与该第二存储单元并联。