CN102299095A - 层间介质层、具有该介质层的半导体器件及制造方法 - Google Patents

层间介质层、具有该介质层的半导体器件及制造方法 Download PDF

Info

Publication number
CN102299095A
CN102299095A CN2010102151169A CN201010215116A CN102299095A CN 102299095 A CN102299095 A CN 102299095A CN 2010102151169 A CN2010102151169 A CN 2010102151169A CN 201010215116 A CN201010215116 A CN 201010215116A CN 102299095 A CN102299095 A CN 102299095A
Authority
CN
China
Prior art keywords
dielectric layer
hole
layer
mask
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102151169A
Other languages
English (en)
Other versions
CN102299095B (zh
Inventor
钟汇才
梁擎擎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201010215116.9A priority Critical patent/CN102299095B/zh
Priority to US13/141,001 priority patent/US8513780B2/en
Priority to PCT/CN2011/071344 priority patent/WO2011160466A1/zh
Publication of CN102299095A publication Critical patent/CN102299095A/zh
Application granted granted Critical
Publication of CN102299095B publication Critical patent/CN102299095B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了用于半导体器件的层间介质层及其制造方法以及具有该层间介质层的半导体器件，所述方法在介质层内形成不互相连通的孔洞，所述孔洞内可填充具有更低介电常数的多孔低k介质材料，或者仅封住孔洞的上部以在介质层内形成孔。这种结构的层间介质层，具有更低的介电常数，减小了器件的RC延迟，也更便于工艺集成，而且由于介质层内的孔洞并未相互连接，不会造成介质材料介电常数的改变以及导线间的短路，使器件具有更好的稳定性和可靠性，从而提高了器件的性能。

Description

层间介质层、具有该介质层的半导体器件及制造方法
技术领域
本发明通常涉及半导体器件、半导体器件的层间介质层及其制造方法，具体来说，涉及一种能够减小器件RC延迟寄生电容的层间介质层、制造方法以及具有该层间介质层的半导体器件。
背景技术
随着半导体技术的发展，由于半导体元器件的微型化和集成度不断的增加，电路中导体连线数目不断增多，使得导体连线架构中的电阻(R)和电容(C)所产生的寄生效应，造成了严重的传输延迟(RC Delay)，在先进工艺中这成为电路中信号传输速度受限的主要因素。
在降低导线电阻方面，由于金属铜具有高熔点、低电阻系数以及高抗电子迁移的特性，已取代铝广泛的用作导体连线(或内金属连线层)的材料。另外，在降低寄生电容方面，具有低k(1ow k)的介质材料被广泛应用，在90nm工艺中，人们已经开始使用k值在2.8-3.0范围内的高密度低k介质材料作为层间介质层，而在65nm及以下工艺中，对k值小于2.4的多孔的低k介质材料提出了新的需求。这些多孔低k介质材料，例如多孔MSQ、多孔PAE、多孔SiLK以及多孔SiO2，这些介质材料具有更低的介电常数，可以进一步降低寄生电容，提高器件的速度，但由于这些材料本身具有易分层(Delamination)、易断裂(Cohesive cracking)和易扩散(diffusion)等缺点，参考图1A和图1B，图1A为多孔低k介质材料的局部放大图，图1B为由该多孔低k介质材料形成的层间介质层110以及其间形成的导线120的示意图，材料本身的缺点给集成工艺带来巨大的挑战，比如，在一些具有机械特性的工艺制造中，如化学机械研磨(CMP)、晶圆切割、晶片封装等，会造成多孔材料的分层及断裂，另外，由于多孔低k介质材料包含超过20％的孔洞，这些孔洞无序分布，也可能相互连通，这些孔洞内会被扩散进其他工艺中的材料，比如研磨材料、金属材料等，可能造成介质材料介电常数的改变以及导线120间的短路等，因此影响器件稳定性、可靠性等性能。
因此，需要提出一种能够减小器件RC延迟寄生电容且易于工艺集成的层间介质层及其制造方法和具有该层间介质层的半导体器件。
发明内容
本发明提供了一种用于半导体器件的层间介质层的制造方法，所述方法包括：提供半导体衬底及在其上形成的预定器件；在所述预定器件上形成介质层；在所述介质层内形成多个孔洞，所述孔洞未穿通所述介质层；填充所述孔洞形成孔介质层，所述孔介质层的上表面与介质层上表面基本相平。所述介质层可采用介电常数低的不具有孔洞的介质材料，所述孔洞中的孔介质层填满所述孔洞或仅填充孔洞的上部，所述孔介质层填满所述孔洞时，可优选介电常数更低的有孔洞的介质材料。
本发明还提供了一种用于半导体器件的层间介质层，所述器件包括半导体衬底以及在其上形成的预定器件，所述层间介质层包括：形成于所述预定器件上的介质层；形成于所述介质层内的多个孔洞，所述孔洞未穿通所述介质层；形成于所述孔洞内的孔介质层。所述介质层可采用介电常数低的不具有孔洞的介质材料，所述孔洞中的孔介质层填满所述孔洞或仅填充孔洞的上部，所述孔介质层填满所述孔洞时，可优选介电常数更低的有孔洞的介质材料。
本发明还提供了一种具有该层间介质层的半导体器件，所述器件包括：半导体衬底及其上的预定器件；形成于所述预定器件上的介质层；形成于所述介质层内的多个孔洞，所述孔洞未穿通所述介质层；形成于所述孔洞内的孔介质层。所述介质层可采用介电常数低的不具有孔洞的介质材料，所述孔洞中的孔介质层填满所述孔洞或仅填充孔洞的上部，所述孔介质层填满所述孔洞时，可优选介电常数更低的有孔洞的介质材料。
通过本发明的制造方法，可以在介质层内形成不互相连通的孔洞，所述孔洞内可填充具有更低介电常数的多孔低k介质材料，或者仅封住孔洞的上部以在介质层内形成孔，具有这种结构的层间介质层，具有较低的介电常数，减小了器件的RC延迟，也更便于工艺集成，而且由于介质层内的孔洞并未相互连接，不会造成介质材料介电常数的改变以及导线间的短路，使器件具有更好的稳定性和可靠性，从而提高了器件的性能。
附图说明
图1A示出了现有技术的多孔低k介质材料的局部放大图；
图1B示出了现有技术多孔低k介质材料形成的内金属介质层示意图；
图2示出了本发明实施例的用于半导体器件的层间介质层的制造方法的流程图；
图3-15示出了本发明实施例的用于半导体器件的层间介质层各个制造阶段的示意图；
图16示出了本发明实施例中氧化铝版模的示意图。
具体实施方式
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
图2示出了本发明实施例的用于半导体器件的层间介质层制造方法的流程图。在步骤S01，提供半导体衬底200及在其上形成的预定器件300，参考图3。衬底200包括位于晶体结构中的硅衬底(例如晶片)，还可以包括其他基本半导体或化合物半导体，例如Ge、GeSi、GaAs、InP、SiC或金刚石等。根据现有技术公知的设计要求(例如p型衬底或者n型衬底)，衬底200可以包括各种掺杂配置。此外，可选地，衬底200可以包括外延层，可以被应力改变以增强性能，以及可以包括绝缘体上硅(SOI)结构。
所述预定器件300可以制作有晶体管、二极管、层间介质层、其他半导体组件或者是其他的金属内连线层。参考图3，图3示出了本发明的预定器件300的一个实施例，首先在半导体衬底200上依次形成栅介质层202以及栅电极204。而后，进行离子注入，在半导体衬底200内形成源/漏浅结208，所述源/漏浅结208可以包括源漏延伸区和/或halo区。而后，在所述栅介质层202和栅电极204的侧壁形成侧墙206，并以栅电极204和侧墙206为掩膜，进行离子注入，在栅电极204两侧的半导体衬底内形成源/漏区210，并退火扩散。而后，覆盖所述器件形成层间介质层212，以及在位于源/漏区210的层间介质层212内形成接触214，以及在其上形成第一金属内连线层216，上述预定器件300的结构和形成方法仅是示例，还可以是其他的半导体器件，还可以包括其他的半导体部件以及其他介质层、其他的金属内连线层等，此处仅为示例，对本发明并不做任何限定。
在步骤S02，在所述预定器件300上形成介质层310，如图3所示。可以通过在所述预定器件300上沉积介质材料来形成，所述介质材料可以为SiO2或其他任意介质材料，所述介质层310可以采用常规沉积工艺形成，例如溅射、PLD、MOCVD、ALD、PEALD或其他合适的方法。
在步骤S03，在所述介质层310内形成多个孔洞340，所述孔洞340未穿通所述介质层310，参考图7。在本发明实施例中，可以通过先形成具有多个穿孔的掩膜版，而后以掩膜版为掩膜，刻蚀所述介质层，在所述介质层内形成未穿通所述介质层的孔洞。图4-图6示出了本发明形成掩膜版的一个优选的实施例，首先，在所述介质层310上沉积金属铝以形成金属铝层320，如图4所示，可选地，可以根据需要，进一步将金属铝层320图形化，仅留下部分金属铝层320，如图5所示。而后，进行阳极氧化铝(AAO：Anodic Aluminum Oxide)工艺，所述金属铝层320被氧化为具有多个穿孔330的氧化铝版模320，如图6所示。图16示出了通过AAO工艺形成的氧化铝版模320的结构，所述氧化铝版模320具有多个穿孔330，穿孔330的大小均匀、具有基本相同的形状，并呈现周期性的排列方式，穿孔的直径为大约1至60纳米，穿孔间的距离为大约1至60纳米。
在另外的实施例中，所述孔洞还可以通过复杂的光刻的方法来形成具有较小孔径、孔间距小的穿孔的掩模版。在另一个实施例中，可以通过LELE(Litho-Ething Litho-Etching)的工艺形成掩膜版，图12-15示出了LELE形成掩膜版的示意图，首先，在介质层上形成第一311和第二硬掩膜层312，如图12所示，并进行第一次掩膜313，例如涂光刻胶涂层后进行第一次曝光，而后刻蚀图形化第一硬掩膜层311，并去除掩膜313，如图13所示，而后进行第二次掩膜314，例如涂光刻胶涂层后进行第二次曝光，如图14所示，而后以掩膜314和图形化后的第一硬掩膜层311为掩膜，刻蚀图形化第二硬掩膜层312，并去除掩膜314和第一硬掩膜层311，从而形成了具有较小孔径、孔间距小的穿孔的掩模版312，如图15所示。
在又一个实施例中，可以通过LFLE的方法(Litho-Freeze Litho-Etch)来形成具有较小孔径、孔间距小的穿孔的掩模版(图中未示出)，具体来说，首先在介质层上形成硬掩膜层，并在其上掩膜，如光刻胶层，而后第一次曝光所述光刻胶层，并进行冷冻，而后进行第二次曝光，以形成孔径小的掩膜，而后刻蚀所述硬掩膜层以形成具有较小孔径、孔间距小的穿孔的掩模版。
在又一个实施例中，还可以通过借助辅助侧墙的方法(Patterning withaid from spacer)来形成具有较小孔径、孔间距小的穿孔的掩模版(图中未示出)，具体来说，首先在介质层上形成硬掩膜层，而后在所述硬掩膜层上形成间隔排列的辅助层及其侧墙，而后去除辅助层，并以侧墙为掩膜图形化硬掩膜层，以形成具有多个穿孔的掩膜版。
由上述方法形成的具有多个穿孔的掩膜版，其穿孔呈现周期性的排列方式，具有较小孔径和孔间距，穿孔的直径为大约1至60纳米，穿孔间的距离为1至60纳米。
而后，以掩膜版为掩膜，利用刻蚀技术，例如RIE的方法，通过其穿孔，刻蚀所述介质层310在其内形成孔洞340，所述孔洞340未穿通所述介质层310，如图7所示。在所述介质层310内形成多个孔洞340后，可选择地，可以将所述掩膜版去除，从而在介质层内形成了小孔径及小孔间距的孔洞。
在步骤S04，填充所述孔洞340形成孔介质层350，所述孔介质层350的上表面与介质层310上表面基本相平。在本发明的一个实施例中，可以通过将所述孔洞340填满介质材料形成孔介质层350，如图8所示，所述孔介质层350优选地选择介电常数较低的低k介质材料，例如，有孔洞的材料，如MSQ、PAE、SiLK、SiO2，以及非晶结构碳等，这些介质材料的介电常数在1.1至2.0之间，可以通过SOD、CVD或其他合适的方法沉积形成。在本发明另一个实施例中，可以通过只填充孔洞340的上部形成孔介质层350，如图9所示，所述孔介质层350可以为任意介质材料，例如SiO2、Si3N4等，优选大原子材料通过快速沉积的方法形成。而后，对器件进行平坦化处理，例如湿法刻蚀或CMP的方法，去除介质层310之上的孔介质层350和氧化铝版模320使孔介质层350的上表面与介质层310的上表面大致相平，从而形成了如图10、图11所示的层间介质层。而后可以根据需要进行后续的工艺步骤，例如在其内或其上形成另一金属内连线层，以及另一层间介质层或其他部件。
以上对本发明实施例形成层间介质层的方法进行了描述，通过本发明的制造方法，可以在介电常数较低的介质层内形成不互相连通的孔洞，所述孔洞内可填充具有更低介电常数的多孔低k介质材料，或者仅封住孔洞的上部以在介质层内形成孔，这种结构的层间介质层具有较低的介电常数，减小了器件的RC延迟，也更便于工艺集成，而且由于介质层内的孔洞并未相互连接，不会造成介质材料介电常数的改变以及导线间的短路等，使器件具有更好的稳定性和可靠性，从而提高了器件的性能。
本发明还提供了由上述方法形成的用于半导体器件的层间介质层，如图10、图11所示，所述器件包括半导体衬底200以及在其上形成的预定器件300，所述层间介质层包括：形成于所述预定器件300上的介质层310；形成于所述介质层310内的多个孔洞340，所述孔洞340未穿通所述介质层310；形成于所述孔洞340内的孔介质层350。所述介质层310可优选采用介电常数低的介质材料，所述孔洞340中的孔介质层350填满所述孔洞340或仅填充孔洞340的上部，所述孔介质层350填满所述孔洞340时，如图10所示，可优选介电常数更低的有孔洞的介质材料，例如有孔洞的材料，如MSQ、PAE、SiLK、SiO2，以及非晶结构碳等，这些介质材料的介电常数在1.1至2.0之间。所述孔介质层350仅填充孔洞340的上部时，如图11所示，可以由任意介质材料形成，例如SiO2、Si3N4等。所述孔洞基本为周期性排列，且具有大致相同的形状。所述孔洞的孔径为1-60nm，所述孔洞间的间距为1-60nm。这种结构的层间介质层具有较低的介电常数，有效减小了器件的RC延迟，而且由于介质层内的孔洞并未相互连接，不会造成介质材料介电常数的改变以及导线间的短路等，使器件具有更好的稳定性和可靠性，从而提高了器件的性能。
本发明还提供了具有该层间介质层的半导体器件，如图10、图11所示，所述器件包括：半导体衬底200及其上的预定器件300；形成于所述预定器件300上的介质层310；形成于所述介质层310内的多个孔洞340，所述孔洞340未穿通所述介质层310；形成于所述孔洞340内的孔介质层350。所述介质层350可优选采用介电常数低的介质材料，所述孔洞340中的孔介质层350填满所述孔洞340或仅填充孔洞340的上部，所述孔介质层350填满所述孔洞时，如图10所示，可优选介电常数更低的有孔洞的介质材料，例如有孔洞的材料，如MSQ、PAE、SiLK、SiO2，以及非晶结构碳等，这些介质材料的介电常数在1.1至2.0之间。所述孔介质层350仅填充孔洞340的上部时，如图11所示，可以由任意介质材料形成，例如SiO2、Si3N4等。所述孔洞基本为周期性排列，且具有大致相同的形状。所述孔洞的孔径为1-60nm，所述孔洞间的间距为1-60nm。具有这种层间介质层结构的半导体器件，其层间介质层具有更低的介电常数，有效减小了器件的RC延迟，而且由于介质层内的孔洞并未相互连接，不会造成介质材料介电常数的改变以及导线间的短路等，使器件具有更好的稳定性和可靠性，从而提高了器件的性能。
以上层间介质层及半导体器件中所述的预定器件300可以包括晶体管、二极管、层间介质层、其他半导体组件或者是其他的金属内连线层。参考图3，图3示出了本发明的预定器件300的一个实施例，所述预定器件300包括：半导体衬底200上的栅介质层202和栅电极204及其侧墙206，以及衬底200内源/漏浅结208和源/漏区210，以及覆盖源/漏区的层间介质层212，以及接触214和第一金属内连线层216。所述预定器件300的结构仅是示例，还可以是其他的半导体器件结构，还可以包括其他的半导体部件以及其他介质层、其他的金属内连线层等，此处仅为示例，对本发明并不做任何限定。
虽然关于示例实施例及其优点已经详细说明，应当理解在不脱离本发明的精神和所附权利要求限定的保护范围的情况下，可以对这些实施例进行各种变化、替换和修改。对于其他例子，本领域的普通技术人员应当容易理解在保持本发明保护范围内的同时，工艺步骤的次序可以变化。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、机构、制造、物质组成、手段、方法及步骤。从本发明的公开内容，作为本领域的普通技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，其中它们执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果，依照本发明可以对它们进行应用。因此，本发明所附权利要求旨在将这些工艺、机构、制造、物质组成、手段、方法或步骤包含在其保护范围内。

Claims (28)

1.一种用于半导体器件的层间介质层的制造方法，所述方法包括：
A、提供半导体衬底及在其上形成的预定器件；
B、在所述预定器件上形成介质层；
C、在所述介质层内形成多个孔洞，所述孔洞未穿通所述介质层；
D、填充所述孔洞形成孔介质层，所述孔介质层的上表面与介质层上表面基本相平。
2.根据权利要求1所述的方法，其中所述步骤C包括：在所述介质层上形成具有多个穿孔的掩膜版，以掩膜版为掩膜刻蚀所述介质层，以在所述介质层内形成未穿通所述介质层的孔洞。
3.根据权利要求2所述的方法，其中形成所述掩膜版的步骤包括：在所述介质层上形成金属铝层，将金属铝层氧化为具有多个穿孔的氧化铝版模，以所述氧化铝版模为掩模板。
4.根据权利要求2所述的方法，其中形成所述掩膜版的步骤包括：在所述介质层上依次形成第二硬掩膜层和第一硬掩膜层；通过第一次掩膜形成图形化的第一硬掩膜层；通过第二次掩膜及图形化的第一硬掩膜层形成图形化的第二硬掩膜层，从而形成具有多个穿孔的掩膜版。
5.根据权利要求2所述的方法，其中形成所述掩膜版的步骤包括：在所述介质层上形成硬掩膜层；通过掩膜并两次曝光掩膜的方法，图形化所述硬掩膜层形成具有多个穿孔的掩膜版。
6.根据权利要求2所述的方法，其中形成所述掩膜版的步骤包括：在所述介质层上形成硬掩膜层；在所述硬掩膜层上形成间隔排列的辅助层及其侧墙；去除辅助层并以侧墙为掩膜图形化硬掩膜层，以形成具有多个穿孔的掩膜版。
7.根据权利要求1-6中任一项所述的方法，其中所述孔洞和穿孔基本为周期排列，且具有基本相同的形状。
8.根据权利要求1-6中任一项所述的方法，其中所述孔洞和穿孔的孔径为1-60nm。
9.根据权利要求1-6中任一项所述的方法，其中所述孔洞之间和穿孔之间的孔间距为1-60nm。
10.根据权利要求1所述的方法，其中所述孔介质层填满所述孔洞或仅填充所述孔洞的上部。
11.根据权利要求10所述的方法，其中所述孔介质层填满所述孔洞时，所述孔介质层由低k介质材料形成，所述低k介质材料的相对介电常数为1.1至2.0。
12.根据权利要求10所述的方法，其中所述孔介质层仅填充所述孔洞上部时，所述孔介质层由任一介质材料形成。
13.一种用于半导体器件的层间介质层，所述器件包括半导体衬底以及在其上形成的预定器件，所述层间介质层包括：形成于所述预定器件上的介质层；形成于所述介质层内的多个孔洞，所述孔洞未穿通所述介质层；形成于所述孔洞内的孔介质层。
14.根据权利要求13所述的层间介质层，其中所述孔介质层填满所述孔洞。
15.根据权利要求14所述的层间介质层，其中所述孔介质层由低k介质材料形成，所述低k介质材料的相对介电常数为1.1至2.0。
16.根据权利要求15所述的层间介质层，其中所述低k介质材料包括：有孔洞的MSQ、PAE、SiLK、SiO2以及非晶结构碳。
17.根据权利要求13所述的层间介质层，其中所述孔介质层填充所述孔洞的上部。
18.根据权利要求17所述的层间介质层，其中所述孔介质层由任一介质材料形成。
19.根据权利要求13所述的层间介质层，其中所述孔洞基本为周期性排列，且具有大致相同的形状。
20.根据权利要求13所述的层间介质层，其中所述孔洞的孔径为1-60nm，所述孔洞间的间距为1-60nm。
21.一种具有层间介质层的半导体器件，所述器件包括：
半导体衬底及其上的预定器件；
形成于所述预定器件上的介质层；
形成于所述介质层内的多个孔洞，所述孔洞未穿通所述介质层；
形成于所述孔洞内的孔介质层。
22.根据权利要求21所述的器件，其中所述孔介质层填满所述孔洞。
23.根据权利要求22所述的器件，其中所述孔介质层由低k介质材料形成，所述低k介质材料的相对介电常数为1.1至2.0。
24.根据权利要求23所述的器件，其中所述低k介质材料包括：有孔洞的MSQ、PAE、SiLK、SiO2以及非晶结构碳。
25.根据权利要求21所述的器件，其中所述孔介质层填充所述孔洞的上部。
26.根据权利要求25所述的器件，其中所述孔介质层由任一介质材料形成。
27.根据权利要求21所述的器件，其中所述孔洞基本为周期性排列，且具有大致相同的形状。
28.根据权利要求21所述的器件，其中所述孔洞的孔径为1-60nm，所述孔洞间的间距为1-60nm。
CN201010215116.9A 2010-06-22 2010-06-22 层间介质层、具有该介质层的半导体器件及制造方法 Active CN102299095B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201010215116.9A CN102299095B (zh) 2010-06-22 2010-06-22 层间介质层、具有该介质层的半导体器件及制造方法
US13/141,001 US8513780B2 (en) 2010-06-22 2011-02-26 Semiconductor device having inter-level dielectric layer with hole-sealing and method for manufacturing the same
PCT/CN2011/071344 WO2011160466A1 (zh) 2010-06-22 2011-02-26 层间介质层及其制造方法、具有该层间介质层的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010215116.9A CN102299095B (zh) 2010-06-22 2010-06-22 层间介质层、具有该介质层的半导体器件及制造方法

Publications (2)

Publication Number Publication Date
CN102299095A true CN102299095A (zh) 2011-12-28
CN102299095B CN102299095B (zh) 2015-09-16

Family

ID=45359410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010215116.9A Active CN102299095B (zh) 2010-06-22 2010-06-22 层间介质层、具有该介质层的半导体器件及制造方法

Country Status (3)

Country Link
US (1) US8513780B2 (zh)
CN (1) CN102299095B (zh)
WO (1) WO2011160466A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465432A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 监测寄生电容的结构
CN105990223A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种形成超低介电常数介质层的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003258095A (ja) * 2002-03-06 2003-09-12 Sony Corp 基台上の絶縁膜およびその製造方法
CN1495880A (zh) * 2002-06-25 2004-05-12 因芬尼昂技术股份公司 微结构之制造方法及微结构之排列
CN1537330A (zh) * 2000-12-20 2004-10-13 ض� 利用铜扩散阻挡结构的高多孔低k电介质膜的结构加强
CN101660187A (zh) * 2009-09-15 2010-03-03 中山大学 基于预成型阳极氧化铝的亚微米图形衬底制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5461003A (en) * 1994-05-27 1995-10-24 Texas Instruments Incorporated Multilevel interconnect structure with air gaps formed between metal leads
US6140200A (en) * 1998-09-02 2000-10-31 Micron Technology, Inc. Methods of forming void regions dielectric regions and capacitor constructions
US7067414B1 (en) * 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
DE19957302C2 (de) * 1999-11-29 2001-11-15 Infineon Technologies Ag Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung
DE10109778A1 (de) * 2001-03-01 2002-09-19 Infineon Technologies Ag Hohlraumstruktur und Verfahren zum Herstellen einer Hohlraumstruktur
US6620727B2 (en) * 2001-08-23 2003-09-16 Texas Instruments Incorporated Aluminum hardmask for dielectric etch
US7329600B2 (en) 2004-04-02 2008-02-12 International Business Machines Corporation Low dielectric semiconductor device and process for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1537330A (zh) * 2000-12-20 2004-10-13 ض� 利用铜扩散阻挡结构的高多孔低k电介质膜的结构加强
JP2003258095A (ja) * 2002-03-06 2003-09-12 Sony Corp 基台上の絶縁膜およびその製造方法
CN1495880A (zh) * 2002-06-25 2004-05-12 因芬尼昂技术股份公司 微结构之制造方法及微结构之排列
CN101660187A (zh) * 2009-09-15 2010-03-03 中山大学 基于预成型阳极氧化铝的亚微米图形衬底制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465432A (zh) * 2013-09-23 2015-03-25 中芯国际集成电路制造(上海)有限公司 监测寄生电容的结构
CN105990223A (zh) * 2015-02-04 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种形成超低介电常数介质层的方法
CN105990223B (zh) * 2015-02-04 2019-03-12 中芯国际集成电路制造(上海)有限公司 一种形成超低介电常数介质层的方法

Also Published As

Publication number Publication date
CN102299095B (zh) 2015-09-16
WO2011160466A1 (zh) 2011-12-29
US8513780B2 (en) 2013-08-20
US20120217623A1 (en) 2012-08-30

Similar Documents

Publication Publication Date Title
US10861742B2 (en) Interconnect structure having an etch stop layer over conductive lines
US10755969B2 (en) Multi-patterning techniques for fabricating an array of metal lines with different widths
US20080182405A1 (en) Self-aligned air-gap in interconnect structures
KR101401758B1 (ko) 자가정렬된 상호접속 및 블록킹 부분을 갖는 반도체 디바이스
US9130017B2 (en) Methods for forming interconnect structures of integrated circuits
US10714389B2 (en) Structure and method using metal spacer for insertion of variable wide line implantation in SADP/SAQP integration
TWI525746B (zh) 多層元件及其製作方法
TW201913837A (zh) 半導體裝置和其製造方法
US11056426B2 (en) Metallization interconnect structure formation
TWI701738B (zh) 半導體結構的製備方法
CN104465508A (zh) 空气隙的形成方法
US10043824B2 (en) Semiconductor device including a vacuum gap and method for manufacturing the same
TWI641147B (zh) 半導體裝置及其製造方法
CN102299095B (zh) 层间介质层、具有该介质层的半导体器件及制造方法
KR100752174B1 (ko) 2개의 시드층을 이용한 반도체 소자의 구리 배선 형성 방법
JP2023553604A (ja) セルフアラインされたトップ・ビア
TW202230530A (zh) 半導體結構與其形成方法
US9761481B2 (en) Integrated circuits and methods of forming the same with metal layer connection to through-semiconductor via
US20230136674A1 (en) Self-aligned double patterning (sadp) integration with wide line spacing
KR100557612B1 (ko) 반도체소자의 금속배선 형성방법
CN115602619A (zh) 半导体结构
CN117995764A (zh) 改善后段截断填充空隙的方法
CN111261579A (zh) 电子元件及其制造方法
KR20070046391A (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR20060076391A (ko) 반도체 소자의 패드 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant