CN102291139A - 一种用于折叠内插型模数转换器的失调自动消除电路 - Google Patents

Abstract

一种用于折叠内插型模数转换器的失调自动消除方法。失调自动消除模块由预输入产生电路、补偿产生电路以及相关控制逻辑电路组成。失调自动消除模块产生准确的失调补偿，并作用到模数转换器的输入。在进行失调自动消除时，模数转换器输入端不接收外部输入；而是控制预输入信号产生电路产生一组模拟信号，作为模数转换器的输入。再对模数转换器比较器的输出进行处理，以判断当前的补偿是否合理。并按照一定的调整方式对补偿进行调整，最终得到可消除模数转换器失调的准确补偿。在模数转换器工作时，将所得到的补偿作用在模数转换器的输入，从而消除模数转换器中存在的失调，提高模数转换器的精度。

Description

一种用于折叠内插型模数转换器的失调自动消除电路

技术领域

本发明涉及一种用于折叠内插型模数转换器的失调自动消除电路，属于集成电路模数转换器设计领域，主要应用于消除折叠结构高速模数转换器的失调，提高模数转换器的精度。

背景技术

模数转换器的功能是将输入的模拟信号转化成输出的数字信号。高速模数转换器是能够应用于高采样率场合的模数转换器，按照其结构划分，可分为流水线型、全并行型、折叠型、内插型等结构。其中全并行型模数转换器可以实现最快的转换速度，但是由于其结构的限制，在实现较高精度时，会占用巨大的面积和功耗。而折叠型模数转换器在不会明显降低转换速度的情况下，能够减少所需预放大器的个数，从而减小面积和降低功耗。内插型模数转换器在不会明显降低转换速度的情况下，能够减少所需比较器的个数，从而减小面积和降低功耗。在实际应用中，通常结合折叠型模数转换器和内插式模数转换器的优点，设计折叠内插型模数转换器，以实现低功耗的高速模数转换器。折叠内插型模数转换器已经广泛的应用于双极和BiCMOS工艺，转换位数在8～12位之间。而在CMOS工艺下，由于工艺条件的限制，精度多在8位以下。而最主要的原因就是存在的失调问题。

对折叠内插型模数转换器而言，存在着诸多影响精度的因素：参考电压的非线性、折叠预放大器的失调、插值误差、折叠电路尾电流源的失配、采样保持电路引入的误差、比较器的失调等。上述各因素均将直接影响模数转换器的精度，而折叠预放大器的失调直接反映在模数转换器的传输特性上，对精度的影响最大。为了达到N位转换的要求，模数转换器的失调V_OS应该满足：

V_OS≤V_FS/2^N

其中V_FS为模数转换器的满量程范围。

对于存在的失调，可以通过放大如预放大器等组成部分器件的尺寸，以降低不匹配带来的失调。但是一般来说，这种方式并不被采纳，因为大尺寸的晶体管不仅增大了电路的面积，而且加大了采样保持电路的负载电容，不利于模数转换器的高速转换。通常采用其它的电路技术，以降低模数转换器的失调，进而提高模数转换器的精度。通常来说，目前用于减小模数转换器的失调的技术共有两类：第一类是对模拟电路进行改进，通过对模拟器件结构的创新设计，从而降低模拟电路的失调。第二类是通过数字逻辑对模数转换器进行校准，从而降低失调的影响，提高模数转换器的精度。

图1给出了现有的第一种减小模数转换器失调的技术。该技术通过减小预放大器的失调，进而减小模数转换器的失调。由于预放大器的失调对模数转换器的影响相对较大，采用这种方式可以很大程度地减小模数转换器的失调。该电路由输入端开关S₁、S₂，预放大器A₁，输出端串联电容C₁、C₂，输出端开关S₃、S₄组成。V_OS代表存在的失调电压，假设预放大器A₁的增益为A_V。若输入端开关S₁、S₂短接，则此刻预放大器的输出V_OUT＝A_VV_OS。而且，在这个期间，输出端开关S₃、S₄也短接。可以注意到，此刻在输入为零的时候，大小为A_VV_OS的电荷被存储在输出端串联的电容C₁、C₂上。当所有的节点电压都稳定，并且A_VV_OS被存储在C₁、C₂上时，等于零的差分输入会在输出端产生等于零的输出差值。因此，当输入开关S₁、S₂以及输出端开关S₃、S₄断开时，由预放大器A₁、输出端串联电容C₁、C₂构成的电路呈现出零失调电压，而且仅仅放大输入差分电压的变化量。当预放大器A₁输入信号时，电容上存储的失调电压与预放大器的失调电压相抵消，从而起到消除失调的作用。

这种技术的缺点有两个：(1)电容下极板的寄生参数会减小电路中极点的值，从而降低相位裕度。即使在开环放大器中，这种寄生效应也会限制稳定速度，强化速度和功耗之间的折衷关系。(2)由于集成工艺制作的开关存在泄漏电流导致电容放电，自动调零必须隔段时间进行一次，所需时间较长，不利于高速转换。同时，该技术仅能对预放大器的失调进行抵消，并不能够对转换器转换路径上其他器件的失调进行消除，例如采样保持电路、比较器、折叠器等部分。

图2给出了现有的第二种减小模数转换器失调的技术。与图1相同，该技术也是通过降低预放大器的失调进而减小模数转换器的失调。该电路由预放大器阵列201、202、203以及电阻阵列组成。输入V_IN与参考电压V_REF经过预放大器阵列后产生放大后的信号，其输出端的节点如204～209所示。电阻阵列将相邻的输出端节点一一相连，如在电路图中将204、206、208逐次相连，将205、207、209逐次相连。通过这种方式的相连，可以使得预放大器的失调不仅与自身有关，同时也与临近的预放大器的失调有关，从而能够降低随机失调对预放大器的影响，这种降低预放大器失调的技术也被称作平均失调技术。假设N个预放大器的线性范围重叠且假定失调不相关，则输出信号的过零点精度可以提高

倍。值得注意的是，只有预放大器的个数很大时，平均技术对预放大器失调的抑制效果才明显。同时，也存在负面的影响，例如平均电阻会减小折叠的增益。该技术同图1所述的技术相同，同样只能够对预放大器的失调有平均抑制作用，并不能够对转换器中其他器件的失调进行消除，例如采样保持电路、比较器、折叠器等部分。

图3给出了现有的第三种减小模数转换器失调的技术。与图1、图2所述的模拟方式不同，该技术通过数字方式减小模数转换器失调的影响，进而提高模数转换器的精度。常见的数字冗余码、查表校对法、统计校对法等数字校正方法通常用于流水线型模数转换器，并不适合于折叠内插高速模数转换器。图3给出的是一种可用于高速模数转换器失调消除的技术。由缓冲器301、转换电路302、编码逻辑电路303、校准逻辑304以及校准输入305等部分组成。在进入校准状态后，模数转换器不接受外部输入，由305在304的控制下输入一组预设的校准输入常量，该模拟输入经过缓冲器、转换通道、编码电路后产生最终的数字码输出。校准逻辑304对输出的数字码进行判断，判断其是否为正确输出，若不正确时，对采样保持电路和ADC转换通道电路进行校准，直到输出的数字码与预期的目标相同为止。305处产生校准输入；306处通过一定的次序将i组预设值作为模数转换器的输入；307处按照一定的次序使用j组预设值对301进行补偿，直到303处产生正确的输出为止，确定补偿的值；308处按照一定的次序使用k组预设值对301进行补偿，直到303处产生正确的输出为止，确定补偿的值；309处按照一定的次序使用l组预设值对参考电压进行调整，直到303处产生正确的输出为止，确定参考电压调整的值。确定这些相应的值之后，模数转换进行正常工作时采用上述确定的值，从而能够克服存在的失调，提高模数转换器的精度。

该技术可对模数转换器失调进行消除，同时也不会影响模数转换器的速度，适用于高速模数转换器。这种技术也存在着一些缺点，使得其在应用于折叠内插型模数转换器时面临挑战：(1)进行校准时，内部分别预设了j、k、l组向量对缓冲器和转换通道进行校准，设计起来相对复杂。三个向量对应着不同的参数，在进行校准时，三个向量之间的相互关系也可能为校准带来影响。(2)当模数转换器的精度不太高时，其内部预设的值相对较少，执行起来也较快；而当模数转换器的精度较高时，内部预设的值也会增多，势必会影响执行时的速度，同时也会加大逻辑电路的设计难度，增大芯片的面积。

上述三种消除模数转换器失调的技术，虽然能够对模数转换器的失调进行不同程度的消除，但是仍然存在着较大的局限性，不能够满足高速折叠内插型模数转换器的要求。

发明内容

本发明的技术解决问题是：克服现有技术的不足，提供一种用于折叠内插型模数转换器的失调自动消除电路，可以自动消除折叠结构高速模数转换器的失调，提高模数转换器的精度。

本发明的技术解决方案是：

一种用于折叠内插型模数转换器的失调自动消除电路，包括控制逻辑模块、补偿产生模块、预输入信号产生模块、输入选择开关和折叠内插模数转换模块；

控制逻辑模块接收折叠内插模数转换模块的输出，根据所述折叠内插模数转换模块的输出产生补偿控制信号给补偿产生模块、产生预输入控制信号给预输入信号产生模块、产生输入选择控制信号给输入选择开关；补偿产生模块根据接收到的补偿控制信号生成补偿电压作为折叠内插模数转换模块的一个输入；预输入信号产生模块根据接收到的预输入控制信号选择对应的预输入信号，之后输出给输入选择开关；输入选择开关同时还接收所述折叠内插型模数转换器的输入信号以及控制逻辑模块输出的选择控制信号，并且根据所述选择控制信号决定输出所述预输入信号或者所述折叠内插型模数转换器的输入信号；折叠内插模数转换模块将输入选择开关的输出信号和补偿产生模块输出的补偿电压相加之后，进行模数转换，输出数字信号作为所述折叠内插型模数转换器的输出，同时将所述数字信号输入给控制逻辑模块。

所述控制逻辑模块内包含计数器，该计数器产生的值会作为补偿控制信号输入给补偿产生模块，且控制逻辑模块通过如下步骤运行：

(1)初始化控制逻辑模块，包括：

(a)控制逻辑模块内的计数器初值设置为零，即使得补偿产生模块的输出为零；且设置计数器的步长为2^i-2，i为计数器的位数，且i∈[4，5，6，7，8]；

(b)输出预输入控制信号给预输入信号产生模块，且选择第j组预输入信号给输入选择开关，且j＝1；

(c)输出选择控制信号给输入选择开关，使得输入选择开关输出所述预输入信号；

(2)判断折叠内插模数转换模块的数字输出是否为0，若为0，则按照步长增加计数器的值，并将增加后的计数器的值作为补偿控制信号输入给补偿产生模块，之后进入步骤(3)；若不为0，则按步长减小计数器的值，并将减小后的计数器的值作为补偿控制信号输入给补偿产生模块，之后进入步骤(3)；

(3)输出预输入控制信号给预输入信号产生模块，使得预输入信号产生模块根据预输入控制信号选择第j+1组预输入信号给输入选择开关，之后进入步骤(4)且令j＝j+1，j为正整数；

(4)判断是否成立，若成立，则返回步骤(2)；若不成立，则将计数器的步长设置为2^i-3且令变量K加1，K的初始值为0，i为计数器的位数，i∈[4，5，6，7，8]，K为自然数，之后进入步骤(5)；其中，N为所述折叠内插型模数转换器的位数，F为所述折叠内插型模数转换器的折叠系数，均为设计时已知参数；

(5)判断K＝4是否成立，若不成立，则返回步骤(2)；若成立，则改变控制逻辑模块输出给输入选择开关的选择控制信号，使得输入选择开关根据选择控制信号输出所述折叠内插型模数转换器的输入信号，经过折叠内插模数转换模块转换成数字信号作为所述折叠内插型模数转换器的输出。

本发明与现有技术相比的有益效果是：

(1)本发明提出的一种用于折叠内插型模数转换器的失调自动消除电路，不依赖外部的任何输入信号，对于失调的消除完全通过片上电路实现，实现起来更为简单。同时，本发明失调自动消除电路不会影响折叠内插型模数转换器的转换速度，在模数转换器保持较高速度的条件下仍能对其失调进行有效消除。

(2)本发明提出的一种用于折叠内插型模数转换器的失调自动消除电路，不同于背景技术中的第一种以及第二种现有技术只能仅仅对放大器进行失调消除，本发明可对折叠内插型模数转换器中的所有关键电路，如采样保持电路、预放大器、折叠器、比较器等均能够实现有效的失调消除。相比而言，本发明提出的失调自动消除电路效率更高，对模数转换器的精度改善也更加明显。

(3)本发明提出的一种用于折叠内插型模数转换器的失调自动消除电路，不同于背景技术中的第三种现有技术对缓冲器、模数转换器转换通道的失调采用不同变量进行分别消除的方法，本发明对于采样保持电路、模数转换器转换通道的失调同时进行补偿，使得失调自动消除电路更易实现、执行效率更高。

附图说明

图1为现有的第一种减小模数转换器失调的电路原理示意图；

图2为现有的第二种减小模数转换器失调的电路原理示意图；

图3为现有的第三种减小模数转换器失调的电路原理示意图；

图4为本发明的折叠内插型模数转换器失调自动消除电路示意图；

图5为本发明的折叠内插型模数转换模块结构示意图；

图6为本发明预输入信号产生模块生成的预输入信号示意图；

图7为本发明控制逻辑模块的工作流程图；

图8为本发明控制逻辑模块调整补偿的第一种方式；

图9为本发明控制逻辑模块调整补偿的第二种方式；

图10为本发明用于多通道模数转换器的结构示意图。

具体实施方式

本发明提供了一种用于折叠内插型模数转换器的失调自动消除电路，包括控制逻辑模块、补偿产生模块、预输入信号产生模块、输入选择开关和折叠内插模数转换模块。采用所述失调自动消除电路的模数转换器的原理图如图4所示，由折叠内插模数转换模块401、失调自动消除模块402、输入选择开关406组成。输入的模拟信号通过所述折叠内插模数转换器后，产生数字信号输出。由于存在的器件失配等影响，使得所述折叠内插模数转换电路401存在失调，此失调与所述模数转换器的输入V_IN相加，作用到所述折叠内插模数转换器的输入端，影响模数转换的数字信号输出，从而降低所述折叠内插模数转换器的精度。

假设所述折叠内插模数转换电路401产生的全部失调为V_OS，则此时模数转换器中比较器的实际输入V_IN′为：

V_IN′＝V_OS+V_IN

实际的输入为失调电压和输入电压之和。失调自动消除模块402产生一个与V_OS大小相等，相位相反的补偿电压V_compensate。则此时在模数转换器的实际输入V_IN′为：

V_IN′＝V_OS+V_IN+V_compensate＝V_IN

产生的V_compensate作用到模数转换器的输入端，从而能与模数转换器的失调电压相抵消，从而使模数转换器的失调得到消除。

所述失调自动消除模块402由控制逻辑模块403、补偿产生模块404、预输入信号产生模块405组成。所述控制逻辑模块403接收折叠内插模数转换模块的401输出，根据所述折叠内插模数转换模块的输出产生补偿控制信号给补偿产生模块404、产生预输入控制信号给预输入信号产生模块405、产生输入选择控制信号给输入选择开关406；所述补偿产生模块404根据接收到的补偿控制信号生成补偿电压作为折叠内插模数转换模块401的一个输入；预输入信号产生模块405根据接收到的预输入控制信号选择对应的预输入信号，之后输出给输入选择开关406；输入选择开关406同时还接收所述折叠内插型模数转换器401的输入信号以及控制逻辑模块403输出的选择控制信号，并且根据所述选择控制信号决定输出所述预输入信号或者所述折叠内插模数转换模块的输入信号；折叠内插模数转换模块401将输入选择开关406的输出信号和补偿产生模块404输出的补偿电压相加之后，进行模数转换，输出数字信号作为所述折叠内插模数转换模块的输出，同时将所述数字信号输入给控制逻辑模块403。

所述补偿产生模块404接收来自控制逻辑模块403的补偿控制信号，并按该补偿控信号生成对应的补偿电压。所述补偿产生模块404既可产生单端输出，也可以产生差分输出，以实现不同条件下的补偿电压调整。所述补偿产生模块404可采用多种形式实现，如数模转换器、宽长比成比例的MOS管并联阵列等，均能够按照控制逻辑403的补偿控制信号产生对应的补偿。

输入选择开关406接收控制逻辑模块产生的选择控制信号，以对实际输入信号V_IN和预输入信号之间进行选择。在失调自动消除模块402工作时，将预输入信号作为所述折叠内插模数转换模块的输入；而处于正常量化状态时，将实际输入信号V_IN作为所述折叠内插模数转换模块的输入。而由于所述折叠内插型模数转换器为高速模数转换器，其输入信号通常也都为高频信号。故所述输入选择开关406应同时具有低失真、高带宽等特性。输入选择开关406的实现可以采用多种方式实现，如采用CMOS互补型开关电路和自举型开关均能实现。

所述折叠内插模数模数转换模块401接收来自输入选择开关406的输出信号，并对此模拟信号进行模数转换，产生数字输出。图5为本发明的折叠内插转换模块结构示意图，其内部结构包括：折叠内插模数模数转换细通道转换电路501和折叠内插模数转换粗通道转换电路502；采样保持电路503；编码电路504等组成部分。所述细通道转换电路501由预放大器阵列、折叠器阵列、内插网络以及比较器阵列组成，产生对输入模拟信号的低位数字输出。所述折叠内插模数模数转换粗通道转换电路502由预放大器阵列以及比较器阵列组成，产生输入信号的高位数字输出。低位输出和高位输出经编码电路后，生成所述折叠内插型模数转换器的最终数字输出。其中细通道501和粗通道502中的预放大器、折叠器、内插网络、比较器等组成部分以及采样保持电路508存在的失调是所述折叠内插模数转换模块的主要失调组成部分，而上述失调组成部分经过失调自动消除电路503均能够得到有效消除。

预输入信号产生模块405根据接收到的预输入控制信号选择对应的预输入信号，之后输出给输入选择开关406。图6给出了预输入信号产生模块405产生的预输入信号示意图。如图所示，所述预输入信号产生模块405将所述折叠内插型模数转换器的差分输入信号V_IN的连续线性范围划分为若干个小区间(V₁，V₂，V₃......)，这些离散小区间的值为所述预输入信号产生模块405产生的预输入模拟电压信号。不同于所述折叠内插型模数转换器原输入信号V_IN的线性范围，预输入信号为在一段时间内保持不变化的模拟电压。当预输入信号产生模块405接收到控制逻辑模块403产生的预输入控制信号时，一组预输入信号被选中，该差分模拟电压输入给输入选择开关406。若预输入控制信号不发生改变时，该预输入信号一直保持不变，输入给输入选择开关406；若预输入控制信号发生改变，选择该预输入控制信号对应的另一组预输入信号，保持不变直到预输入控制信号产生改变为止。预输入信号产生电路的实现可以采用多种方式，如采用电阻串联等方式实现在一定宽度的电压范围内输出多个不同的电压值。

控制逻辑模块403接收折叠内插模数转换模块的输出，根据所述折叠内插模数转换模块401的输出产生补偿控制信号给补偿产生模块404、产生预输入控制信号给预输入信号产生模块405、产生输入选择控制信号给输入选择开关406。控制逻辑模块403的流程图如图7所示。

所述控制逻辑模块403内包含计数器，该计数器产生的值会作为补偿控制信号输入给补偿产生模块404，且控制逻辑模块通过如下步骤运行：

(1)初始化控制逻辑模块403，包括：

(a)控制逻辑模块403内的计数器初值设置为零，即使得补偿产生模块404的输出为零，补偿产生模块404在初始化状态下处于平衡状态；且设置计数器的步长为2^i-2，i为计数器的位数，且i∈[4，5，6，7，8]；所述计数器的步长，即计数器每进行一次计数时以2i-2为单位量进行操作。通过对计数器步长的调整，可以使计数的效率更高，同时也更易于逻辑控制的实现。而计数器的位数i如果不够小时，可能会造成计数器调整的精度过低；如果不够大时，可能会造成范围可调整的范围过小。结合模数转换器的实际设计，其值的范围一般为i∈[4，5，6，7，8]。

(b)输出预输入控制信号给预输入信号产生模块405，且选择第j组预输入信号给输入选择开关406，且j＝1，即选择预输入信号序列中最大模拟电压值的这一组给输入选择开关406；

(c)输出选择控制信号给输入选择开关406，使得输入选择开关406输出所述预输入信号，在进入失调自动消除模式时，输入选择控制信号使得输入选择开关406输出所接收到的预输入信号给所述折叠内插模数转换模块401；

(2)对于所述折叠内插模数转换模块401的数字输出进行判定，并根据当前数字输出对计数器的值进行调整，以得到对当前预输入信号的补偿电压。判断折叠内插模数转换模块401的数字输出是否为0，若为0，表明当前输入的补偿电压不够大，不能够使得折叠内插模数转换模块401的输出产生数字翻转，则按照步长增加计数器的值，并将增加后的计数器的值作为补偿控制信号输入给补偿产生模块404，将该值存入对应寄存器，之后进入步骤(3)；若不为0，表明当前输入的补偿电压过大，已使得折叠内插模数转换模块401的输出产生数字翻转，则按步长减小计数器的值，并将减小后的计数器的值作为补偿控制信号输入给补偿产生模块404，将该值存入对应寄存器，之后进入步骤(3)；

(3)输出预输入控制信号给预输入信号产生模块405，使得预输入信号产生模块405根据预输入控制信号选择第j+1组预输入信号给输入选择开关406，即按照顺序选择下一组预输入信号，之后进入步骤(4)且令j＝j+1，j为正整数；

(4)判断

是否成立，(其中N为所述折叠内插型模数转换器的位数，F为所述折叠内插型模数转换器的折叠系数，这两个参数均为设计时已知参数)，所述预输入信号的个数即为

同时设计使整个流程执行4次，以使得调整更为充分。若成立，则表明仍未执行完预定的次数，继续进行调整，返回步骤(2)；若不成立，则表明已经执行完预定次数，将计数器的步长设置为2^i-3，调整计数器的步长，且令变量K加1，K的初始值为0，i为计数器的位数，i∈[4，5，6，7，8]，K为自然数，之后进入步骤(5)；

(5)判断K＝4是否成立，设计的计数器具备4种步长，即(2^i-2，2^i-3，2^i-4，2^i-4)，使得计数器在这4种步长下都能进行充分调整。若不成立，则表明未执行完预定程序，返回步骤(2)；若成立，则表明已经执行完了预定程序，补偿产生模块404产生的补偿电压能够对所述折叠内插模数转换模块401的失调进行消除；同时，改变控制逻辑模块403输出给输入选择开关406的选择控制信号，使得输入选择开关406根据选择控制信号输出所述折叠内插模数转换模块401的输入信号，经过折叠内插模数转换模块401转换成数字信号作为所述折叠内插型模数转换器的输出。

所述控制逻辑模块401按照图7所示流程对计数器进行不断调整，最终能够确定对于补偿产生模块404的补偿控制信号。图8以一个6位计数器为例，给出了所述计数器的逐次逼近式的调整方式。对于6位计数器而言，其需调整的步长分别为2³、2²、2¹、2⁰。假设所述折叠内插模数转换模块的实际失调如图8中的虚线部分所示。在控制逻辑模块401处于初始化状态时，计数器产生的编码为000000，补偿产生电路404处于平衡状态。由于此时补偿产生电路404产生的补偿电压尚不能够对失调进行消除，应增大补偿电压，计数器按照2³的步长增大计数器，将其调整为801所示的值。调整后，计数器的值为001000，补偿产生电路404产生的补偿电压能够对失调进行抵消，应减小其补偿电压，计数器按照2³的步长增大计数器，将其调整为802所示的值。调整后，计数器的值为000000，补偿产生电路404产生的补偿电压不能对失调进行抵消，应增大其补偿电压。803、804重复上述过程，以2³为步长对计数器进行的调整完成。之后，再依次按照2²、2¹、2⁰的补偿分别对计数器进行调整。当计数器按照上述方式完成调整后，补偿产生模块404按照计数器的值产生的补偿电压足够接近所述折叠内插模数转换模块401的实际失调。当所述折叠内插型模数转换器正常工作时，该补偿输入作用在所述折叠内插模数转换模块401的输入端，从而能够抵消折叠内插模数转换模块的失调。

图9为所述计数器的另一种逐次逼近的调整方式。图9中的前16次调整与图8相同，均是按照2³、2²、2¹、2⁰的步长对所述计数器进行调整。不同之处在于，补偿产生模块404产生的补偿电压为差分信号，在其输入值为100000时，补偿产生电路处于平衡状态。同时，还增加了四次以2⁰为步长的调整，能够增大失调自动消除系统的稳定性。在高频率时钟下，当输入信号的差距很小时(1LSB)，比较器可能会产生误码输出。因此，增加了额外的四次调整，预输入信号的保持时间是前16组信号的两倍，使得预输入信号在较长的时间内能够保持稳定，从而使得比较器的输出更稳定。其调整方法与上述方式相同，过程如901、902、903、904所示。

图10为采取所述失调自动消除电路的一种多通道折叠内插型模数转换器结构示意图。该模数转换器包含M路N位子折叠内插模数转换模块、采样保持电路、输入选择开关以及失调自动消除模块组成。其中失调自动消除模块内部包含了M组补偿产生模块、M组控制逻辑模块、1组预输入信号产生模块，可分别对M路子模数转换模块进行失调补偿，其失调自动消除模块工作方式与所述单通道折叠内插模数转换模块的失调自动消除电路相同。不同之处在于，多通道之间的子折叠内插模数转换模块由于工艺制造因素带来差异性，其失调也各不相同，在相同工作条件下对于相同的输入信号可能也会响应速度不同。因此，需设计合理的控制逻辑，使得多路模数转换器均能够得到充分调整。而多路模数转换器会按照上述工作流程M路子折叠内插模数转换模块对应的M组补偿产生模块分别进行调整，从而确定对于M路子折叠内插模数转换模块的补偿电压。通过对子ADC时钟的设计，所述多通道折叠内插型模数转换器具有多种工作形式，模数转换器的M个子折叠内插模数转换模块除采用图10所示的相同时钟T外，也可采用频率相同、相位不同的时钟，使其工作在时钟交织模式下，以实现更高采样率的模数转换器，本发明提出的失调自动消除电路对不同工作模式下的模数转换器均有效。

Claims (2)

1.一种用于折叠内插型模数转换器的失调自动消除电路，其特征在于：包括控制逻辑模块、补偿产生模块、预输入信号产生模块、输入选择开关和折叠内插模数转换模块；

控制逻辑模块接收折叠内插模数转换模块的输出，根据所述折叠内插模数转换模块的输出产生补偿控制信号给补偿产生模块、产生预输入控制信号给预输入信号产生模块、产生输入选择控制信号给输入选择开关；补偿产生模块根据接收到的补偿控制信号生成补偿电压作为折叠内插模数转换模块的一个输入；预输入信号产生模块根据接收到的预输入控制信号选择对应的预输入信号，之后输出给输入选择开关；输入选择开关同时还接收所述折叠内插型模数转换器的输入信号以及控制逻辑模块输出的选择控制信号，并且根据所述选择控制信号决定输出所述预输入信号或者所述折叠内插型模数转换器的输入信号；折叠内插模数转换模块将输入选择开关的输出信号和补偿产生模块输出的补偿电压相加之后，进行模数转换，输出数字信号作为所述折叠内插型模数转换器的输出，同时将所述数字信号输入给控制逻辑模块。

2.根据权利要求1所述的一种用于折叠内插型模数转换器的失调自动消除电路，其特征在于：所述控制逻辑模块内包含计数器，该计数器的值作为补偿控制信号输入给补偿产生模块，且控制逻辑模块通过如下步骤运行：

(1)初始化控制逻辑模块，包括：

(a)控制逻辑模块内的计数器初值设置为零，即使得补偿产生模块的输出为零；且设置计数器的步长为2^i-2，i为计数器的位数，且i∈[4，5，6，7，8]；

(b)输出预输入控制信号给预输入信号产生模块，且选择第j组预输入信号给输入选择开关，j＝1；

(c)输出选择控制信号给输入选择开关，使得输入选择开关输出所述预输入信号；

(2)判断折叠内插模数转换模块的数字输出是否为0，若为0，则按照步长增加计数器的值，并将增加后的计数器的值作为补偿控制信号输入给补偿产生模块，之后进入步骤(3)；若不为0，则按步长减小计数器的值，并将减小后的计数器的值作为补偿控制信号输入给补偿产生模块，之后进入步骤(3)；

(3)输出预输入控制信号给预输入信号产生模块，使得预输入信号产生模块根据预输入控制信号选择第j+1组预输入信号给输入选择开关，之后进入步骤(4)且令j＝j+1，j为正整数；

(4)判断

是否成立，若成立，则返回步骤(2)；若不成立，则将计数器的步长设置为2^i-3且令变量K加1，K的初始值为0，i为计数器的位数，i∈[4，5，6，7，8]，K为自然数，之后进入步骤(5)；其中，N为所述折叠内插型模数转换器的位数，F为所述折叠内插型模数转换器的折叠系数；

(5)判断K＝4是否成立，若不成立，则返回步骤(2)；若成立，则改变控制逻辑模块输出给输入选择开关的选择控制信号，使得输入选择开关根据选择控制信号输出所述折叠内插模数转换模块的输入信号，经过折叠内插模数转换模块转换成数字信号作为所述折叠内插型模数转换器的输出。

Images