CN102290066B - 循轨误差信号产生电路 - Google Patents

Abstract

一种循轨误差信号产生电路，此电路包括数字化电路、短信号移除电路以及相位比较电路。数字化电路接收由光学读取头所输出的第一拾取信号与第二拾取信号，并分别将第一拾取信号与第二拾取信号与一参考电压作比较，得到一第一数字信号与一第二数字信号。短信号移除电路，用以移除该第一数字信号与第二数字信号中小于一预设时间的脉冲，进而作为第一判断信号以及第二判断信号。相位比较电路接收第一判断信号与第二判断信号，根据第一判断信号及第二判断信号的相位差，以输出循轨误差信号。

Description

循轨误差信号产生电路

本申请是于2007年7月9日向国家知识产权局提出的申请号为200710128163.8的分案申请，原申请发明名称为“循轨误差信号产生电路”。

技术领域

本发明是有关于一种圆盘型储存媒介定位技术，且特别是有关于一种循轨误差信号产生电路。

背景技术

光储存媒体（optical storage media），例如CD、DVD，由于具有储存容量大、保存容易、成本低廉、与数据不易损害等优点，已逐渐取代传统的磁性储存媒体（magnetic storage media），而成为现代不可或缺的储存媒体之一。由于近年来光学技术的快速发展，使得光储存媒体的容量越来越高。相对的，光储存媒体的轨道数目也越来越多。因此，光储存媒体的轨道定位技术也越来越重要。

图1是现有循轨方法的示意图。请参照图1，其中标示11的位置表示光驱(optical disk drive)的光学读取头（Pick-Up Head）所在位置。光学读取头11在光盘上的照射区域依其位置可区分为A、B、C、D等4个区块。光储存媒体的轨道分为凸轨（Land）以及凹轨（Groove）。现有的循轨误差（TrackingError,简称TE）信号的计算方法为TE=φ(IA+IC)-φ(IB+ID)，其中IA、IB、IC、ID为拾取信号，分别表示感光子A、B、C、D所检测到的光强度。

图2为现有欧洲计算机制造商协会(简称EMCA)标准中，循轨误差信号产生电路的电路方块图。请参考图2，此电路包括一个包括四个感光子的光学读取头201、两个加法放大器202与203、两个均衡器204与205、两个比较器206与207、一个相位比较器208、两个低通滤波器209、210以及一差动放大器211。首先，加法放大器202将拾取信号IA与IC相加得到(IA+IC)，加法放大器203将拾取信号IB与ID相加得到(IB+ID)。由于(IA+IC)以及(IB+ID)信号的高频部分较微弱。故均衡器204与205会分别将(IA+IC)信号以及(IB+ID)信号的高频短信号放大。之后，透过比较器206与207、相位比较器208、低通滤波器209、210以及一差动放大器211以产生循轨误差信号。

现有美国专利公告第US5258968号、美国专利公告第US6137755号以及台湾专利申请早期公开第TW200421324号分别是对上述EMCA标准所提出的电路所作了一些改良。然而，上述对循轨误差信号作改善的作法，并未提及改良或简化均衡器。由于均衡器以及其前级的模拟电路是非常占据集成电路的布局面积，故集成电路布局面积将会需要很大，也就表示产品的成本势必要增加，产品竞争力也会跟着下降。

发明内容

有鉴于此，本发明的目的就是在提供一种循轨误差信号产生电路，在不需要均衡器的前提下，用数字的方式，产生与使用均衡器的循轨误差信号产生电路同样精准的循轨误差信号，以达到准确定位光学读取头的目的。

本发明的目的就是在提供一种循轨误差信号产生电路，用以减低成本。

为达上述或其它目的，本发明提出一种循轨误差信号产生电路，用以根据一光学读取头所输出的一第一拾取信号以及一第二拾取信号，以输出循轨误差信号，其中，所述的第一拾取信号以及所述的第二拾取信号分别表示所述的光学读取头的一第一感光子与一第二感光子所测量到主光束反射的光强度，所述的循轨误差信号产生电路包括：

一数字化电路，耦接所述的光学读取头，用以接收所述的第一拾取信号与所述的第二拾取信号，并分别将所述第一拾取信号和所述第二拾取信号均与一参考电压进行比较，进而得到一第一数字信号与一第二数字信号；其中，所述的数字化电路包括：

一第一比较器，其第一端接收所述的第一拾取信号，其第二端接收所述的参考电压，其输出端输出所述的第一数字信号，当所述的第一拾取信号大于所述的参考电压时，所述的第一数字信号被设为第一逻辑状态，否则，所述的第一数字信号被设为第二逻辑状态；以及

一第二比较器，其第一端接收所述的第二拾取信号，其第二端接收所述的参考电压，其输出端输出所述的第二数字信号，当所述的第二拾取信号大于所述的参考电压时，所述的第二数字信号被设为第一逻辑状态，否则所述的第二数字信号被设为第二逻辑状态；

一短信号移除电路，用以移除所述的第一数字信号与所述的第二数字信号中，小于一第一预设时间的脉冲以作为一第一判断信号以及一第二判断信号，其中，所述的短信号移除电路包括：

一第一或门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一与门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一短脉冲移除电路，其输入端耦接所述的第一或门的输出端，将所述的第一或门的输出端所输出的信号中小于所述的第一预设时间的脉冲移除后输出；

一第二短脉冲移除电路，其输入端耦接所述的第一与门的输出端，将所述的第一与门的输出端所输出的信号中小于所述的第一预设时间的脉冲移除后输出；

一第一延迟电路，其输入端接收所述的第一数字信号，将所述的第一数字信号延迟一预定时间后输出；

一第二延迟电路，其输入端接收所述的第二数字信号，将所述的第二数字信号延迟所述的预定时间后输出；

一第二与门，其第一输入端耦接所述的第一延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第三与门，其第一输入端耦接所述的第二延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第二或门，其第一输入端耦接所述的第二与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，用以输出所述的第一判断信号；以及

一第三或门，其第一输入端耦接所述的第三与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，用以输出所述的第二判断信号；以及

一相位比较电路，接收所述的第一判断信号与所述的第二判断信号，根据所述的第一判断信号与所述的第二判断信号的相位差，进而输出所述的循轨误差信号。

本发明提出一种循轨误差信号产生电路，用以根据一光学读取头所输出的一第一拾取信号、一第二拾取信号、一第三拾取信号以及一第四拾取信号，以输出所述的循轨误差信号，其中所述的第一拾取信号、所述的第二拾取信号、所述的第三拾取信号以及所述的第四拾取信号分别表示所述的光学读取头的一第一感光子、一第二感光子、一第三感光子与一第四感光子所测量到主光束反射的光强度，所述的循轨误差信号产生电路包括：

一第一加法电路，接收并相加所述的第一拾取信号与所述的第二拾取信号，以得到一第一加法信号；

一第二加法电路，接收并相加所述的第三拾取信号与所述的第四拾取信号，以得到一第二加法信号；

一数字化电路，分别将所述的第一与所述的第二加法信号与一参考电压作比较，得到一第一数字信号与一第二数字信号，其中所述的数字化电路包括：

一第一比较器，其第一端接收所述的第一加法信号，其第二端接收所述的参考电压，其输出端输出所述的第一数字信号，当所述的第一加法信号大于所述的参考电压时，所述的第一数字信号被设为第一逻辑状态，否则，所述的第一数字信号被设为第二逻辑状态；以及

一第二比较器，其第一端接收所述的第二加法信号，其第二端接收所述的参考电压，其输出端输出所述的第二数字信号，当所述的第二加法信号大于所述的参考电压时，所述的第二数字信号被设为第一逻辑状态，否则，所述的第二数字信号被设为第二逻辑状态；

一短信号移除电路，分别将所述的第一数字信号与所述的第二数字信号中小于一第一预设时间的脉冲移除，以作为一第一判断信号以及一第二判断信号，其中所述的短信号移除电路包括：

一第一或门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一与门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一短脉冲移除电路，其输入端耦接所述的第一或门的输出端，将所述的第一或门的输出端所输出的信号中小于所述的第一预设时间的脉冲移除后输出；

一第二短脉冲移除电路，包括输入端与输出端，其输入端耦接所述的第一与门的输出端，将所述的第一与门的输出端所输出的信号中小于所述的第一预设时间的脉冲移除后输出；

一第一延迟电路，其输入端接收所述的第一数字信号，将所述的第一数字信号延迟一预定时间后输出；

一第二延迟电路，其输入端接收所述的第二数字信号，将所述的第二数字信号延迟所述的预定时间后输出；

一第二与门，其第一输入端耦接所述的第一延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第三与门，其第一输入端耦接所述的第二延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第二或门，其第一输入端耦接所述的第二与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，其输出端输出所述的第一判断信号；以及

一第三或门，其第一输入端耦接所述的第三与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，其输出端输出所述的第二判断信号；以及

一相位比较电路，接收所述的第一判断信号与所述的第二判断信号，根据所述的第一判断信号及所述的第二判断信号的相位差，用以输出所述的循轨误差信号。

本发明提出一种循轨误差信号产生电路，用以根据一光学读取头所输出的一第一拾取信号、一第二拾取信号、一第三拾取信号以及一第四拾取信号，以输出所述的循轨误差信号，其中所述的第一拾取信号、一第二拾取信号、一第三拾取信号以及所述的第四拾取信号分别表示所述的光学读取头的一第一感光子、一第二感光子、一第三感光子与一第四感光子所测量到主光束反射的光强度，所述的循轨误差信号产生电路包括：

一第一数字化电路，分别将所述的第一拾取信号与所述的第二拾取信号与一参考电压作比较，进而得到一第一数字信号与一第二数字信号；

一第一短信号移除电路，将所述的第一数字信号与所述的第二数字信号中小于一预设时间的脉冲移除，用以作为一第一判断信号以及一第二判断信号，其中所述的第一短信号移除电路包括：

一第一或门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一与门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一短脉冲移除电路，其输入端耦接所述的第一或门的输出端，将所述的第一或门的输出端所输出的信号中小于所述的预设时间的脉冲移除后输出；

一第二短脉冲移除电路，其输入端耦接所述的第一与门的输出端，将所述的第一与门的输出端所输出的信号中小于所述的预设时间的脉冲移除后输出；

一第一延迟电路，其输入端接收所述的第一数字信号，将所述的第一数字信号延迟一预定时间后输出；

一第二延迟电路，其输入端接收所述的第二数字信号，将所述的第二数字信号延迟所述的预定时间后输出；

一第二与门，其第一输入端耦接所述的第一延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第三与门，其第一输入端耦接所述的第二延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第二或门，其第一输入端耦接所述的第二与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，其输出端输出所述的第一判断信号；以及

一第三或门，其第一输入端耦接所述的第三与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，其输出端输出所述的第二判断信号；

一第一相位比较电路，根据所述的第一判断信号与所述的第二判断信号的相位差，以输出一第一相位比较信号；

一第二数字化电路，分别将所述的第三拾取信号与所述的第四拾取信号与一第二参考电压作比较，得到一第三数字信号与一第四数字信号；

一第二短信号移除电路，将所述的第三数字信号与所述的第四数字信号中小于所述的预设时间的脉冲移除，用以作为一第三判断信号以及一第四判断信号；

一第二相位比较电路，根据所述的第三判断信号与所述的第四判断信号的相位差，以输出一第二相位比较信号；以及

一加法电路，接收所述的第一相位比较信号与所述的第二相位比较信号，相加所述的第一相位比较信号与所述的第二相位比较信号，以输出所述的循轨误差信号。

本发明的循轨误差信号产生电路在电路设计上，采用数字化电路、短信号移除电路以及相位比较电路，以产生循轨误差信号。由于先前技术中的均衡器仅用来放大现有拾取信号的短信号部分。若在循轨误差信号的产生动作中，没有使用到短信号的部分，就可以不用均衡器。因此本发明可以做到用全数字的方式，产生准确的循轨误差信号。由于本发明采用数字电路的方式，故本发明若实施于集成电路中，可以减少布局面积以减低成本。

附图说明

图1是现有循轨方法的示意图。

图2为现有欧洲计算机制造商协会(简称EMCA)标准中，循轨误差信号产生电路的电路方块图。

图3绘示为本发明实施例的循轨误差信号产生电路的电路方块图。

图4是依照本发明实施例图3所绘示的循轨误差信号产生电路的电路图。

图5是依照本发明实施例所绘示的循轨误差信号产生电路的电路图。

图6是依照本发明实施例图5所绘示的循轨误差信号产生电路的电路图。

图7是依照本发明实施例所绘示的循轨误差信号产生电路的电路图。

图8是依照本发明图7实施例所绘示的循轨误差信号产生电路的电路图。

图9A是依照本发明上述实施例的短脉冲移除电路403、404、603、604、805、806、807、808所绘示的较详细的电路图。

图9B是依照图9A所绘示的短脉冲移除电路的时序图。

图10是依照本发明上述实施例所绘示的短信号移除电路的较详细的电路图。

图11是现有技术的电路所输出的循轨误差信号以及本发明实施例的电路所输出的巡轨误差信号在跳一轨的情况下的模拟波形图。

图12是现有技术的电路所输出的循轨误差信号以及本发明实施例的电路所输出的巡轨误差信号在跳三轨的情况下的模拟波形图。

图13是现有技术的电路所输出的循轨误差信号以及本发明实施例的电路所输出的巡轨误差信号在长跳轨的情况下的模拟波形图。

附图标号：

IA、IB、IC、ID：拾取信号

101、102：光学读取头的移动方向

11、30、201：光学读取头

202、203：加法放大器

204、205：均衡器

206、207：比较器

208：相位比较器

209、210：低通滤波器

211：差动放大器

301、501、701、702：数字化电路

302、502、703、704：短信号移除电路

303、503、705、706：相位比较电路

31：第一感光子

32：第二感光子

P31：第一拾取信号

P32：第二拾取信号

403、404、603、604、805、806、807、808、1007、1008：短脉冲移除电路

401、402、601、602、801、802、803、804：比较器

405、605、809：低通滤波器

VREF：参考电压

505、506、707：加法电路

(IA+IC)、(IB+ID)：加法信号

901：异或门

902：计数电路

903：第一判断电路

904：反向器

905：或门

906：第二判断电路

90：重设电路

91、93：数字信号

92、94：判断电路903的输出信号

10D、11D：延迟电路

1001、1002、1003：与门

1004、1005、1006：或门

1101：现有技术的电路所输出的循轨误差信号以及本发明实施例的电路所输出的巡轨误差信号波形

1102：1101的放大波形

具体实施方式

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

图3绘示为本发明实施例的循轨误差信号产生电路的电路方块图。请参考图3，此电路包括数字化电路301、短信号移除电路302以及相位比较电路303。为了说明本发明的精神，在此图上还绘示了一光学读取头30。此光学读取头30包括第一感光子31以及第二感光子32。第一感光子31输出第一拾取信号P31。第二感光子32输出第二拾取信号P32。其中，第一拾取信号P31与第二拾取信号P32的振幅大小分别表示第一感光子31与第二感光子32所感测到的光强度。

数字化电路301用以接收由第一感光子31与第二感光子32所输出的第一拾取信号P31与第二拾取信号P32，并分别将第一拾取信号P31与第二拾取信号P32与一参考电压作比较以得到第一数字信号D31与第二数字信号D32。由于第一拾取信号P31与第二拾取信号P32之中，具有较微弱的高频信号，例如以CD或DVD为例，特别是指小于等于3T的短信号，T是一个位符号周期，在DVD系统中，至少3T才会转换逻辑值，故在此以3T为例。在第一拾取信号P31与第二拾取信号P32与一参考电压作比较的时候，第一数字信号D31与第二数字信号D32可能会因此具有高频的突波（glitch），且3T短信号没有经过均衡器作放大处理的前提下，将无法产生精准的循轨误差信号。因此，接下来，短信号移除电路302用以移除第一数字信号D31与第二数字信号D32中，小于一预设时间（例如3T）的脉冲以作为一第一判断信号S31以及一第二判断信号S32。

最后，相位比较电路303接收第一判断信号S31与第二判断信号S32，根据第一、第二判断信号的相位差，以输出并决定循轨误差信号的振幅大小。此电路在现有技术中有许多实施方式，在此不作详加论述。因此，第一与第二判段信号S31、S32只要透过现有的相位比较电路303的处理便可以得到循轨误差信号。

值得一提的是，虽然上述实施例中已经对循轨误差信号产生电路描绘出了一个可能的型态，但所属技术领域中具有通常知识者应当知道，各厂商对于光学读取头30、短信号移除电路302的设计方式都不一样，因此本发明的应用当不限制于此种可能的型态。换言之，只要是将光学读取头所输出的拾取信号透过数字化电路转成数字信号，再透过短信号移除电路302移除短周期信号与高频的突波（glitch），之后再透过相位比较电路303以输出并决定循轨误差信号的振幅大小，就已经是符合了本发明的精神所在。

图4是依照本发明实施例图3所绘示的循轨误差信号产生电路的电路图。在图4中，数字化电路301分别利用第一比较器401与第二比较器402实施；短信号移除电路302分别利用第一短脉冲移除电路403以及第二短脉冲移除电路404实施。另外，此实施例还多了一低通滤波器405。

比较器401、402分别接收第一拾取信号P31、第二拾取信号P32以及参考电压VREF。当第一拾取信号P31大于参考电压VREF时，第一比较器401所输出的第一数字信号D31将是正饱和状态，也就是逻辑高电位。当第一拾取信号P31小于参考电压VREF时，第一比较器401所输出的第一数字信号D31将是负饱和状态，也就是逻辑低电位。同样道理，当第二拾取信号P32大于参考电压VREF时，第二比较器402所输出的第二数字信号D32将是逻辑高电位。当第二拾取信号P32小于参考电压VREF时，第二比较器402所输出的第二数字信号D32是逻辑低电位。

第一短脉冲移除电路403，用以移除于第一数字信号D31中，小于一预设时间的脉冲，以作为第一判断信号S31，其中该预设时间例如可为3T。第二短脉冲移除电路404，用以移除第二数字信号D32中，小于一预设时间（例如上述3T）的脉冲以作为第二判断信号S32。最后，第一与第二判段信号S31、S32只要透过相位比较电路303的处理，以及低通滤波器405的滤波，就可以得到循轨误差信号。

由上述实施例可以看出，本发明的实施例并不需要使用到现有电路所需使用的均衡器，仅利用数字逻辑电路就可以达到产生循轨误差信号的功效。因此，本发明的实施例的循轨误差信号产生电路可以减少集成电路布局面积，进而降低集成电路的成本。另外，上述的逻辑高低电位，会随着不同的设计，例如比较器的正负端接法不同，而有所差异。

图5是依照本发明实施例所绘示的循轨误差信号产生电路的电路图。请参考图5，此实施例与上述实施例较不同的地方是，图5的电路多了第一加法电路505与第二加法电路506。此循轨误差信号产生电路适用于当光学读取头为如现有图2的光学读取头201时，第一加法电路505便会将拾取信号IA与IC相加得到第一加法信号(IA+IC)，第二加法电路506便会将拾取信号IB与ID相加得到第二加法信号(IB+ID)。在此电路中的数字化电路501、短信号移除电路502、相位比较电路503的运作与上述图3相同，在此不予赘述。

图6是依照本发明实施例图5所绘示的循轨误差信号产生电路的电路图。在图6中，数字化电路501利用第一比较器601与第二比较器602实施；短信号移除电路502利用第一短脉冲移除电路603与第二短脉冲移除电路604实施。另外，此实施例还多了一低通滤波器606。此电路的运作与图4相类似，故在此不予赘述。

图7是依照本发明实施例所绘示的循轨误差信号产生电路的电路图。请参考图7，此实施例与上述图3实施例不同的地方是，图3实施例仅有一组数字化电路301、一组短信号移除电路302以及一组相位比较电路303；而图7的实施例具有两组数字化电路701、702，两组短信号移除电路703、704，两组相位比较电路705、706以及一加法电路707。此电路主要是透过以下手段来得到循轨误差信号：

1.数字化电路701、短信号移除电路703以及相位比较电路705根据第一拾取信号以及第二拾取信号得到第一相位比较信号PD1。

2.数字化电路702、短信号移除电路704以及相位比较电路706根据第三拾取信号以及第四拾取信号得到第二相位比较信号PD2。

3.加法电路707相位比较信号PD1以及第二相位比较信号PD2相加得到循轨误差信号。

其中，上述1与2的原理与图3的电路运作类似，故在此不予赘述。

图8是依照本发明图7实施例所绘示的循轨误差信号产生电路的电路图。请参考图8，同样的，此实施例的数字化电路701、702分别用比较器801、802、803、804实施；此实施例的短信号移除电路703分别用短脉冲移除电路805、806、807、808实施；另外，此实施例额外多了一低通滤波器809耦接于加法电路707用以对循轨误差信号作低通滤波。其实施方式与上述图4、图5相类似，故在此不予赘述。同样的道理，虽然在此仅举出图8的电路来作为图7电路的变化型举例。但是本领域具有通常知识者应当知道，图7的电路应当还可以在相位比较电路705与706以及加法电路707之间分别加上低通波器，其中加法电路707在此种实施例中可以使用差动放大器实施。在此不予赘述。

图9A是依照本发明上述实施例的短脉冲移除电路403、404、603、604、805、806、807、808所绘示的较详细的电路图。图9B是依照图9A所绘示的短脉冲移除电路的时序图。请参考图9A与图9B，此短脉冲移除电路包括异或门901、计数电路902、第一判断电路903、重设电路90，其中重设电路90包括反向器904、或门905以及第二判断电路906。异或门901的一输入端接收由上述实施例中的数字化电路所输出的数字信号，异或门901的另一输入端耦接判断电路903的输出端。计数电路902的输入端耦接异或门901的输出端，以计数异或门901的输出端所输出的信号的使能时间。第一判断电路903与第二判断电路906分别内建一默认值，此默认值的设定是有关于所欲移除的短脉冲的时间长度。在此实施例以3作为默认值。

假设所输入的数字信号是如图9B的91，此时的第一判断电路903的输出为92，计数电路902所输出的计数值会在数字信号91为逻辑1时，从0开始计数。当计数电路计数到2即变为逻辑0时，如此即表示此数字信号92的使能时间过短，判定为短脉冲。重设电路90透过反向器904与或门905重设计数电路902，并且第一判断电路903所输出的信号92便不改变其逻辑状态。当计数电路计数超过3时，第一判断电路903便会改变其输出的判断信号的逻辑准位，而第二判断电路906会当计数电路902计数到超过默认值3时，输出逻辑1，的后透过或门905重设计数电路902，使计数电路902所输出的计数值设为起始值，例如0。同样的，当所输入的数字信号是如图9B的93，判断电路903的输出为94时，上述电路的操作亦同，故在此不予赘述。

上述实施例中的默认值虽然是以3作为默认值，但本领域具有通常知识者应当知道，实际的默认值必须要依照图9A电路的运作频率以及短脉冲的时间长度决定。

图10是依照本发明上述实施例所绘示的短信号移除电路的较详细的电路图。请参考图10，此电路包括第一或门1001、第二或门1002、第三或门1003、第一与门1004、第二与门1005、第三与门1006、第一短脉冲移除电路1007、第二短脉冲移除电路1008以及延迟电路10D、11D。其耦接关系如图所示。上述的第一短脉冲移除电路1007以及第二短脉冲移除电路1008可以例如用图9A的电路实施。此种合成式的短信号移除电路若应用于图3的短信号移除电路302上，可确保第一拾取信号P31与第二拾取信号P32被移除的3T短信号是相同的点。同样的，此电路亦可应用于图5的的短信号移除电路502、图7的短信号移除电路703、704，在此不予赘述。

图11是现有技术的电路所输出的循轨误差信号以及本发明实施例的电路所输出的巡轨误差信号在跳一轨的情况下的模拟波形图。在图11的1101图中，几乎分不出现有技术与本发明实施例所输出的循轨误差信号两者的差异。1102图是1101图的放大波形。由1102图虽然可以稍微看出两者的差异，但是上述的差异并不影响循轨误差信号的准确性。

图12是现有技术的电路所输出的循轨误差信号以及本发明实施例的电路所输出的巡轨误差信号在跳三轨的情况下的模拟波形图。由上图可以看出，现有技术与本发明实施例所输出的循轨误差信号几乎重迭，即使放大之后，两者的差异也不大。图13是现有技术的电路所输出的循轨误差信号以及本发明实施例的电路所输出的巡轨误差信号在长跳轨的情况下的模拟波形图。同样的，由上图可以看出，现有技术与本发明实施例所输出的循轨误差信号仍然几乎重迭。故本发明的实施例即使忽略3T以下的短信号的影响，仍然可以得到准确的循轨误差信号。

综上所述，本发明的循轨误差信号产生电路在电路设计上，采用数字化电路、短信号移除电路以及相位比较电路，以达到利用数字电路产生循轨误差信号。因此本发明至少具有下列优点：

1.无须使用现有用以放大拾取信号中较高频部分的模拟式均衡器。

2.由于本发明采用数字的设计，实施于集成电路中，可以减少布局面积以减低成本。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。

Claims (10)

1.一种循轨误差信号产生电路，用以根据一光学读取头所输出的一第一拾取信号以及一第二拾取信号，以输出循轨误差信号，其中，所述的第一拾取信号以及所述的第二拾取信号分别表示所述的光学读取头的一第一感光子与一第二感光子所测量到主光束反射的光强度，所述的循轨误差信号产生电路包括：

一数字化电路，耦接所述的光学读取头，用以接收所述的第一拾取信号与所述的第二拾取信号，并分别将所述第一拾取信号和所述第二拾取信号均与一参考电压进行比较，进而得到一第一数字信号与一第二数字信号；其中，所述的数字化电路包括：

一第一比较器，其第一端接收所述的第一拾取信号，其第二端接收所述的参考电压，其输出端输出所述的第一数字信号，当所述的第一拾取信号大于所述的参考电压时，所述的第一数字信号被设为第一逻辑状态，否则，所述的第一数字信号被设为第二逻辑状态；以及

一第二比较器，其第一端接收所述的第二拾取信号，其第二端接收所述的参考电压，其输出端输出所述的第二数字信号，当所述的第二拾取信号大于所述的参考电压时，所述的第二数字信号被设为第一逻辑状态，否则所述的第二数字信号被设为第二逻辑状态；

一短信号移除电路，用以移除所述的第一数字信号与所述的第二数字信号中，小于一第一预设时间的脉冲以作为一第一判断信号以及一第二判断信号，其中，所述的短信号移除电路包括：

一第一或门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一与门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一短脉冲移除电路，其输入端耦接所述的第一或门的输出端，将所述的第一或门的输出端所输出的信号中小于所述的第一预设时间的脉冲移除后输出；

一第二短脉冲移除电路，其输入端耦接所述的第一与门的输出端，将所述的第一与门的输出端所输出的信号中小于所述的第一预设时间的脉冲移除后输出；

一第一延迟电路，其输入端接收所述的第一数字信号，将所述的第一数字信号延迟一预定时间后输出；

一第二延迟电路，其输入端接收所述的第二数字信号，将所述的第二数字信号延迟所述的预定时间后输出；

一第二与门，其第一输入端耦接所述的第一延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第三与门，其第一输入端耦接所述的第二延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第二或门，其第一输入端耦接所述的第二与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，用以输出所述的第一判断信号；以及

一第三或门，其第一输入端耦接所述的第三与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，用以输出所述的第二判断信号；以及

一相位比较电路，接收所述的第一判断信号与所述的第二判断信号，根据所述的第一判断信号与所述的第二判断信号的相位差，进而输出所述的循轨误差信号。

2.如权利要求1所述的循轨误差信号产生电路，其特征在于，所述的第一短脉冲移除电路包括：

一异或门，其第一输入端耦接所述的第一或门的输出端；

一反向器，其输入端耦接所述的异或门的输出端；

一或门，其第一输入端耦接所述的反向器的输出端；

一计数电路，其重设端耦接所述的或门的输出端，其输入端耦接所述的异或门的输出端，当所述的异或门的输出端所输出的信号使能时，根据一第二预设时间，进而累加一计数值，当所述的重设端所输入的信号使能时，重设所述的计数值；

一第一判断电路，包括输入端以及输出端，其输入端耦接所述的计数电路的输出端以接收所述的计数值，其输出端耦接所述的异或门的第二输入端、所述的第二与门的第二输入端以及第三与门的第二输入端，当所述的计数值大于一默认值时，转换所述的第一判断电路的输出端所输出的信号的逻辑状态；以及

一第二判断电路，包括输入端与输出端，其输入端耦接所述的计数电路的输出端以接收所述的计数值，其输出端耦接所述的或门的第二输入端，当所述的计数值大于所述的默认值时，使能其输出端所输出的信号，进而重设所述的计数电路。

3.如权利要求1所述的循轨误差信号产生电路，其特征在于，所述的第二短脉冲移除电路包括：

一异或门，其第一输入端耦接所述的第一与门的输出端；

一反向器，其输入端耦接所述的异或门的输出端；

一或门，其第一输入端耦接所述的反向器的输出端；

一计数电路，其重设端耦接所述的或门的输出端，其输入端耦接所述的异或门的输出端，当所述的异或门的输出端所输出的信号使能时，根据一第二预设时间，进而累加一计数值，当所述的重设端所输入的信号使能时，重设所述的计数值；

一第一判断电路，包括输入端以及输出端，其输入端耦接所述的计数电路的输出端以接收所述的计数值，其输出端耦接所述的异或门的第二输入端、所述的第二或门的第二输入端以及第三或门的第二输入端，当所述的计数值大于一默认值时，转换所述的第一判断电路的输出端所输出的信号的逻辑状态；以及

一第二判断电路，其输入端耦接所述的计数电路的输出端以接收所述的计数值，其输出端耦接所述的或门的第二输入端，当所述的计数值大于所述的默认值时，使能其输出端所输出的信号，进而重设所述的计数电路。

4.如权利要求1所述的循轨误差信号产生电路，还包括：

一低通滤波器，耦接所述的相位比较电路，用以对所述的循轨误差信号作低通滤波。

5.一种循轨误差信号产生电路，用以根据一光学读取头所输出的一第一拾取信号、一第二拾取信号、一第三拾取信号以及一第四拾取信号，以输出所述的循轨误差信号，其中所述的第一拾取信号、所述的第二拾取信号、所述的第三拾取信号以及所述的第四拾取信号分别表示所述的光学读取头的一第一感光子、一第二感光子、一第三感光子与一第四感光子所测量到主光束反射的光强度，所述的循轨误差信号产生电路包括：

一第一加法电路，接收并相加所述的第一拾取信号与所述的第二拾取信号，以得到一第一加法信号；

一第二加法电路，接收并相加所述的第三拾取信号与所述的第四拾取信号，以得到一第二加法信号；

一数字化电路，分别将所述的第一与所述的第二加法信号与一参考电压作比较，得到一第一数字信号与一第二数字信号，其中所述的数字化电路包括：

一第一比较器，其第一端接收所述的第一加法信号，其第二端接收所述的参考电压，其输出端输出所述的第一数字信号，当所述的第一加法信号大于所述的参考电压时，所述的第一数字信号被设为第一逻辑状态，否则，所述的第一数字信号被设为第二逻辑状态；以及

一第二比较器，其第一端接收所述的第二加法信号，其第二端接收所述的参考电压，其输出端输出所述的第二数字信号，当所述的第二加法信号大于所述的参考电压时，所述的第二数字信号被设为第一逻辑状态，否则，所述的第二数字信号被设为第二逻辑状态；

一短信号移除电路，分别将所述的第一数字信号与所述的第二数字信号中小于一第一预设时间的脉冲移除，以作为一第一判断信号以及一第二判断信号，其中所述的短信号移除电路包括：

一第一或门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一与门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一短脉冲移除电路，其输入端耦接所述的第一或门的输出端，将所述的第一或门的输出端所输出的信号中小于所述的第一预设时间的脉冲移除后输出；

一第二短脉冲移除电路，包括输入端与输出端，其输入端耦接所述的第一与门的输出端，将所述的第一与门的输出端所输出的信号中小于所述的第一预设时间的脉冲移除后输出；

一第一延迟电路，其输入端接收所述的第一数字信号，将所述的第一数字信号延迟一预定时间后输出；

一第二延迟电路，其输入端接收所述的第二数字信号，将所述的第二数字信号延迟所述的预定时间后输出；

一第二与门，其第一输入端耦接所述的第一延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第三与门，其第一输入端耦接所述的第二延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第二或门，其第一输入端耦接所述的第二与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，其输出端输出所述的第一判断信号；以及

一第三或门，其第一输入端耦接所述的第三与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，其输出端输出所述的第二判断信号；以及

一相位比较电路，接收所述的第一判断信号与所述的第二判断信号，根据所述的第一判断信号及所述的第二判断信号的相位差，用以输出所述的循轨误差信号。

6.如权利要求5所述的循轨误差信号产生电路，其特征在于，所述的第一短脉冲移除电路包括：

一异或门，其第一输入端耦接所述的第一或门的输出端；

一反向器，其输入端耦接所述的异或门的输出端；

一或门，其第一输入端耦接所述的反向器的输出端；

一计数电路，其重设端耦接所述的或门的输出端，其输入端耦接所述的异或门的输出端，当所述的异或门的输出端所输出的信号使能时，根据一第二预设时间，进而累加一计数值，当所述的重设端所输入的信号使能时，重设所述的计数值；

一第一判断电路，其输入端耦接所述的计数电路的输出端以接收所述的计数值，其输出端耦接所述的异或门的第二输入端、所述的第二与门的第二输入端以及第三与门的第二输入端，当所述的计数值大于一默认值时，将所述的第一判断电路的输出端所输出的信号的逻辑状态改变；以及

一第二判断电路，其输入端耦接所述的计数电路的输出端以接收所述的计数值，其输出端耦接所述的或门的第二输入端，当所述的计数值大于所述的默认值时，使能其输出端所输出的信号，进而重设所述的计数电路。

7.如权利要求5所述的循轨误差信号产生电路，其特征在于，所述的第二短脉冲移除电路包括：

一异或门，其第一输入端耦接所述的第一与门的输出端；

一反向器，其输入端耦接所述的异或门的输出端；

一或门，其第一输入端耦接所述的反向器的输出端；

一计数电路，其重设端耦接所述的或门的输出端，其输入端耦接所述的异或门的输出端，当所述的异或门的输出端所输出的信号使能时，根据一第二预设时间，进而累加一计数值，当所述的重设端所输入的信号使能时，重设所述的计数值；

一第一判断电路，其输入端耦接所述的计数电路的输出端以接收所述的计数值，其输出端耦接所述的异或门的第二输入端、所述的第二或门的第二输入端以及第三或门的第二输入端，当所述的计数值大于一默认值时，将所述的第一判断电路的输出端所输出的信号的逻辑状态改变；以及

一第二判断电路，其输入端耦接所述的计数电路的输出端以接收所述的计数值，其输出端耦接所述的或门的第二输入端，当所述的计数值大于所述的默认值时，使能其输出端所输出的信号以重设所述的计数电路。

8.如权利要求5所述的循轨误差信号产生电路，更包括：

一低通滤波器，耦接所述的相位比较电路，用以对所述的循轨误差信号作低通滤波。

9.一种循轨误差信号产生电路，用以根据一光学读取头所输出的一第一拾取信号、一第二拾取信号、一第三拾取信号以及一第四拾取信号，以输出所述的循轨误差信号，其中所述的第一拾取信号、一第二拾取信号、一第三拾取信号以及所述的第四拾取信号分别表示所述的光学读取头的一第一感光子、一第二感光子、一第三感光子与一第四感光子所测量到主光束反射的光强度，所述的循轨误差信号产生电路包括：

一第一数字化电路，分别将所述的第一拾取信号与所述的第二拾取信号与一参考电压作比较，进而得到一第一数字信号与一第二数字信号；

一第一短信号移除电路，将所述的第一数字信号与所述的第二数字信号中小于一预设时间的脉冲移除，用以作为一第一判断信号以及一第二判断信号，其中所述的第一短信号移除电路包括：

一第一或门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一与门，其第一输入端接收所述的第一数字信号，其第二输入端接收所述的第二数字信号；

一第一短脉冲移除电路，其输入端耦接所述的第一或门的输出端，将所述的第一或门的输出端所输出的信号中小于所述的预设时间的脉冲移除后输出；

一第二短脉冲移除电路，其输入端耦接所述的第一与门的输出端，将所述的第一与门的输出端所输出的信号中小于所述的预设时间的脉冲移除后输出；

一第一延迟电路，其输入端接收所述的第一数字信号，将所述的第一数字信号延迟一预定时间后输出；

一第二延迟电路，其输入端接收所述的第二数字信号，将所述的第二数字信号延迟所述的预定时间后输出；

一第二与门，其第一输入端耦接所述的第一延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第三与门，其第一输入端耦接所述的第二延迟电路的输出端，其第二输入端耦接所述的第一短脉冲移除电路的输出端；

一第二或门，其第一输入端耦接所述的第二与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，其输出端输出所述的第一判断信号；以及

一第三或门，其第一输入端耦接所述的第三与门的输出端，其第二输入端耦接所述的第二短脉冲移除电路的输出端，其输出端输出所述的第二判断信号；

一第一相位比较电路，根据所述的第一判断信号与所述的第二判断信号的相位差，以输出一第一相位比较信号；

一第二数字化电路，分别将所述的第三拾取信号与所述的第四拾取信号与一第二参考电压作比较，得到一第三数字信号与一第四数字信号；

一第二短信号移除电路，将所述的第三数字信号与所述的第四数字信号中小于所述的预设时间的脉冲移除，用以作为一第三判断信号以及一第四判断信号；

一第二相位比较电路，根据所述的第三判断信号与所述的第四判断信号的相位差，以输出一第二相位比较信号；以及

一加法电路，接收所述的第一相位比较信号与所述的第二相位比较信号，相加所述的第一相位比较信号与所述的第二相位比较信号，以输出所述的循轨误差信号。

10.如权利要求9所述的循轨误差信号产生电路，其特征在于，所述的第二短信号移除电路包括：

一第四或门，其第一输入端接收所述的第三数字信号，其第二输入端接收所述的第四数字信号；

一第四与门，其第一输入端接收所述的第三数字信号，其第二输入端接收所述的第四数字信号；

一第三短脉冲移除电路，其输入端耦接所述的第三或门的输出端，将所述的第三或门的输出端所输出的信号中小于所述的预设时间的脉冲移除后输出；

一第四短脉冲移除电路，其输入端耦接所述的第三与门的输出端，将所述的第三与门的输出端所输出的信号中小于所述的预设时间的脉冲移除后输出；

一第三延迟电路，其输入端接收所述的第三数字信号，将所述的第三数字信号延迟一预定时间后输出；

一第四延迟电路，其输入端接收所述的第四数字信号，将所述的第四数字信号延迟所述的预定时间后输出；

一第五与门，其第一输入端耦接所述的第三延迟电路的输出端，其第二输入端耦接所述的第三短脉冲移除电路的输出端；

一第六与门，其第一输入端耦接所述的第四延迟电路的输出端，其第二输入端耦接所述的第三短脉冲移除电路的输出端；

一第五或门，其第一输入端耦接所述的第五与门的输出端，其第二输入端耦接所述的第四短脉冲移除电路的输出端，其输出端输出所述的第三判断信号；以及

一第六或门，其第一输入端耦接所述的第六与门的输出端，其第二输入端耦接所述的第四短脉冲移除电路的输出端，其输出端输出所述的第四判断信号。

Images