CN102270623A - 芯片的凸块结构及凸块结构的制造方法 - Google Patents

芯片的凸块结构及凸块结构的制造方法 Download PDF

Info

Publication number
CN102270623A
CN102270623A CN2010102031190A CN201010203119A CN102270623A CN 102270623 A CN102270623 A CN 102270623A CN 2010102031190 A CN2010102031190 A CN 2010102031190A CN 201010203119 A CN201010203119 A CN 201010203119A CN 102270623 A CN102270623 A CN 102270623A
Authority
CN
China
Prior art keywords
layer
elastic projection
weld pad
projection
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102031190A
Other languages
English (en)
Inventor
黄成棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Priority to CN2010102031190A priority Critical patent/CN102270623A/zh
Publication of CN102270623A publication Critical patent/CN102270623A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

一种芯片的凸块结构包括至少一弹性凸块、至少一第一金属层、至少一第二金属层及至少一焊球。凸块结构可形成于一基板上,基板可包括至少一焊垫及一介电层,介电层具有至少一开口,其中至少一开口暴露相应的至少一焊垫。至少一弹性凸块覆盖相应的至少一焊垫的部分。至少一第一金属层相应地覆盖至少一弹性凸块及至少一焊垫的未被至少一弹性凸块遮盖的部分。至少一第二金属层相应地形成于位在至少一弹性凸块的顶部的第一金属层上。至少一焊球相应地形成于第二金属层上。

Description

芯片的凸块结构及凸块结构的制造方法
技术领域
本发明是关于一种芯片的凸块结构及芯片的凸块结构的制造方法。
背景技术
倒装芯片(Flip Chip)接合技术是以凸块(bump)直接将芯片与基板连接。但近来由于芯片输出入端口逐渐朝向细微化间距(Fine pitch)的设计,而芯片上每一个焊垫彼此间的距离相当的密集,然而,传统的凸块由于尺寸上的限制,并已不适用于细微化间距(Fine pitch)的芯片设计中,因而有铜柱(Copper pillar)的产生。
铜柱的形成是借由电镀方法,将金属沉积于厚光阻上的开孔而得。但是,均匀的厚光阻不易形成,而使铜柱高低均匀度难以控制,从而造成芯片与电路板间电性连接问题。并且铜柱相当坚硬,当高低不等的铜柱进行接合时,高的铜柱可能会因承受过大的应力而产生龟裂或剥落的问题。此外,厚光阻上形成开孔,需高曝光能量,此让光刻制程条件不易控制,且于开孔显影时,容易发生显影不足,而严重影响到铜柱的形成。再者,在进行凸块底金属(Under BumpMetal;UBM)层蚀刻时,铜柱也会被蚀刻,而使铜柱尺寸控制不易。
再者,铜柱易氧化,而容易造成芯片与电路板间的电性连接问题。
有鉴于以铜柱作为凸块结构的不足,因此有必要开发新的凸块结构以取而代之。
发明内容
本发明的一目的是提供一种凸块结构及其制造方法,该凸块结构不易氧化,且在承受应力时,具有缓冲效果,不会产生龟裂或剥落等的特性。
本发明的另一目的是提供一种凸块结构及其制造方法,其中凸块结构的高度与横向尺寸在制作上均较容易控制。
根据上述的目的,本发明第一实施例揭示一种芯片的凸块结构。该芯片的凸块结构是形成于一基板上,基板可包括至少一焊垫及一介电层,该介电层具有至少一开口,其中该至少一开口暴露相应的该至少一焊垫。该凸块结构包括至少一弹性凸块、至少一第一金属层、至少一第二金属层及至少一焊球。该至少一弹性凸块覆盖相应的该至少一焊垫的部分。该至少一第一金属层相应地覆盖该至少一弹性凸块及该至少一焊垫的未被该至少一弹性凸块遮盖的部分。该至少一第二金属层相应地形成于位在该至少一弹性凸块的顶部的该至少一第一金属层上。该至少一焊球相应地形成于该至少一第二金属层上。
本发明第二实施例揭示另一种芯片的凸块结构。芯片的凸块结构可设置于前述的基板上,且包含至少一弹性凸块、至少一第一金属层、至少一第二金属层及至少一焊球。该至少一弹性凸块位于该介电层上。该至少一第一金属层覆盖该至少一弹性凸块与该至少一焊垫,且于该至少一弹性凸块与该至少一焊垫之间延伸。该至少一第二金属层形成于位在该至少一弹性凸块的顶部的该至少一第一金属层上。该至少一焊球形成于该至少一第二金属层上。
本发明第一实施例揭示前述第一实施例的芯片的凸块结构的制造方法,其包含下列步骤:提供一基板,其中该基板包括至少一焊垫及一介电层,该介电层具有至少一开口,该至少一开口暴露相应的该至少一焊垫;于该至少一开口内,形成至少一弹性凸块,其中该至少一弹性凸块遮盖部分的该至少一焊垫;沉积一第一金属层;在该至少一弹性凸块的顶部的该第一金属层上,电镀一第二金属层;电镀一焊料层于该第二金属层上;形成一图案化的光阻层,以遮盖该焊料层及在该至少一弹性凸块上、该至少一开口与邻近该至少一开口周围的该第一金属层;蚀刻未被该图案化的光阻层遮盖的该第一金属层;移除该图案化的光阻层;以及进行回焊,以使该焊料层形成一焊球。
本发明另一实施例揭示前述第二实施例的芯片的凸块结构的制造方法,其包含下列步骤:提供一基板,其中该基板包括至少一焊垫及一介电层,该介电层具有至少一开口,该至少一开口暴露该相应的至少一焊垫;于该介电层上,形成至少一弹性凸块;沉积一第一金属层;在该至少一弹性凸块的顶部的该第一金属层上,电镀一第二金属层;电镀一焊料层于该第二金属层上;形成一图案化的光阻层,以遮盖该焊料层及在该至少一弹性凸块上、该至少一开口与邻近该至少一开口周围的该第一金属层;蚀刻未被该图案化的光阻层遮盖的该第一金属层;移除该图案化的光阻层;以及进行回焊,以使该焊料层形成一焊球。
上文已经概略地叙述本发明的技术特征及优点,以使下文的具体实施方式得以获得较佳了解。构成本发明的权利要求范围标的的其它技术特征及优点将描述于下文。本发明所属技术领域中具有通常知识者应可了解,下文揭示的概念与特定实施例可作为基础而相当轻易地予以修改或设计其它结构或制程而实现与本发明相同的目的。本发明所属技术领域中具有通常知识者亦应可了解,这类等效的建构并无法脱离所附的权利要求书所提出的本发明的精神和范围。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂,以下结合附图对本发明的具体实施方式作详细说明,其中:
图1例示本发明一实施例的芯片的凸块结构;
图2例示本发明另一实施例的芯片的凸块结构;
图3至图8是制程流程示意图,其例示图1实施例的凸块结构的制造方法;及
图9至图13是制程流程示意图,其例示图2实施例的凸块结构的制造方法。
主要元件符号说明:
1、2      凸块结构
11        基板
12        焊垫
13        介电层
14        开口
15        弹性凸块
16        第一金属层
17        第二金属层
18        焊球
21        光阻层
22        开口
23        焊料层
24、25    光阻层
具体实施方式
图1例示本发明一实施例的芯片的凸块结构1。参照图1所示,凸块结构1是形成于一基板11上,基板11可包括至少一焊垫12及一介电层13,介电层13具有至少一开口14,该至少一开口14是与该至少一焊垫12相应设置,其中该至少一开口14暴露该至少一焊垫12。凸块结构1可包括至少一弹性凸块15、至少一第一金属层16、至少一第二金属层17以及至少一焊球(solderball)18。至少一弹性凸块15与至少一焊垫12相应设置,且覆盖相应的至少一焊垫12的部分,该弹性凸块15的高度,较佳的可介于20~60μm之间。
至少一第一金属层16覆盖相应的弹性凸块15及相应的该至少一焊垫12中未被该至少一弹性凸块15遮盖的部分。至少一第二金属层17形成于位在相应的弹性凸块15的顶部上的第一金属层16上。至少一焊球18形成于相应的第二金属层17上。
具体言之,在本实施例中,弹性凸块15形成于相应的焊垫12的中间部位,而使弹性凸块15底缘为暴露的焊垫12所围绕。弹性凸块15与相应的焊垫12的大小可随第一金属层16与暴露焊垫12间的接触面积的需求大小而调整。
第一金属层16可覆盖整个相应的弹性凸块15。第一金属层16另覆盖相应的该至少一焊垫12中未被该至少一弹性凸块15遮盖的部分,借此使第一金属层16与至少一焊垫12电性连接,其较佳的电镀的厚度介于0.2μm-0.6μm之间。
第二金属层17形成于位在相应的弹性凸块15的顶部上的第一金属层16上,借此第二金属层17得与相应的焊垫12电性连接,其较佳的电镀的厚度介于3μm-10μm之间。至少一焊球18形成于相应的第二金属层17上,其较佳的高度介于10μm~40μm之间,以使相应的焊垫12可借由焊球18电性连接外部装置或电路板。
相较于传统的铜柱凸块,弹性凸块具有弹性,故可缓冲应力,不易因承受较高的应力而损坏,且该焊球18位于弹性凸块15的顶部、焊垫12的中央位置,如此一来,于后续运用于与外部电路板或芯片接合时,由于焊球18仅位于弹性凸块15的顶端,故不易因焊料过多而造成溢流的问题,因此,适用于目前细微化间距(Fine pitch)的芯片设计。
图2例示本发明另一实施例的芯片的凸块结构2。参照图2所示,凸块结构2是形成于一基板11上,基板11可包括至少一焊垫12及一介电层13,介电层13具有至少一开口14,该至少一开口14是与该至少一焊垫12相应设置,其中该至少一开口14暴露该至少一焊垫12。凸块结构2可包括至少一弹性凸块15、至少一第一金属层16、至少一第二金属层17以及至少一焊球18。至少一弹性凸块15与至少一焊垫12相应设置,且形成于介电层13上;至少一第一金属层16是相应于弹性凸块15设置,并覆盖相应的弹性凸块15及相应的该至少一焊垫12,且于相应的弹性凸块15及相应的该至少一焊垫12之间延伸;至少一第二金属层17形成于位在相应的弹性凸块15的顶部上的第一金属层16上;至少一焊球18形成于相应的第二金属层17上。借由前述的配置,使焊球18与相应的焊垫12电性连接,而芯片得以透过焊垫12与外部装置或电路板电性连接。由于该弹性凸块15是设置于介电层13上,而非直接设置于焊垫12上,故与外部电路板或芯片接合时,不仅可透过弹性凸块15进行接合时的缓冲,亦可透过该介电层13予以提供第二道的缓冲保护效果,避免接合力直接冲击该焊垫12,造成焊垫12损毁。
在本案诸实施例中,弹性凸块15的形状可自其底部往上呈渐缩的柱体,例如:角锥或圆锥体等。弹性凸块15的顶部可为平顶。弹性凸块15的材料可包含高分子材料,例如:聚亚酰胺、环氧树脂(Epoxy)或其他类似具有绝缘性质者。
在本案诸实施例中,第一金属层16的材料可选自于金、钛钨金、钛铜或前述金属的合金的任一者所组成的群组,其厚度较佳的介于0.2μm-0.6μm。
在本案诸实施例中,第二金属层17主要是作为第一金属层16与焊球18间的介面层。第二金属层17包含可使焊球18易于沾附且可阻止扩散的材料,例如:镍,其电镀厚度约为3-10μm;但本发明不以此为限。焊球18的材料则可包含锡、锡铅或锡银等,局部设置于第二金属层17的顶端。
在本案诸实施例中,基板11的材料可包含硅、玻璃或塑胶。介电层13的材料可包含氧化物,如氧化硅;或者氮化物,如氮化硅等。
图3至图8是制程流程示意图,其例示图1实施例的凸块结构1的制造方法。如图3所示,一种凸块结构1的制造方法首先提供一基板11。基板11可包含至少一焊垫12及一介电层13。介电层13可包含至少一开口14,该至少一开口14可相应于该至少一焊垫12设置,其中该至少一开口14暴露该至少一焊垫12。
如图4所示,其次,涂布一层光阻于该基板11上,并利用光刻制程于各开口14内,分别形成一弹性凸块15,其中各弹性凸块15遮盖相应的焊垫12的部分。在本实施例中,弹性凸块15形成于相应的焊垫12的中间部位,使弹性凸块15底缘为暴露的焊垫12所围绕。
如图5所示,沉积一第一金属层16,以覆盖基板11及弹性凸块15,并与该焊垫12上未被该弹性凸块15遮盖的部分接触。
如图6所示,于第一金属层16上形成一图案化的光阻层21。光阻层21包含多个开口22,开口22相应于弹性凸块15而形成,其中各开口22暴露相应的弹性凸块15的顶部。然后,电镀一第二金属层17。第二金属层17形成于各开口22内的第一金属层16上。接着,电镀一焊料层23于第二金属层17。最后,移除光阻层21。
参照图7所示,形成一图案化的光阻层24,其中图案化的光阻层24遮盖焊料层23及在弹性凸块15、开口14与邻近开口14等上的第一金属层16。之后,蚀刻未被图案化的光阻层24所遮盖的第一金属层16,借此电性隔离焊料层23。蚀刻完后,移除图案化的光阻层24。
参照图8所示,进行回焊制程,以使焊料层23形成焊球18。
图9至图13是制程流程示意图,其例示图2实施例的凸块结构2的制造方法。如图9所示,一种凸块结构2的制造方法首先提供一基板11。基板11可包含至少一焊垫12及一介电层13。介电层13可包含至少一开口14,该至少一开口14可相应于该至少一焊垫12设置,其中该至少一开口14暴露该至少一焊垫12。
再参照图9,涂布一层光阻于该基板11上,并利用光刻制程于各开口14旁的介电层13上,相应地形成一弹性凸块15。
如图10所示,沉积一第一金属层16,以覆盖弹性凸块15与基板11上的开口14中的焊垫12及介电层13。
如图11所示,于第一金属层16上形成一图案化的光阻层21。光阻层21包含多个开口22,开口22相应于弹性凸块15而形成,其中各开口22暴露相应的弹性凸块15的顶部。然后,电镀一第二金属层17。第二金属层17形成于各开口22内的第一金属层16上。接着,电镀一焊料层23于第二金属层17上,而位于弹性凸块15的顶部。最后,移除光阻层21。
参照图12所示,形成一图案化的光阻层25,其中图案化的光阻层25遮盖焊料层23、在弹性凸块15上的第一金属层16、在焊垫12上的第一金属层16及相应的焊垫12与弹性凸块15间的第一金属层16。之后,蚀刻未被图案化的光阻层25所遮盖的第一金属层16,借此使焊料层23与相应的焊垫12电性连接而使焊料层23彼此间电性隔离。蚀刻完后,移除图案化的光阻层25。
参照图13所示,进行回焊制程,以使焊料层23形成焊球18。
相较于铜柱凸块的制程,本发明揭示的制程无深开孔的形成步骤,故光刻制程条件容易控制,且不发生显影不足的问题。
综上,相较于铜柱凸块,本发明揭示的弹性凸块不易氧化,且在承受应力时,不会产生龟裂或剥落的问题。而且,弹性凸块的高度与横向尺寸,在制作上均较容易控制。弹性凸块可形成于相应的焊垫的中间部位,使弹性凸块可更为密集地配置。此外,弹性凸块可形成于相应的焊垫旁。弹性凸块上可披覆一第一金属层,该第一金属层并延伸至暴露的焊垫上。焊球可形成于弹性凸块的顶部,而一作为介面的第二金属层则可形成于焊球与第一金属层之间。
本发明的技术内容及技术特点已揭示如上,然而熟悉本项技术的人士仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此,本发明的保护范围应不限于实施例所揭示的内容,而应包括各种不背离本发明的替换及修饰,并为所附的权利要求书所涵盖。

Claims (12)

1.一种芯片的凸块结构,其是形成于一基板上,该基板包括至少一焊垫及一介电层,该介电层具有至少一开口,其中该至少一开口暴露相应的该至少一焊垫,该凸块结构包含:
至少一弹性凸块,相应地覆盖部分的该至少一焊垫的中间部位;
至少一第一金属层,相应地覆盖该至少一弹性凸块与该至少一焊垫的未被该至少一弹性凸块遮盖的部分;
至少一第二金属层,相应地形成于位在该至少一弹性凸块的顶部的至少一第一金属层上;以及
至少一焊球,相应地形成于该至少一第二金属层上,而位于该至少一弹性凸块的顶端。
2.根据权利要求1所述的芯片的凸块结构,其特征在于,该至少一弹性凸块的材料包含聚亚酰胺或环氧树脂。
3.根据权利要求1所述的芯片的凸块结构,其特征在于,该至少一第一金属层的材料是选自于金、钛钨金、钛铜或其合金之一所组成的群组。
4.根据权利要求1所述的芯片的凸块结构,其特征在于,该至少一第二金属层的材料包含镍。
5.一种具有芯片的凸块结构,其是形成于一基板上,该基板包括至少一焊垫及一介电层,该介电层具有至少一开口,其中该至少一开口暴露相应的该至少一焊垫,该凸块结构包含:
至少一弹性凸块,位于该介电层上;
至少一第一金属层,覆盖该至少一弹性凸块与该至少一焊垫,且于该至少一弹性凸块与该至少一焊垫之间延伸;
至少一第二金属层,形成于位在该至少一弹性凸块的顶部的至少一第一金属层上;以及
至少一焊球,形成于该至少一第二金属层上,而位于该至少一弹性凸块的顶端部。
6.一种芯片的凸块结构的制造方法,包含下列步骤:
提供一基板,其中该基板包括至少一焊垫及一介电层,该介电层具有至少一开口,该至少一开口暴露相应的该至少一焊垫;
于该至少一开口内,形成至少一弹性凸块,其中该至少一弹性凸块遮盖部分的该至少一焊垫的中间部位;
沉积一第一金属层;
在该至少一弹性凸块的顶部的该第一金属层上,电镀一第二金属层;
电镀一焊料层于该第二金属层上;
形成一图案化的光阻层,以遮盖该焊料层及在该至少一弹性凸块上、该至少一开口与邻近该至少一开口周围的第一金属层;
蚀刻未被该图案化的光阻层遮盖的第一金属层;
移除该图案化的光阻层;以及
进行回焊,以使该焊料层形成一焊球。
7.根据权利要求6所述的制造方法,其特征在于,电镀一第二金属层的步骤更包含下列步骤:
涂布一光阻层于该第一金属层上;以及
图案化该光阻层,以移除该至少一弹性凸块的顶部上的光阻。
8.根据权利要求6所述的制造方法,其特征在于,该至少一弹性凸块的材料系聚亚酰胺或环氧树脂。
9.根据权利要求6所述的制造方法,其特征在于,该第一金属层的材料是选自于金、钛钨金、钛铜或其合金之一所组成的群组。
10.根据权利要求6所述的制造方法,其特征在于,该第二金属层的材料为镍。
11.一种芯片的凸块结构的制造方法,包含下列步骤:
提供一基板,其中该基板包括至少一焊垫及一介电层,该介电层具有至少一开口,该至少一开口暴露相应的至少一焊垫;
于该介电层上,形成至少一弹性凸块;
沉积一第一金属层;
在该至少一弹性凸块的顶部的第一金属层上,电镀一第二金属层;
电镀一焊料层于该第二金属层上;
形成一图案化的光阻层,以遮盖该焊料层及在该至少一弹性凸块上、该至少一焊垫上和于该至少一弹性凸块与该至少一焊垫之间延伸的第一金属层;
蚀刻未被该图案化的光阻层遮盖的第一金属层;
移除该图案化的光阻层;以及
进行回焊,以使该焊料层形成一焊球。
12.根据权利要求11所述的制造方法,其特征在于,电镀一第二金属层的步骤更包含下列步骤:
涂布一光阻层于该第一金属层上;以及
图案化该光阻层,以移除该至少一弹性凸块的顶部上的光阻。
CN2010102031190A 2010-06-07 2010-06-07 芯片的凸块结构及凸块结构的制造方法 Pending CN102270623A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2010102031190A CN102270623A (zh) 2010-06-07 2010-06-07 芯片的凸块结构及凸块结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102031190A CN102270623A (zh) 2010-06-07 2010-06-07 芯片的凸块结构及凸块结构的制造方法

Publications (1)

Publication Number Publication Date
CN102270623A true CN102270623A (zh) 2011-12-07

Family

ID=45052861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102031190A Pending CN102270623A (zh) 2010-06-07 2010-06-07 芯片的凸块结构及凸块结构的制造方法

Country Status (1)

Country Link
CN (1) CN102270623A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400124B (zh) * 2017-02-06 2019-11-22 南亚科技股份有限公司 封装结构及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US20080054457A1 (en) * 2006-09-06 2008-03-06 Megica Corporation Semiconductor chip and method for fabricating the same
CN101573789A (zh) * 2006-12-28 2009-11-04 英特尔公司 包括其凸块形成位点上的焊料帽的微电子管芯及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5707902A (en) * 1995-02-13 1998-01-13 Industrial Technology Research Institute Composite bump structure and methods of fabrication
US20080054457A1 (en) * 2006-09-06 2008-03-06 Megica Corporation Semiconductor chip and method for fabricating the same
CN101573789A (zh) * 2006-12-28 2009-11-04 英特尔公司 包括其凸块形成位点上的焊料帽的微电子管芯及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108400124B (zh) * 2017-02-06 2019-11-22 南亚科技股份有限公司 封装结构及其制造方法

Similar Documents

Publication Publication Date Title
JP4354469B2 (ja) 半導体装置および半導体装置の製造方法
CN102157473B (zh) 半导体装置及其制造方法
US20100132998A1 (en) Substrate having metal post and method of manufacturing the same
TWI517273B (zh) 具有支撐終端墊的半導體晶片
US10192804B2 (en) Bump-on-trace packaging structure and method for forming the same
US20140138821A1 (en) Substrate for flip chip bonding and method of fabricating the same
JP7549420B2 (ja) バンプ構造の形成
JP2012054359A (ja) 半導体装置および半導体装置の製造方法
CN101567355B (zh) 半导体封装基板及其制法
CN104078431A (zh) 双层底充胶填充的铜凸点封装互连结构及方法
US8723319B2 (en) BGA package structure and method for fabricating the same
US9711472B2 (en) Solder bump for ball grid array
CN105633055A (zh) 半导体封装结构及其制法
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
US9524944B2 (en) Method for fabricating package structure
US7851911B2 (en) Semiconductor chip used in flip chip process
CN101924087B (zh) 一种倒装芯片凸块结构及其制作工艺
CN101360388B (zh) 电路板的电性连接端结构及其制法
EP3301712A1 (en) Semiconductor package assembley
CN111357087B (zh) 具有增强互连件的芯片封装组件及其制造方法
CN102270623A (zh) 芯片的凸块结构及凸块结构的制造方法
KR101153675B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN105575823A (zh) 半导体器件扇出封装结构的制作方法
US20150214162A1 (en) Passive component structure and manufacturing method thereof
JP2011044734A (ja) 回路板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20111207