CN102263022A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN102263022A
CN102263022A CN2011100381781A CN201110038178A CN102263022A CN 102263022 A CN102263022 A CN 102263022A CN 2011100381781 A CN2011100381781 A CN 2011100381781A CN 201110038178 A CN201110038178 A CN 201110038178A CN 102263022 A CN102263022 A CN 102263022A
Authority
CN
China
Prior art keywords
wafer
thickness
semiconductor device
manufacture method
measured
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100381781A
Other languages
English (en)
Other versions
CN102263022B (zh
Inventor
中田和成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN102263022A publication Critical patent/CN102263022A/zh
Application granted granted Critical
Publication of CN102263022B publication Critical patent/CN102263022B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B1/00—Processes of grinding or polishing; Use of auxiliary equipment in connection with such processes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

本发明的目的在于提供一种能够精度良好地控制晶片的厚度并且提高晶片的面内均匀性的半导体装置的制造方法。本发明的半导体装置的制造方法具有：工序（a），准备由晶片（21）和在晶片（21）上形成的保护构件（24）构成的处理对象；工序（b），在多个点测定保护构件（24）的厚度；以及工序（c），基于多个点的测定结果，设定将晶片（21）和保护构件（24）合起来的厚度的目标值，根据该目标值对晶片（21）进行研磨。

Description

半导体装置的制造方法
技术领域
本发明涉及半导体装置的制造方法，特别涉及能够进行晶片厚度的高精度加工的晶片研磨中的工艺控制方法。
背景技术
在制造半导体装置时，在LSI中，进行利用了三维安装等的封装的高密度化，进行薄晶片化，使得工艺完成时的晶片厚度为25μm左右。
此外，IGBT（绝缘栅双极型晶体管）和MOSFET（MOS型场效应晶体管）这样的功率器件被广泛用作工业用马达或汽车用马达等的倒相电路（inverter circuit）、大容量服务器的电源装置以及无停电电源装置等的半导体开关。对于这些功率半导体装置来说，为了改善以导通特性等为代表的通电性能，将半导体衬底加工得较薄。
近年来，为了在成本方面和特性方面加以改善，以利用FZ（Floating Zone）法制作的晶片材料为基础，利用薄型化到60μm左右的极薄晶片工艺制造出器件。
通常，在晶片的薄型加工中，采用用于将在利用了背面研磨（back grinding）或抛光进行的研磨以及机械研磨中产生的加工变形除去的湿法蚀刻或干法蚀刻，然后，以利用离子注入或热处理进行的扩散层形成或者溅射法等，在背面侧进行电极形成。
此时，以往，作为被薄型化的晶片的加强构件，采用例如以聚对苯二甲酸乙二醇酯（PET）为主的保护带等，保护带也厚到数百μm左右，使得伴随晶片的薄型化而能够保证强度。此外，近年来，由于保护带不能够经受热处理或在利用保护带进行加强时导致晶片的翘曲或柔软性变大，所以，提出如下方法：在贴附于使用了玻璃材料的支持板上之后，对机械研磨以后的工序进行处理。
此外，在使用保护构件时，薄型加工后的晶片厚度反映到器件的性能上，所以，要求保护构件变厚，另一方面，要求对晶片进行高精度的厚度控制。
这样，对于需要对晶片厚度进行高精度控制的问题，提出如下方法：在研磨装置上安装光学测定单元，正确地测定研磨时的晶片厚度（参照专利文献文1）。
此外，由于研磨晶片时飞散的研磨液或研磨材料成为厚度测定的障碍，所以，还提出了利用覆盖清洗喷嘴和光学系统的罩来防止它们成为厚度测定的障碍的厚度测定方法（参照专利文献2）。
专利文献1：日本特开2001-300847号公报；
专利文献2：日本特开2009-111238号公报。
在上述的研磨方法中，能够控制面内的一点或某个半径恒定的圆周上的晶片厚度，但是，没有考虑晶片内的厚度分布的控制。因此，在应用以往的研磨方法的情况下，存在其厚度平均值偏离目标值的问题。
此外，伴随处理个数的增加，在吸附晶片的载物台的倾斜度或研磨晶片的研磨磨具的倾斜度发生偏差的情况下，在以往的方法中不能够检测该偏移，所以，还存在晶片厚度的面内均匀性进一步恶化的问题。
发明内容
本发明是为了解决上述问题而提出的，其目的在于提供一种能够精度良好地控制晶片的厚度并且能够提高晶片的面内均匀性的半导体装置的制造方法。
本发明的第一半导体装置的制造方法具有：工序（a），准备由晶片和在所述晶片上形成的保护构件构成的处理对象；工序（b），在多个点测定所述保护构件的厚度；工序（c），基于所述多个点的测定结果，设定将所述晶片和所述保护构件合起来的厚度的目标值，根据该目标值对所述晶片进行研磨。
此外，本发明的第二半导体装置的制造方法具有：工序（a），将晶片载置在载物台上，将研磨构件配置在所述晶片上，对所述晶片进行研磨；工序（b），向研磨后的所述晶片入射光，测定其反射光；工序（c），基于所测定的所述反射光的强度，评价所述研磨构件的研磨性能。
此外，本发明的第三半导体装置的制造方法具有：工序（a），将晶片载置在载物台上，将能够旋转的研磨构件配置在所述晶片上，对所述晶片进行研磨；工序（b），测定用于使所述研磨构件旋转的轴电流；工序（c），基于所测定的所述轴电流的大小，评价所述研磨构件的研磨性能。
根据本发明的第一半导体装置的制造方法，具有：工序（a），准备由晶片和在所述晶片上形成的保护构件构成的处理对象；工序（b），在多个点测定所述保护构件的厚度；以及工序（c），基于所述多个点的测定结果，设定将所述晶片和所述保护构件合起来的厚度的目标值，根据该目标值对所述晶片进行研磨，由此能够精度良好地测定保护构件的厚度，能够精度良好地确定将该保护构件的厚度和晶片的厚度合起来的厚度，所以，能够适当控制晶片的厚度，提高晶片的面内均匀性。
此外，根据本发明的第二半导体装置的制造方法，具有：工序（a），将晶片载置在载物台上，将研磨构件配置在所述晶片上，对所述晶片进行研磨；工序（b），向研磨后的所述晶片入射光，测定其反射光；以及工序（c），基于所测定的所述反射光的强度，评价所述研磨构件的研磨性能，由此能够精度良好地控制晶片的厚度，此外，能够抑制继续使用恶化等的研磨构件的情况。
此外，根据本发明的第三半导体装置的制造方法，具有：工序（a），将晶片载置在载物台上，将能够旋转的研磨构件配置在所述晶片上，对所述晶片进行研磨；工序（b），测定用于使所述研磨构件旋转的轴电流；以及工序（c），基于所测定的所述轴电流的大小，评价所述研磨构件的研磨性能，由此能够精度良好地控制晶片的厚度，此外，能够抑制继续使用恶化等的研磨构件的情况。
附图说明
图1是表示作为实施方式1的半导体制造装置的研磨装置的结构的图。
图2是表示实施方式1的半导体装置的制造方法中的保护构件的测定点的样子的图。
图3是表示实施方式1的半导体装置的制造方法中的保护构件的厚度的测定方法的图。
图4是表示实施方式1的半导体装置的制造方法中的研磨加工的样子的侧视图。
图5是表示实施方式1的半导体装置的制造方法中的研磨加工的样子的俯视图。
图6是表示实施方式1的半导体装置的制造方法中的载物台倾斜度调整前后的晶片厚度分布的图。
图7是表示作为实施方式2的半导体制造装置的研磨装置的结构的图。
图8是表示作为实施方式3的半导体制造装置的研磨装置的结构的图。
图9是表示作为实施方式4的半导体制造装置的研磨装置的结构的图。
图10是实施方式4的半导体装置的制造方法中的与研磨量相伴的轴电流和反射率的变化的图。
图11是表示作为实施方式5的半导体制造装置的研磨装置的结构的图。
其中，附图标记说明如下：
11 保护构件厚度测量部
12、16 厚度数据处理部
13、17 测定数据保存部
14 接触式厚度测量部
15 晶片厚度测量部
18 载物台倾斜度评价部
19 载物台倾斜度调整部
21 晶片
22、23 测定点
24 保护构件
26 入射光
27、270 反射光
48 磨具倾斜度评价部
49 磨具倾斜度调整部
58 反射率评价部
59 反射率判定部
68 轴电流评价部
69 轴电流判定部
210 吸附载物台
211 保护构件罩
212 研磨轮
213 研磨磨具。
具体实施方式
<A.实施方式1>
<A-1.结构>
图1是表示本发明的实施方式1的半导体制造装置即研磨装置的结构的图。在图1中，保护构件厚度测量部11在多个点对带或玻璃衬底等保护构件的厚度进行测量，输出保护构件厚度数据。厚度数据处理部12使用从保护构件厚度测量部11输出的保护构件厚度数据进行平均厚度的计算。将计算结果作为保护构件平均厚度数据进行输出。
在厚度数据处理部12中计算出的保护构件平均厚度数据被保存在测定数据保存部13中。接触式厚度测量部14对将研磨处理中的晶片的厚度和保护构件的厚度加起来的总厚进行测量。此时，作为保护构件的厚度，参照保存在测定数据保存部13中的保护构件平均厚度数据。
晶片厚度测量部15在多个点对处理后的晶片厚度进行测量，输出晶片厚度数据。然后，在厚度数据处理部16中，使用从晶片厚度测量部15输出的晶片厚度数据，计算晶片的平均厚度、面内的厚度分布。
所计算出的晶片平均厚度数据、晶片厚度分布数据被保存在测定数据保存部17中。载物台倾斜度评价部18根据保存在测定数据保存部17中的晶片平均厚度数据、晶片厚度分布数据，计算载物台倾斜度。
载物台倾斜度调整部19基于在载物台倾斜度评价部18中计算出的载物台倾斜度，对载物台倾斜度进行调整。
<A-2.动作>
参照图1，对本发明的实施方式1的研磨处理工艺进行说明。首先，准备作为处理对象的晶片、保护构件，如图1所示，保护构件厚度测量部11对贴附在之后进行研磨的晶片上的成为保护构件的带或玻璃衬底等的厚度进行测定。对于保护构件来说，如图2所示，不仅测定半径恒定的测定点23的厚度，而且在晶片21面内的半径方向上测定多个测定点22的厚度。此外，作为保护构件，具有能够矫正变薄了的晶片的翘曲或柔软性的厚度即可，例如，能够使用在液晶显示器中所使用的厚度为700μm左右的玻璃衬底。
作为保护构件的厚度的测定方法，例如能够使用图3所示的方法，向晶片21的保护构件24的不与晶片21接触的面入射测定用的入射光26，根据来自保护构件24的表面的反射光27和来自背面的反射光270的干涉，能够测定保护构件24的厚度。
厚度数据处理部12基于保护构件24的保护构件厚度数据，计算出平均厚度，并作为保护构件平均厚度数据输出。保护构件平均厚度数据保存在测定数据保存部13中。
然后，保护构件24以及晶片21被搬送到研磨装置的处理台上，并被研磨磨具研磨加工。研磨加工如图4所示那样进行，晶片21被搬送并载置在作为载物台的吸附载物台210上，通过真空吸附等吸附在吸附载物台210上，之后，吸附载物台210整体如图4的箭头所示那样旋转。此外，吸附载物台210被保护构件罩211覆盖。
接着，使设置有作为研磨构件的研磨磨具213的研磨轮212从图4上方一边旋转一边下降到晶片21上。当研磨磨具213接触到晶片21时，开始由研磨磨具213进行研磨加工。
图5是从上方观察图4的结构时的图。晶片21、研磨磨具213、接触式厚度测定器214的位置关系如图所示。
关于包含加工中的保护构件24的晶片21的厚度，能够使用接触式厚度测定器214随时进行监视。根据作为目标的晶片21的完成厚度和基于保护构件平均厚度数据的保护构件24的平均厚度，确定停止研磨处理时的接触式厚度测定器214的期望值（目标值）。
根据这种结构，在保护构件24具有面内厚度分布的情况下，考虑其平均值即保护构件平均厚度数据进行研磨，由此，能够以晶片21的厚度的平均值成为期望值（目标值）的方式进行研磨。
接着，被研磨到目标厚度的带保护构件24的晶片21被搬送到晶片厚度测量部15。在晶片厚度测量部15中，利用使用了例如图3所示的以激光进行的干涉的非接触的厚度测定单元，在晶片21面内的半径方向测定多个点的厚度，并作为晶片厚度数据进行输出。但是，关于该情况和图3所示的情况，晶片21和保护构件24的位置关系不同（即，变为相反），根据使用了来自晶片21的表面、背面的反射光的干涉，测定晶片21的厚度。
在测定时，从光的透过率的观点考虑，如果是硅，则使用波长为1.3μm左右的激光。此外，为了除去在晶片21的表面形成的图形的影响，也能够预先在厚度数据处理部16中设定晶片21的厚度的上限值和下限值。这样一来，在超过上限值的情况下以及在没有超过下限值的情况下，能够从测定值中排除。
然后，在厚度数据处理部16中，基于晶片厚度数据，计算出晶片平均厚度数据、晶片厚度分布数据。在该厚度数据处理部16中计算出的晶片平均厚度数据、晶片厚度分布数据被测定数据保存部17随时保管。
该晶片平均厚度数据、晶片厚度分布数据由载物台倾斜度评价部18评价，关于面内的晶片厚度，在其最大值和最小值之差大于预先设定的设定值的情况下，利用具有例如图4所示的使用了千分尺的载物台倾斜度调整机构215的载物台倾斜度调整部19，进行吸附载物台210的倾斜度调整。
图6（a）示出本发明的实施方式1中的载物台倾斜度调整前的晶片21面内的厚度分布。另一方面，图6（b）示出根据研磨后的晶片面内的厚度分布而使用载物台倾斜度调整机构215调整了载物台倾斜度的情况下的晶片21面内的厚度分布（TTV）。
在图6（a）中，分布的宽度为4.5μm左右，而在图6（b）中，分布的宽度被改善到1.2μm左右。
关于本实施方式1中的保护构件24以及晶片21的厚度的测定，通过在同一点测定多次，从而能够进一步提高测定的精度。
<A-3.效果>
根据本发明的实施方式1，在半导体装置的制造方法中，具有：工序（a），准备由晶片21和在晶片21上形成的保护构件24构成的处理对象；工序（b），在多个点测定保护构件24的厚度；以及工序（c），基于多个点的测定结果，设定将晶片21和保护构件24合起来的厚度的目标值，根据该目标值，对晶片21进行研磨，从而能够精度良好地测定保护构件24的厚度，并且精度良好地确定将该保护构件24和厚度和晶片21的厚度合起来的厚度，所以，能够适当地控制晶片21的厚度，并且提高晶片21的面内均匀性。
此外，根据本发明的实施方式1，在半导体装置的制造方法中，工序（b）是在其径向的多个点测定保护构件24的厚度的工序，由此，能够精度良好地测定保护构件24的厚度。
此外，根据本发明的实施方式1，在半导体装置的制造方法中，工序（c）是基于多个点的测定结果的平均值来设定目标值的工序，由此，能够精度良好地测定保护构件24的厚度。
此外，根据本发明的实施方式1，在半导体装置的制造方法中，工序（c）是将晶片21载置在作为载物台的吸附载物台210上并且使用配置在晶片21上的作为研磨构件的研磨磨具213对晶片21进行研磨的工序，该半导体装置的制造方法还具有：工序（d），测定研磨后的晶片21内的厚度分布；工序（e），基于厚度分布，对吸附载物台210相对于研磨磨具213的配置角度进行调整，由此，即使在连续地对晶片21进行研磨处理的情况下，也能够始终将吸附载物台210和研磨磨具213的位置关系调整为适当的状态，能够精度良好地持续对晶片21进行研磨处理。
此外，根据本发明的实施方式1，在半导体装置的制造方法中，工序（d）是预先设定晶片21的厚度的上限值以及/或者下限值，并且在该上限值以下以及/或者下限值以上的厚度范围内测定晶片21内的厚度分布的工序，由此，能够将由在晶片21表面形成的图形等产生的凹凸的影响排除，适当进行晶片21的厚度控制。
此外，根据本发明的实施方式1，在半导体装置的制造方法中，工序（b）、（d）是使用利用测定对象物的表面和背面的干涉进行的膜厚测定，对保护构件24的厚度以及晶片21内的厚度分布进行测定的工序，由此，能够非接触且精度良好地测定晶片21的厚度。
此外，根据本发明的实施方式1，在半导体装置的制造方法中，工序（c）是一边利用接触式厚度测定器214测定将晶片21和保护构件24合起来的厚度，一边对晶片21进行研磨的工序，由此，能够一边确认总厚度相对于目标值的变化，一边进行研磨处理。
此外，根据本发明的实施方式1，在半导体装置的制造方法中，工序（b）、（c）、（d）是对测定对象物上的同一点进行多次测定，并且在该测定值处于预先设定的范围外的情况下排除该测定值的工序，由此，能够精度更加良好地对测定对象物的厚度进行测定。
<B.实施方式2>
<B-1.结构>
图7是表示本发明的实施方式2中的研磨装置的结构的图。关于保护构件厚度测量部11～测定数据保存部17，是与本发明的实施方式1相同的结构，故省略详细的说明。在本实施方式2中还具有：磨具倾斜度评价部48，接收来自厚度数据处理部16的输出；磨具倾斜度调整部49，接收磨具倾斜度评价部48的输出。
<B-2.动作>
使用被测定数据保存部17随时保管的晶片平均厚度数据、晶片厚度分布数据，由磨具倾斜度评价部48评价晶片21面内的厚度分布。在厚度分布的宽度大于预先设定的设定值的情况下，例如，利用具有与载物台倾斜度调整机构215（参照图4）同样的机构的磨具倾斜度调整部49，调整研磨轮212的倾斜度。即，对研磨磨具213相对于吸附载物台210的配置角度进行调整。此外，研磨磨具213、吸附载物台210、晶片21的位置关系为图4所示那样的配置。
此外，能够在本实施方式2的结构中进一步组合实施方式1所示的载物台倾斜度评价部18以及载物台倾斜度调整部19。
<B-3.效果>
根据本发明的实施方式2，在半导体装置的制造方法中，还具有：工序（f），代替基于厚度分布对吸附载物台210相对于研磨磨具213的配置角度进行调整的工序（e），基于晶片21的厚度分布，对作为研磨构件的研磨磨具213相对于作为载物台的吸附载物台210的配置角度进行调整，由此，在连续地对晶片21进行研磨处理的情况下，也能够将吸附载物台210和研磨磨具213的位置关系调整到适当的状态，能够精度良好地持续对晶片21进行研磨处理。
<C.实施方式3>
<C-1.结构>
图8是表示本发明的实施方式3中的研磨装置的结构的图。关于保护构件厚度测量部11～测定数据保存部17，具有与本发明的实施方式1同样的结构，故省略详细的说明。在实施方式3中，进一步利用反射率评价部58监视进行厚度测定时的测定光的强度。
<C-2.动作>
在反射率评价部58中，如在图3中所示的那样，关于为了测定厚度而入射到晶片21表面的光，能够利用例如光电二极管等检测从晶片21表面以及背面反射的反射光，并且与使用了预先进行了镜面加工的晶片时的反射光的强度进行相对比较。
在研磨面的面粗糙度变粗并且所检测到的反射光的强度比预先设定的设定值小时，由反射率判定部59判定为研磨性能恶化，停止下一晶片的处理。通过做成这样的结构，由此，能够防止在研磨性能下降了的状态下处理下一晶片。特别是，对于该结构来说，在晶片材料是难磨材料并且磨具是寿命变短的碳化硅的情况下，起到显著的效果。
此外，能够在本实施方式3的结构中进一步组合实施方式1、2所示的结构。
<C-3.效果>
根据本发明的实施方式3，在半导体装置的制造方法中，还具有：工序（g），使入射光26向研磨后的晶片21入射，测定其反射光27、270；以及工序（h），基于所测定的反射光27、270的强度，评价作为研磨构件的研磨磨具213的研磨性能，由此，能够抑制在研磨性能恶化了的状态下还继续进行研磨处理的情况下，能够精度良好地控制晶片21的厚度。
此外，根据本发明的实施方式3，在半导体装置的制造方法中，具有：工序（a），将晶片21载置在作为载物台的吸附载物台210上，将作为研磨构件的研磨磨具213配置在晶片21上，对晶片21进行研磨；工序（b），使入射光26向研磨后的晶片21入射，测定其反射光27、270；以及工序（c），基于所测定的反射光27、270的强度，评价作为研磨构件的研磨磨具213的研磨性能，由此，能够抑制在研磨性能恶化了的状态下还继续进行研磨处理的情况，能够精度良好地控制晶片21的厚度。
<D.实施方式4>
<D-1.结构>
图9是表示本发明的实施方式4中的研磨装置的结构的图。关于保护构件厚度测量部11～测定数据保存部17，是与本发明的实施方式3同样的结构，故省略详细的说明。在实施方式4的情况下，设置在研磨时对施加在研磨磨具213的轴上的负荷进行监视的轴电流评价部68以及进行其判定的轴电流判定部69，由此，能够检测出研磨磨具213的研磨性能的下降。
<D-2.动作>
在此，轴电流是指，在对晶片21进行研磨加工时，在使研磨轮212旋转的马达中流过的电流，并且存在如下倾向：当因研磨磨具213中的研磨粒恶化等导致研磨性能下降时，晶片21的研磨速度降低，所以，轴电流（马达电流）增大。图10示出实施方式3以及实施方式4中的与研磨量相伴的轴电流和反射率的变化。
在轴电流评价部68中检测到轴电流增大的情况下，在轴电流判定部69中判定为研磨性能恶化，停止下一晶片的处理。
通过做成这种结构，由此，能够防止在研磨性能下降的状态处理下一晶片。例如，使轴电流的判定值为初始值的120%以内，由此，能够抑制磨具性能恶化的状态下的研磨。特别是，对于该结构来说，在晶片材料为难磨材料并且磨具是寿命变短的碳化硅的情况下，起到显著的效果。
此外，也能够在本实施方式4的结构中组合实施方式1、2、3所示的结构。
<D-3.效果>
根据本发明的实施方式4，在半导体装置的制造方法中，还具有:工序（i），测定用于使作为研磨构件的研磨磨具213旋转的轴电流；以及工序（j），基于所测定的轴电流的大小，评价研磨磨具213的研磨性能，由此，能够抑制在研磨性能恶化的状态下还继续进行研磨处理的情况，能够精度良好地控制晶片21的厚度。
此外，根据本发明的实施方式4，在半导体装置的制造方法中，具有：工序（a），将晶片21载置在作为载物台的吸附载物台210上，将作为能够旋转的研磨构件的研磨磨具213配置在晶片21上，对晶片21进行研磨；工序（b），测定用于使研磨磨具213旋转的轴电流；工序（c），基于所测定的轴电流的大小，评价研磨磨具213的研磨性能，由此，能够抑制在研磨性能恶化的状态下还继续进行研磨处理，能够精度良好地控制晶片21的厚度。
<E.实施方式5>
图11示出本发明的实施方式5中的研磨处理工艺。做成本发明的实施方式1所示的保护构件厚度测量部11、厚度数据处理部12、测定数据保存部13、接触式厚度测量部14的结构，由此，在保护构件24的厚度分布的宽度变大的情况下，能够以简单的结构除去保护构件24的厚度分布的偏差的影响。

Claims (13)

1.一种半导体装置的制造方法，其特征在于，具有：
工序（a），准备由晶片和在所述晶片上形成的保护构件构成的处理对象；
工序（b），在多个点测定所述保护构件的厚度；以及
工序（c），基于所述多个点的测定结果，设定将所述晶片和所述保护构件合起来的厚度的目标值，根据该目标值对所述晶片进行研磨。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，
所述工序（b）是在所述保护构件的径向的多个点测定所述保护构件的厚度的工序。
3.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述工序（c）是基于所述多个点的测定结果的平均值设定所述目标值的工序。
4.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述工序（c）是将所述晶片载置在载物台上，使用配置在所述晶片上的研磨构件对所述晶片进行研磨的工序，
所述半导体装置的制造方法还具有：
工序（d），测定研磨后的所述晶片内的厚度分布；以及
工序（e），基于所述厚度分布，调整所述载物台相对于所述研磨构件的配置角度。
5.如权利要求4所述的半导体装置的制造方法，其特征在于，
所述工序（d）是如下工序：预先设定所述晶片的厚度的上限值以及/或者下限值，在该上限值以下以及/或者下限值以上的厚度范围，测定所述晶片内的厚度分布。
6.如权利要求4所述的半导体装置的制造方法，其特征在于，还具有：
工序（f），代替所述工序（e），基于所述厚度分布，调整所述研磨构件相对于所述载物台的配置角度。
7.如权利要求4所述的半导体装置的制造方法，其特征在于，还具有：
工序（g），向研磨后的所述晶片入射光，测定其反射光；以及
工序（h），基于所测定的所述反射光的强度，评价所述研磨构件的研磨性能。
8.如权利要求4所述的半导体装置的制造方法，其特征在于，还具有：
工序（i），测定用于使所述研磨构件旋转的轴电流；以及
工序（j），基于所测定的所述轴电流的大小，评价所述研磨构件的研磨性能。
9.如权利要求4所述的半导体装置的制造方法，其特征在于，
所述工序（b）、（d）是如下工序：使用利用测定对象物的表面和背面的干涉进行的膜厚测定，测定所述保护构件的厚度以及所述晶片内的厚度分布。
10.如权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述工序（c）是如下工序：一边利用接触式厚度测定器测定将所述晶片和所述保护构件合起来的厚度，一边对所述晶片进行研磨。
11.如权利要求10所述的半导体装置的制造方法，其特征在于，
所述工序（b）、（c）、（d）是如下工序：对测定对象物上的同一点进行多次测定，在该测定值处于预先设定的范围外的情况下，排除该测定值。
12.一种半导体装置的制造方法，其特征在于，具有：
工序（a），将晶片载置在载物台上，将研磨构件配置在所述晶片上，对所述晶片进行研磨；
工序（b），向研磨后的所述晶片入射光，测定其反射光；以及
工序（c），基于所测定的所述反射光的强度，评价所述研磨构件的研磨性能。
13.一种半导体装置的制造方法，其特征在于，具有：
工序（a），将晶片载置在载物台上，将能够旋转的研磨构件配置在所述晶片上，对所述晶片进行研磨；
工序（b），测定用于使所述研磨构件旋转的轴电流；以及
工序（c），基于所测定的所述轴电流的大小，评价所述研磨构件的研磨性能。
CN201110038178.1A 2010-05-31 2011-02-15 半导体装置的制造方法 Active CN102263022B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010124391A JP2011245610A (ja) 2010-05-31 2010-05-31 半導体装置の製造方法
JP2010-124391 2010-05-31

Publications (2)

Publication Number Publication Date
CN102263022A true CN102263022A (zh) 2011-11-30
CN102263022B CN102263022B (zh) 2015-08-19

Family

ID=44924847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110038178.1A Active CN102263022B (zh) 2010-05-31 2011-02-15 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US8822241B2 (zh)
JP (1) JP2011245610A (zh)
KR (1) KR20110132222A (zh)
CN (1) CN102263022B (zh)
DE (1) DE102011017813A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097434A (zh) * 2014-05-21 2015-11-25 中国科学院微电子研究所 一种平坦化的工艺方法
CN106563980A (zh) * 2015-10-12 2017-04-19 株式会社迪思科 磨削方法
CN110497305A (zh) * 2018-05-17 2019-11-26 三菱电机株式会社 晶片研磨装置及晶片研磨方法
CN111479654A (zh) * 2017-12-22 2020-07-31 东京毅力科创株式会社 基板处理系统、基板处理方法以及计算机存储介质
CN111805374A (zh) * 2019-04-05 2020-10-23 株式会社迪思科 磨削装置
CN113092359A (zh) * 2021-03-29 2021-07-09 湖北亿纬动力有限公司 一种用于涂胶隔膜的胶在电解液中溶胀度的测量方法及应用
CN114641369A (zh) * 2019-11-15 2022-06-17 东京毅力科创株式会社 基板处理方法和基板处理装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5780828B2 (ja) * 2011-05-18 2015-09-16 株式会社ディスコ ウエーハの加工方法
JP5943766B2 (ja) * 2012-08-06 2016-07-05 株式会社ディスコ 研削装置
JP6045926B2 (ja) * 2013-01-29 2016-12-14 株式会社ディスコ 研削研磨装置
JP2014172131A (ja) * 2013-03-11 2014-09-22 Disco Abrasive Syst Ltd 研削装置
JP6082654B2 (ja) * 2013-05-22 2017-02-15 株式会社ディスコ 研削方法
JP6179021B2 (ja) * 2013-07-18 2017-08-16 株式会社岡本工作機械製作所 半導体基板の平坦化研削加工方法
JP2015160260A (ja) * 2014-02-26 2015-09-07 株式会社東芝 研削装置及び研削方法
JP6075817B1 (ja) * 2015-03-30 2017-02-08 京セラ株式会社 素子製造方法
JP6676284B2 (ja) * 2015-04-08 2020-04-08 株式会社東京精密 ワーク加工装置
CN107532327B (zh) * 2015-05-11 2019-12-17 住友电气工业株式会社 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法
CN105563317B (zh) * 2015-12-21 2018-01-26 北京中电科电子装备有限公司 一种半导体专用设备用主轴角度自动调整装置
JP6618822B2 (ja) * 2016-02-08 2019-12-11 株式会社ディスコ 研削砥石の消耗量検出方法
US11626315B2 (en) * 2016-11-29 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and planarization method thereof
KR102450002B1 (ko) * 2017-06-21 2022-10-04 도쿄엘렉트론가부시키가이샤 기판 처리 시스템, 기판 처리 방법 및 컴퓨터 기억 매체
JP7081919B2 (ja) * 2017-12-26 2022-06-07 株式会社ディスコ 加工装置
WO2019179215A1 (zh) * 2018-03-22 2019-09-26 北京北方华创微电子装备有限公司 在线监测系统及半导体加工设备
JP7088125B2 (ja) * 2019-05-14 2022-06-21 信越半導体株式会社 被覆物の厚さ測定方法及び研削方法
JP7434352B2 (ja) * 2019-11-15 2024-02-20 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP7394638B2 (ja) 2020-01-28 2023-12-08 東京エレクトロン株式会社 研削装置、及び研削方法
JP2021190611A (ja) * 2020-06-02 2021-12-13 株式会社ディスコ ウェーハの加工方法、保護部材貼着装置、及び、加工装置
WO2022004383A1 (ja) * 2020-06-30 2022-01-06 東京エレクトロン株式会社 基板処理システム及び基板処理方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222533A (ja) * 1989-02-23 1990-09-05 Sumitomo Electric Ind Ltd 半導体ウェーハの研削装置
JPH04354673A (ja) * 1991-05-28 1992-12-09 Hitachi Seiko Ltd 平面研削盤の制御方法
JP2007220775A (ja) * 2006-02-15 2007-08-30 Mitsubishi Electric Corp 半導体基板の研削装置並びに半導体デバイスの製造方法
JP2008264913A (ja) * 2007-04-18 2008-11-06 Disco Abrasive Syst Ltd 研削加工装置
CN101402178A (zh) * 2007-10-04 2009-04-08 株式会社迪思科 晶片的磨削加工装置
DE102009011491A1 (de) * 2008-03-31 2009-10-01 Tokyo Seimitsu Co. Ltd., Mitaka-shi Schleifverfahren zum Schleifen der Rückfläche eines Halbleiterwafers sowie dafür verwendete Schleifvorrichtung zum Schleifen der Rückfläche eines Halbleiters
JP2010017787A (ja) * 2008-07-09 2010-01-28 Disco Abrasive Syst Ltd 研削装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3771857D1 (de) * 1986-12-08 1991-09-05 Sumitomo Electric Industries Flaechenschleifmaschine.
JPH02274459A (ja) 1989-04-13 1990-11-08 Nkk Corp 半導体ウェーハの自動平面研削方法及びその装置
US5433651A (en) 1993-12-22 1995-07-18 International Business Machines Corporation In-situ endpoint detection and process monitoring method and apparatus for chemical-mechanical polishing
US5838448A (en) * 1997-03-11 1998-11-17 Nikon Corporation CMP variable angle in situ sensor
US6437868B1 (en) 1999-10-28 2002-08-20 Agere Systems Guardian Corp. In-situ automated contactless thickness measurement for wafer thinning
JP2001300847A (ja) 2000-04-24 2001-10-30 Nikon Corp 研磨装置及び半導体デバイス製造方法
US7698012B2 (en) 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
JP2003234315A (ja) 2001-12-04 2003-08-22 Sanyo Chem Ind Ltd Ｃｍｐプロセス用研磨液
US20050191858A1 (en) * 2004-02-27 2005-09-01 Akira Fukunaga Substrate processing method and apparatus
US7091053B2 (en) 2004-03-26 2006-08-15 Taiwan Semiconductor Manufacturing Company In-line wafer surface mapping
JP2005332982A (ja) 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
JP2008062364A (ja) 2006-09-11 2008-03-21 Jtekt Corp 研削装置
JP5064102B2 (ja) 2007-04-27 2012-10-31 株式会社ディスコ 基板の研削加工方法および研削加工装置
JP2009099788A (ja) 2007-10-17 2009-05-07 Denso Corp ウェハの製造方法
JP2009111238A (ja) 2007-10-31 2009-05-21 Marubun Corp 半導体ウエハ研削装置
JP2010040821A (ja) 2008-08-06 2010-02-18 Fujitsu Microelectronics Ltd 半導体装置の製造方法及び半導体製造装置
JP2010067805A (ja) 2008-09-11 2010-03-25 Seiko Epson Corp 研削加工装置、研削加工方法及び半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02222533A (ja) * 1989-02-23 1990-09-05 Sumitomo Electric Ind Ltd 半導体ウェーハの研削装置
JPH04354673A (ja) * 1991-05-28 1992-12-09 Hitachi Seiko Ltd 平面研削盤の制御方法
JP2007220775A (ja) * 2006-02-15 2007-08-30 Mitsubishi Electric Corp 半導体基板の研削装置並びに半導体デバイスの製造方法
JP2008264913A (ja) * 2007-04-18 2008-11-06 Disco Abrasive Syst Ltd 研削加工装置
CN101402178A (zh) * 2007-10-04 2009-04-08 株式会社迪思科 晶片的磨削加工装置
DE102009011491A1 (de) * 2008-03-31 2009-10-01 Tokyo Seimitsu Co. Ltd., Mitaka-shi Schleifverfahren zum Schleifen der Rückfläche eines Halbleiterwafers sowie dafür verwendete Schleifvorrichtung zum Schleifen der Rückfläche eines Halbleiters
JP2010017787A (ja) * 2008-07-09 2010-01-28 Disco Abrasive Syst Ltd 研削装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097434A (zh) * 2014-05-21 2015-11-25 中国科学院微电子研究所 一种平坦化的工艺方法
CN105097434B (zh) * 2014-05-21 2018-06-01 中国科学院微电子研究所 一种平坦化的工艺方法
CN106563980A (zh) * 2015-10-12 2017-04-19 株式会社迪思科 磨削方法
CN106563980B (zh) * 2015-10-12 2020-04-10 株式会社迪思科 磨削方法
CN111479654A (zh) * 2017-12-22 2020-07-31 东京毅力科创株式会社 基板处理系统、基板处理方法以及计算机存储介质
CN111479654B (zh) * 2017-12-22 2022-07-01 东京毅力科创株式会社 基板处理系统、基板处理方法以及计算机存储介质
CN110497305A (zh) * 2018-05-17 2019-11-26 三菱电机株式会社 晶片研磨装置及晶片研磨方法
CN110497305B (zh) * 2018-05-17 2021-09-21 三菱电机株式会社 晶片研磨装置及晶片研磨方法
CN111805374A (zh) * 2019-04-05 2020-10-23 株式会社迪思科 磨削装置
CN114641369A (zh) * 2019-11-15 2022-06-17 东京毅力科创株式会社 基板处理方法和基板处理装置
CN114641369B (zh) * 2019-11-15 2023-06-30 东京毅力科创株式会社 基板处理方法和基板处理装置
CN113092359A (zh) * 2021-03-29 2021-07-09 湖北亿纬动力有限公司 一种用于涂胶隔膜的胶在电解液中溶胀度的测量方法及应用

Also Published As

Publication number Publication date
US20110294233A1 (en) 2011-12-01
JP2011245610A (ja) 2011-12-08
KR20110132222A (ko) 2011-12-07
CN102263022B (zh) 2015-08-19
US8822241B2 (en) 2014-09-02
DE102011017813A1 (de) 2011-12-01

Similar Documents

Publication Publication Date Title
CN102263022B (zh) 半导体装置的制造方法
US8968052B2 (en) Systems and methods of wafer grinding
KR102194659B1 (ko) 가공 장치
US6168499B1 (en) Grinding apparatus for semiconductor wafers
KR101840285B1 (ko) 반도체 웨이퍼의 연마 방법
KR102450002B1 (ko) 기판 처리 시스템, 기판 처리 방법 및 컴퓨터 기억 매체
US7601615B2 (en) Method of grinding back surface of semiconductor wafer and semiconductor wafer grinding apparatus
JP6937370B2 (ja) 研削装置、研削方法及びコンピュータ記憶媒体
CN107914215A (zh) 磨削磨具的修整方法
JP2007220775A (ja) 半導体基板の研削装置並びに半導体デバイスの製造方法
JP6385734B2 (ja) 研削方法
JP2017140656A (ja) 研削砥石の消耗量検出方法
JP6552930B2 (ja) 研削装置
JP5101267B2 (ja) ウエーハの加工方法
JP5890768B2 (ja) 半導体ウエハ加工装置
CN111383936A (zh) 基板处理装置和基板处理方法
JP5321813B2 (ja) 面取り加工装置及び面取り加工方法
JP2009302369A (ja) 板状物の加工方法及び加工装置
JP2012069677A (ja) 研削装置
JP5890767B2 (ja) 半導体ウエハの厚み測定方法及び半導体ウエハ加工装置
TWI806935B (zh) 基板處理系統、基板處理方法、基板處理程式及電腦記錄媒體
JP2009283545A (ja) 半導体装置の製造方法
Debao et al. Subsurface damage distribution of ground silicon wafers
Zhu et al. Development of ultra-precision grinder for 300mm wafers
KR20230029819A (ko) 기판 처리 시스템, 기판 처리 방법 및 기억 매체

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant